KR100877018B1 - 반도체 장치 및 그 장착 구조물 - Google Patents

반도체 장치 및 그 장착 구조물 Download PDF

Info

Publication number
KR100877018B1
KR100877018B1 KR1020077013201A KR20077013201A KR100877018B1 KR 100877018 B1 KR100877018 B1 KR 100877018B1 KR 1020077013201 A KR1020077013201 A KR 1020077013201A KR 20077013201 A KR20077013201 A KR 20077013201A KR 100877018 B1 KR100877018 B1 KR 100877018B1
Authority
KR
South Korea
Prior art keywords
wiring
insulating film
power supply
internal
openings
Prior art date
Application number
KR1020077013201A
Other languages
English (en)
Other versions
KR20070088688A (ko
Inventor
다케시 와카바야시
이치로 미하라
Original Assignee
가시오게산키 가부시키가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 가시오게산키 가부시키가이샤 filed Critical 가시오게산키 가부시키가이샤
Publication of KR20070088688A publication Critical patent/KR20070088688A/ko
Application granted granted Critical
Publication of KR100877018B1 publication Critical patent/KR100877018B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3114—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed the device being a chip scale package, e.g. CSP
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/528—Geometry or layout of the interconnection structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/528—Geometry or layout of the interconnection structure
    • H01L23/5286—Arrangements of power or ground buses
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L24/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/05005—Structure
    • H01L2224/05008—Bonding area integrally formed with a redistribution layer on the semiconductor or solid-state body, e.g.
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/0502—Disposition
    • H01L2224/05022—Disposition the internal layer being at least partially embedded in the surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/0502—Disposition
    • H01L2224/05023—Disposition the whole internal layer protruding from the surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/0502—Disposition
    • H01L2224/05024—Disposition the internal layer being disposed on a redistribution layer on the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/0502—Disposition
    • H01L2224/05026—Disposition the internal layer being disposed in a recess of the surface
    • H01L2224/05027—Disposition the internal layer being disposed in a recess of the surface the internal layer extending out of an opening
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/05099—Material
    • H01L2224/051—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05117—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950°C
    • H01L2224/05124—Aluminium [Al] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/05099—Material
    • H01L2224/051—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/05147—Copper [Cu] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0556—Disposition
    • H01L2224/05569—Disposition the external layer being disposed on a redistribution layer on the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05638—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/05647—Copper [Cu] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01013—Aluminum [Al]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01015—Phosphorus [P]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01019—Potassium [K]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01022—Titanium [Ti]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01023—Vanadium [V]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01047—Silver [Ag]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01082—Lead [Pb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/014—Solder alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1306—Field-effect transistor [FET]
    • H01L2924/13091—Metal-Oxide-Semiconductor Field-Effect Transistor [MOSFET]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/30105—Capacitance

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Geometry (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

반도체 장치는 집적 회로를 갖는 반도체 기판, 반도체 기판상에 형성된 제 1 절연막, 제 1 절연막 상에 형성된 적어도 하나의 전원 내부 배선, 및 제 1 절연막과 내부 배선 상에 형성되며, 내부 배선의 부분을 노출하는 복수의 개구부를 포함하는 제 2 절연막을 포함한다. 적어도 하나의 배선은 내부 배선과 상응하도록 제 2 절연막의 상부에 형성되며, 제 2 절연막의 복수의 개구부를 통하여 내부 배선과 전기적으로 접속한다. 배선은 제 2 절연막의 개구부 갯수보다 적은 갯수를 갖는 적어도 하나의 외부 전극 패드를 포함한다.
반도체 장치, 반도체 장착 구조물, 전극 패드, 접속 패드, 전원 내부 배선, 절연막.

Description

반도체 장치 및 그 장착 구조물{SEMICONDUCTOR DEVICE AND MOUNTING STRUCTURE THEREOF}
본 발명은 반도체 장치와 그 장착 구조물에 관한 것이다.
최근, 개인용 컴퓨터와 휴대용 장치 등과 같은 기기에서, 기기 크기를 줄이기 위하여, 반도체 장치가 기판 상에 플립-칩-장착된(flip-chip-mounted) 경우가 있다. 이 경우, 내부에 집적회로를 포함하는 베어(bare) 반도체 기판에, 집적 회로와 접속하는 외부 전극 패드가 직접적으로 제공되고, 솔더볼이 외부 전극 패드 상에 형성되며, 솔더볼이 외부 회로 보드의 접속 단자에 결합되어, 장착 영역을 감소시키는 방법이 사용된다(예로, 일본 특허 출원 공개 제 2001-196374호 참조).
상술한 반도체 장치에서는, 실리콘 산화물이 실리콘 기판 상에 형성되고, 복수의 스루홀(through-hole)이 실리콘 산화막에 형성되며, 금속층이 스루홀에 제공된다. 이후, 실리콘 박층이 실리콘 산화막 상에 형성되며, P-형 및/또는 N-형 MOS 트랜지스터를 포함하는 집적회로가 실리콘층에 형성되며, 집적회로의 상부면은 층간 절연막으로 덮인다. 순차적으로, 실리콘 산화막의 하단면을 노출시키도록 완전히 제거되기 위하여, 실리콘 기판은 그 두께 방향에서 하단 측으로부터 연마된다. 이후, 솔더볼이 외부 전극 패드부 상에 제공되기 이전에, 외부 전극 패드부는 실리 콘 산화막에 제공된 스루홀에 상응하는 위치에 형성된다. 이러한 방식으로, 외부 전극 패드부와 솔더볼은 스루홀을 통해 집적회로에 접속된 금속막에서 서로 대응하도록 제공된다.
최근, 수 기가 헤르쯔의 고속 클럭에서 구동되는 제어에 사용되는 반도체 장치가 등장했다. 외부의 전원으로부터 이러한 반도체 장치로 수십 A의 전류를 공급할 필요가 있다. 이 경우, 발열로 인한 솔더볼의 파손을 방지하기 위하여, 외부 전극 패드부에 제공되는 솔더볼의 직경이 약 100㎛일 경우, 하나의 솔더볼에 약 30㎃의 전류밖에 흐르게 할 수 없다. 그에 따라서, 수십 A의 큰 전류 전원이 요구될 때, 수천 솔더볼을 통해 수천 외부 전극 패드부로 흐르는 전류는 내부에서 합류하게 된다.
예를 들면, 다수의 외부 기판 패드부 상에 제공된 솔더볼을 통하여 외부 회로판의 접속 단자 부분에 페이스-다운 장착(face-down mounting)을 하기 위하여, 반도체 장치의 크기가 현저하게 증가되며, 이는 큰 장착 영역을 필요로 한다. 또한, 대량의 솔더볼로 인하여, 단락(short-circuit)이 결합 단계에서 발생하며, 솔더볼의 크기가 불규칙하여 접속의 신뢰성을 얻을 수 없다.
따라서, 본 발명은 크기 감소 및 접속 신뢰성을 향상시키기 위하여, 외부 전극 패드부의 수를 줄일 수 있는 반도체 장치 및 그 장착 구조물를 제공하기 위하여 안출되었다.
상기 목적을 달성하기 위하여, 본 발명에 따른 반도체 장치는: 복수의 내부 접속 패드를 구비한 집적 회로를 갖는 반도체 기판; 상기 내부 접속 패드에 각각 대응되는 복수의 제 1 개구부를 구비하고 상기 반도체 기판 상에 형성된 제 1 절연막; 상기 제 1 절연막 상에 형성되고 상기 제 1 개구부에 의해 상기 내부 접속 패드에 접속된 적어도 하나의 전원 내부 배선; 상기 제 1 절연막과 상기 전원 내부 배선 상에 형성되며, 상기 전원 내부 배선 일부를 노출하는 복수의 제 2 개구부를 갖는 제 2 절연막; 및 상기 전원 내부 배선의 두께 보다 두꺼운 두께를 가지며, 상기 전원 내부 배선에 상응하도록 상기 제 2 절연막의 상부 측에 형성되며, 상기 제 2 절연막의 복수의 제 2 개구부를 통해 상기 전원 내부 배선과 전기적으로 접속되는 적어도 하나의 배선을 포함하며, 적어도 하나의 상기 배선은 상기 제 2 절연막의 제 2 개구부 갯수 보다 작은 갯수를 갖는 적어도 하나의 외부 전극 패드부를 가지며, 상기 제 2 절연막의 제 2 개구부의 갯수가 상기 제 1 절연막의 제 1 개구부의 갯수 보다 더 크다.
본 발명에 따라서, 외부 접속을 위한 배선은 제 2 절연막에 형성된 복수의 개구부를 통해 전원 내부 배선과 접속한다. 그에 따라서, 배선의 갯수는 종래 기술과 비교하여 현저하게 감소할 수 있으며, 반도체 장치의 크기를 줄이며, 접속시 신뢰성을 향상시킨다.
본 발명의 부가적인 목적과 이점은 이하 상세한 설명으로 더욱 명확해지며, 본 발명의 실시에 의해 이해될 수 있을 것이다. 또한 본 발명의 목적과 이점은 이하 지시되는 방법들과 조합에 의해 구현되며 획득될 수 있을 것이다.
상세설명의 일부가 병합되어 구성된 첨부된 도면은 본 발명의 실시예 및 상술된 본 발명의 일반적 개요 및 이하 설명될 상세한 설명을 도시하며, 본 발명의 요지를 설명하기 위하여 제공된다.
도 1은 본 발명의 제 1 실시예로서의 반도체 장치의 단면도이고;
도 2는 본 발명의 제 2 실시예로서의 반도체 장치의 단면도이며;
도 3은 본 발명의 반도체 장치에 연결된 회로기판의 일실시예를 도시하는 평면도이다.
(제 1 실시예 )
도 1은 본 발명의 제 1 실시예로서의 반도체 장치의 단면도이다. 이러한 반도체 장치는 실리콘 기판(반도체 기판)을 포함한다. 소정 기능을 갖는 집적 회로(미도시)가 실리콘 기판(1)의 상면 중심에 제공되며, 집적 회로와 전기적으로 접속되는 방식으로, 알루미늄계 금속과 같은 금속으로 만들어진 복수의 내부 접속 패드(2)가 상면의 주변부에 제공된다.
실리콘 산화물 등으로 만들어진 제 1 절연막(3)이 내부 접속 패드(2)와 실리콘 기판(1)의 상부면 상에 제공된다. 제 1 절연막(3)에서, 내부 접속 패드(2)의 상면의 중심과 상응하는 부분들에 복수의 개구부(4)가 예를 들면, 매트리스형 배열로 형성된다. 제 1 절연막(3)의 개구부(4)를 통해 내부 접속 패드(2)와 전기적으로 접속하는 방식으로, 구리 또는 합금으로 만들어진 약 1㎛ 두께의 전원 내부 배선(5)은 제 1 절연막(3)의 상면 상에 제공된다.
여기서, 도 1에 도시된 전원 내부 배선(5)은 접지 또는 VDD용(일반적으로 "전원"으로 불리는) 내부 배선이며, 수 개 내지 수십 개의 배선이 도 1의 표면에 서로 평행하게 그리고 수직으로 떨어지게 제공된다. 도 1에서, 제어 신호 및 데이터용 전원 내부 배선은 생략된다.
실리콘 산화물, 질화규소 등으로 만들어진 제 2 절연막(6)은 제 1 절연막(3)과 전원 내부 배선(5)의 상면 상에 제공된다. 개구부(7)는 제 2 절연막(6)에서 전원 내부 배선(5) 각각의 복수의(예를 들면 6) 접속 패드부에 상응하는 부분에 형성된다.
전원 내부 배선(5)의 접속 패드부에 전기적으로 접속되는 방식으로, 구리 합금 등으로 만들어진 접속 패드(8)는 제 2 절연막(6)의 개구부(7)와 개구부(7)의 근처 또는 주변에 있는 제 2 절연막(6)의 상면 상에 제공된다. 실리콘 산화물, 질화 규소 등으로 만들어진 제 3 절연막(9)은 제 2 절연막(6)과 접속 패드(8)의 상면 상에 제공된다. 개구부(10)는 제 3 절연막(9)에서 접속 패드(8)의 상면의 중심에 상응하는 부분에 형성된다.
폴리이미드계 수지 등으로 만들어진 보호막(절연막)(11)은 제 3 절연막(9)의 상부면상에 제공된다. 개구부(12)는 보호막(11)에서 제 3 절연막(9)의 개구부(10)에 상응하는 부분에 형성된다. 구리 등으로 만들어진 기초 금속 또는 하부층(13)은 보호막(11)의 상면 상에 제공된다. 구리로 만들어진 상부층인, 배선(14)은 기초 금속층(13)의 전체 상면 상에 제공된다. 이 경우, 배선(14)의 두께는 전원 내부 배선(제 1 배선)(5)의 두께보다 크며, 2 내지 10 ㎛인 것이 바람직하다. 각 기초 금속층(13)과 각 배선(14)은 보호막(11)의 복수의(예를 들면 3) 개구부(12, 10)를 통해 복수의(예를 들면 3 개) 내부 접속 패드(2)에 접속된다. 여기서, 도 1에서, 기초 금속층(13) 부분은 제 3 절연막(9)에 형성된 개구부(10) 내와 보호막(11)에 형성된 개구부(12) 내에만 제공되지만, 이는 도면의 편의를 위한 것일 뿐, 실제로는, 배선(14) 부분 역시 그 안에 제공된다. 또한, 각 기초 금속층(13)과 각 배선(14)은 세개의 개별적인 개구부(10, 12)에 걸쳐 제공되고 있지만, 이 역시 도면상 편의를 위한 것일 뿐, 수 개 내지 수십 개의 개별적인 개구부(10, 12)에 걸쳐서 형성된다. 각 배선(14)의 폭은 이후 설명될 솔더볼에 공급되는 외부 전원으로부터의 전류에 따라서 결정된다.
솔더 레지스트 등으로 만들어진 보호 코팅막(15)은 배선(14)과 보호막(11)의 상면 상에 제공된다. 각 배선(14)에는, 종방향 및 폭 방향에서 실제적으로 중심 부분이 외부 전극 패드부로서 제공되며, 개구부(16)는 보호 코팅막(15)에서 외부 전극 패드부에 상응하는 부분에 형성된다. 솔더볼(17)은 배선(14)의 외부 전극 패드부에 전기적으로 접속하는 방식으로, 개구부(16) 내부와 위에 제공된다. 상술한 바와 같이, 이러한 반도체 장치에는, 수 개 내지 수십 개의 전원 내부 배선(5)이 제공되며, 배선 각각은 복수의 내부 접속 패드(2)와 전기적으로 접속한다. 전원 내부 배선(5) 각각에는 다수의 접속 패드(8)가 제공된다. 하나의 배선(14)은 수 개 내지 수십 개의 접속 패드(8)에 접속된다. 각 솔더볼(17)은 각 배선(14)에 제공된 하나의 외부 전극 패드부에 형성된다.
따라서, 이러한 반도체 장치에서는, 접지 또는 전원용 솔더볼(17)의 수는 전원용 접속 패드(8) 수의 몇 퍼센트 내지 수십 퍼센트에 상응하며, 솔더볼(17)의 전체 수는 접속 패드(8)의 전체수보다 작을 수 있으며, 이는 반도체 장치의 크기를 감소시키고, 접속시 신뢰성을 향상할 수 있게 한다.
여기서, 복수의 배선(또는 제 2 배선)(14)은 전원 내부 배선(또는 제 1 배선)(5)의 종방향으로 연장되도록 배열되며, 이들 배선 및 전원 내부 배선(5, 14)이 동일한 폭을 가질 경우, 레이아웃 상 공간의 낭비가 없어, 반도체 장치의 크기를 감소하도록 한다. 이때, 전극 패드부를 통해 전원 내부 배선(5)과 배선(14)에 공급된 전원 전류의 합은 같으며, 다음의 식 Ni/(To/Ti) ≤ No ≤ Ni ((To/Ti) - 1)을 만족하는 것이 추천된다. 여기서, Ni는 하나의 제 2 배선에 상응하는 개구부(10, 12)의 갯수이며, No는 하나의 제 2 배선에 제공된 외부 전극 패드부의 수(또는 개구부(16)의 수)이고, Ti는 전원 내부 배선(제 1 배선)(5)의 두께이며, 그리고 To는 기초 금속층(13)을 포함하는 배선(또는 제 2 배선)(14)의 두께이다.
(제 2 실시예 )
도 2는 본 발명의 제 2 실시예로서의 반도체 장치의 단면도를 도시한다. 도 1의 반도체 장치와의 차이는 구리로 만들어진 주상(columnar) 전극(18)이 배선(14)의 외부 전극 패드부의 상면 상에 제공되며, 에폭시계 수지 등으로 만들어진 실링막(19)이 배선(14)을 포함하는 보호막(11)의 상면 상에 제공되어, 실링막(19)의 상면이 주상 전극(18)의 상부면과 하나의 표면을 형성하며, 또한 솔더볼(17)은 주상 전극(18)의 상면 상에 제공되는 것이다.
이러한 반도체 장치에서, 제 1 및 제 2 절연막(층간 절연막)(3, 6)으로서 소위 low-k가 사용될 경우, 제 1 및 제 2 절연막(3, 6)의 특정한 유도 용량과 탄성률은 트레이드-오프(trade-off) 관계로 나타난다. 만약 특정 유도 용량이 감소하면, 5.098 x 104kgf/cm2 (5Gpa) 이하의 영 탄성률을 갖는 매우 취약한 재료가 사용된다. 이 경우, 일반적으로, 주상 전극(18)을 포함하는 반도체 장치가 회로기판(미도시)에 장착될 때, 실리콘 기판(1)과 회로기판 사이의 서로 다른 열팽창계수로 인한 응력에 의하여, 제 1 및 제 2 절연막(3, 6)에 크랙(crack)이 발생하기 쉽다.
그러나, 제 2 실시예에서, 솔더볼(17)의 크기를 증가하도록 솔더볼(17)의 전체 갯수를 접속 패드(8)의 전체 갯수보다 작게 할 수 있기 때문에, 실리콘 기판(1)과 회로기판 사이의 서로 다른 열팽창계수에 의한 응력을 감소시킬 수 있다. 따라서, 소위 low-k가 5.098 x 104kg/cm2 이하의 탄성률을 갖고, 그에 따라서 매우 취약한 재료가 제 1 및 제 2 절연막(3, 6)으로 사용되는 경우에도, 제 1 및 제 2 절연막(3, 6)에서 크랙이 쉽게 발생되는 것을 방지할 수 있다.
상술한 실시예에서, 하나의 외부 전극 패드부는 수개 내지 수십 개의 접속 패드(8)에 제공된 배선(14) 각각에서 제공된다. 그러나, 배선(14) 각각에 제공된 외부 전극 패드부의 수는 반드시 하나일 필요는 없으며, 접속 패드의 수보다 작은 범위에서 복수의 외부 전극 패드부가 제공될 수 있다. 하나의 솔더볼(17)은 배선(14) 아래에 형성된다.
도 3은 이후 설명될 반도체 장치가 페이스 다운 장착되는 외부 회로기판(20)의 평면도이다. 전원 배선 패턴(22)은 회로기판(20)의 일면 상에 제공된다. 전원 배선 패턴(22)은 전원 내부 배선(5)에 상응하도록 평행하게 배열된 복수의 공급선(feeder line)을 상호 접속하는 패턴이며, 각 공급선(21)에는 반도체 장치의 배선(14)의 외부 전극 패드부와 상응하는 전원 또는 접속 단자부(23)가 제공된다. 솔더볼(17)은 외부 전극 패드부에 제공되며, 본딩(bonding)에 의해 반도체 장치를 페이스 다운 장착하도록, 솔더볼이 외부 전극 패드부를 회로기판(20)의 전원 또는 접속 단자부(23)에 결합하도록 한다. 도면에 도시되지는 않았지만, 회로기판(20)의 전원 배선 패턴(22)은 접속 단자부를 제외하고 레지스트로 덮이는 것이 바람직하다.
본 발명의 넓은 요지와 영역에서 벗어나지 않는 다양한 실시예와 변형이 만들어질 수 있다. 상술된 실시예는 본 발명을 제시하려는 의도일 뿐, 본 발명의 영역을 국한하는 것이 아니다. 본 발명의 영역이 실시예뿐 아니라 첨부된 도면에 의해 도시된다. 본 발명의 청구항과 동일한 의미 및 그 청구항 내에서 만들어지는 다양한 변형들은 본 발명의 영역에 속하는 것으로 간주한다.

Claims (23)

  1. 복수의 내부 접속 패드를 구비한 집적 회로를 갖는 반도체 기판;
    상기 내부 접속 패드에 각각 대응되는 복수의 제 1 개구부를 구비하고 상기 반도체 기판 상에 형성된 제 1 절연막;
    상기 제 1 절연막 상에 형성되고 상기 제 1 개구부에 의해 상기 내부 접속 패드에 접속된 적어도 하나의 전원 내부 배선;
    상기 제 1 절연막과 상기 전원 내부 배선 상에 형성되며, 상기 전원 내부 배선의 일부를 노출하는 복수의 제 2 개구부를 갖는 제 2 절연막; 및
    상기 전원 내부 배선의 두께 보다 두꺼운 두께를 가지며, 상기 전원 내부 배선에 상응하도록 상기 제 2 절연막의 상부 측에 형성되며, 상기 제 2 절연막의 복수의 제 2 개구부를 통해 상기 전원 내부 배선과 전기적으로 접속되는 적어도 하나의 배선을 포함하며,
    적어도 하나의 상기 배선은 상기 제 2 절연막의 제 2 개구부 갯수 보다 작은 갯수를 갖는 적어도 하나의 외부 전극 패드부를 가지며, 상기 제 2 절연막의 제 2 개구부의 갯수가 상기 제 1 절연막의 제 1 개구부의 갯수 보다 더 큰 것을 특징으로 하는 반도체 장치.
  2. 제 1 항에 있어서,
    상기 배선의 외부 전극 패드부 상에 솔더볼이 제공되는 것을 특징으로 하는 반도체 장치.
  3. 제 1 항에 있어서,
    상기 배선의 외부 전극 패드부 상에 주상(columnar) 전극이 제공되는 것을 특징으로 하는 반도체 장치.
  4. 제 3 항에 있어서,
    상기 주상(columnar) 전극 상에 솔더볼이 제공되는 것을 특징으로 하는 반도체 장치.
  5. 제 1 항에 있어서,
    상기 전원 내부 배선의 상면을 덮는 상기 제 2 절연막의 제 2 개구부에 제공되는 접속 패드를 더 포함하는 것을 특징으로 하는 반도체 장치.
  6. 제 5 항에 있어서,
    상기 제 2 절연막은 내부 및 외부 접속 패드들 사이에 형성된 제 1 층과, 상기 제 1 층 상에 제공된 제 2 층을 구비하며, 제 1 및 제 2 층들은 상기 내부 및 외부 접속 패드에 상응하는 위치에 형성되는 제 1 개구부를 갖는 것을 특징으로 하는 반도체 장치.
  7. 제 6 항에 있어서,
    상기 제 2 층은 복수의 층으로 구성되는 층 구조물를 갖는 것을 특징으로 하는 반도체 장치.
  8. 제 1 항에 있어서,
    상기 배선과 상기 전원 내부 배선은 구리 또는 구리 합금으로 만들어지는 것을 특징으로 하는 반도체 장치.
  9. 제 1 항에 있어서,
    상기 제 1 및 제 2 절연막 중 적어도 하나의 영 탄성률이 5.098 x 104kgf/cm2 이하인 것을 특징으로 하는 반도체 장치.
  10. 제 1 항에 있어서,
    상기 배선과 상기 전원 내부 배선은 동일한 폭을 갖는 것을 특징으로 하는 반도체 장치.
  11. 제 1 항에 있어서,
    상기 배선은 상기 전원 내부 배선을 따라 배열되는 것을 특징으로 하는 반도체 장치.
  12. 제 1 항에 있어서,
    Ni는 상기 배선에 상응하는 제 2 개구부의 갯수이며, No는 상기 배선에 제공된 외부 전극 패드부의 갯수이고, Ti는 상기 전원 내부 배선의 두께이며, 그리고 To는 상기 배선의 두께일 때,
    Ni/(To/Ti) ≤ No ≤ Ni ((To/Ti) - 1)를 만족시키는 것을 특징으로 하는 반도체 장치.
  13. 제 1 항에 있어서,
    상기 제 1 절연막이 low-k으로 이루어진 것을 특징으로 하는 반도체 장치.
  14. 제 1 항에 있어서,
    상기 제 2 절연막이 low-k를 구비하는 것을 특징으로 하는 반도체 장치.
  15. 제 13 항 또는 제 14 항에 있어서,
    상기 배선 상에 추가로 주상 전극을 더 포함하는 것을 특징으로 하는 반도체 장치.
  16. 복수의 내부 접속 패드를 구비하는 집적 회로를 갖는 반도체 기판; 복수의 상기 내부 접속 패드에 각각 대응되는 복수의 제 1 개구부를 가지며 상기 반도체 기판 상에 형성되는 제 1 절연막; 상기 제 1 절연막 상에 형성되고 제 1 개구부에 의해 상기 내부 접속 패드에 연결된 적어도 하나의 전원 내부 배선; 상기 제 1 절연막과 상기 전원 내부 배선 상에 형성되며, 상기 전원 내부 배선 일부를 노출하는 복수의 제 2 개구부를 갖는 제 2 절연막; 및 상기 전원 내부 배선의 두께 보다 더 두꺼운 두께를 가지며, 상기 전원 내부 배선에 상응하도록 상기 제 2 절연막의 상부 측에 형성되며, 상기 제 2 절연막의 복수의 개구부를 통해 상기 전원 내부 배선과 전기적으로 접속되는 배선을 구비하고, 그리고 상기 배선이 상기 제 2 절연막에 형성된 제 2 개구부의 갯수 보다 작은 갯수를 가진 적어도 하나의 외부 전극 패드를 가지며, 상기 제 2 절연막의 제 2 개구부의 갯수가 제 1 절연막의 제 1 개구부의 갯수 보다 더 큰 반도체 장치;
    상기 반도체 장치의 외부 전극 패드부에 상응하는 적어도 하나의 전원 단자부를 갖는 전원 패턴을 포함하는 기판; 및
    상기 외부 전극 패드부를 상기 전원 패턴의 전원 단자부에 결합하는 솔더볼을 포함하는 것을 특징으로 하는 장착 구조물.
  17. 제 16 항에 있어서,
    상기 배선은 상기 전원 내부 배선을 따라 배열되는 것을 특징으로 하는 장착 구조물.
  18. 제 17 항에 있어서,
    Ni는 상기 배선에 상응하는 제 2 개구부의 갯수이며, No는 상기 배선에 제공된 외부 전극 패드부의 갯수이고, Ti는 상기 전원 내부 배선의 두께이며, 그리고 To는 상기 배선의 두께일 때,
    Ni/(To/Ti) ≤ No ≤ Ni ((To/Ti) - 1)를 만족시키는 것을 특징으로 하는 장착 구조물.
  19. 제 16 항 내지 18 항 중 어느 한 항에 있어서,
    상기 배선의 외부 전극 패드에 형성된 주상(columnar) 전극을 포함하는 것을 특징으로 하는 장착 구조물.
  20. 제 19 항에 있어서,
    상기 제 2 절연막 상에서는, 실링막이 상기 주상 전극 주위에 제공되는 것을 특징으로 하는 장착 구조물.
  21. 삭제
  22. 삭제
  23. 삭제
KR1020077013201A 2005-06-01 2006-05-30 반도체 장치 및 그 장착 구조물 KR100877018B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JPJP-P-2005-00161026 2005-06-01
JP2005161026A JP4449824B2 (ja) 2005-06-01 2005-06-01 半導体装置およびその実装構造

Publications (2)

Publication Number Publication Date
KR20070088688A KR20070088688A (ko) 2007-08-29
KR100877018B1 true KR100877018B1 (ko) 2009-01-07

Family

ID=36875893

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020077013201A KR100877018B1 (ko) 2005-06-01 2006-05-30 반도체 장치 및 그 장착 구조물

Country Status (7)

Country Link
US (1) US7719116B2 (ko)
EP (1) EP1897138B1 (ko)
JP (1) JP4449824B2 (ko)
KR (1) KR100877018B1 (ko)
CN (1) CN100514627C (ko)
DE (1) DE602006012674D1 (ko)
WO (1) WO2006129832A1 (ko)

Families Citing this family (20)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8552559B2 (en) * 2004-07-29 2013-10-08 Megica Corporation Very thick metal interconnection scheme in IC chips
JP4449824B2 (ja) * 2005-06-01 2010-04-14 カシオ計算機株式会社 半導体装置およびその実装構造
JP4193897B2 (ja) * 2006-05-19 2008-12-10 カシオ計算機株式会社 半導体装置およびその製造方法
US8022552B2 (en) 2006-06-27 2011-09-20 Megica Corporation Integrated circuit and method for fabricating the same
JP2008226945A (ja) * 2007-03-09 2008-09-25 Casio Comput Co Ltd 半導体装置およびその製造方法
US8193636B2 (en) * 2007-03-13 2012-06-05 Megica Corporation Chip assembly with interconnection by metal bump
US7906424B2 (en) 2007-08-01 2011-03-15 Advanced Micro Devices, Inc. Conductor bump method and apparatus
US20090032941A1 (en) * 2007-08-01 2009-02-05 Mclellan Neil Under Bump Routing Layer Method and Apparatus
US20090079072A1 (en) * 2007-09-21 2009-03-26 Casio Computer Co., Ltd. Semiconductor device having low dielectric insulating film and manufacturing method of the same
US8587124B2 (en) 2007-09-21 2013-11-19 Teramikros, Inc. Semiconductor device having low dielectric insulating film and manufacturing method of the same
KR100910231B1 (ko) * 2007-11-30 2009-07-31 주식회사 하이닉스반도체 웨이퍼 레벨 반도체 패키지 및 이의 제조 방법
JP4666028B2 (ja) 2008-03-31 2011-04-06 カシオ計算機株式会社 半導体装置
US8314474B2 (en) 2008-07-25 2012-11-20 Ati Technologies Ulc Under bump metallization for on-die capacitor
JP2010205941A (ja) * 2009-03-03 2010-09-16 Panasonic Corp 半導体チップ及び半導体装置
US8525335B2 (en) 2009-07-03 2013-09-03 Teramikros, Inc. Semiconductor construct and manufacturing method thereof as well as semiconductor device and manufacturing method thereof
DE102009035437B4 (de) * 2009-07-31 2012-09-27 Globalfoundries Dresden Module One Llc & Co. Kg Halbleiterbauelement mit einem Verspannungspuffermaterial, das über einem Metallisierungssystem mit kleinem ε gebildet ist
US8759209B2 (en) * 2010-03-25 2014-06-24 Stats Chippac, Ltd. Semiconductor device and method of forming a dual UBM structure for lead free bump connections
JP5590985B2 (ja) * 2010-06-21 2014-09-17 新光電気工業株式会社 半導体装置及びその製造方法
KR102194719B1 (ko) * 2014-06-12 2020-12-23 삼성전기주식회사 패키지 기판 및 이를 이용한 패키지
CN110168707B (zh) * 2017-07-13 2023-08-29 富士电机株式会社 半导体装置

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20030007227A (ko) * 2001-07-17 2003-01-23 닛뽕덴끼 가부시끼가이샤 외부 전극을 구비하는 반도체 소자
US20030098512A1 (en) * 2001-11-29 2003-05-29 Sudhakar Bobba 150 degree bump placement layout for an integrated circuit power grid
US20040079966A1 (en) * 1998-12-21 2004-04-29 Mou-Shiung Lin Chip structure and process for forming the same
WO2005024912A2 (en) * 2003-09-09 2005-03-17 Intel Corporation Methods of processing thick ild layers using spray coating or lamination for c4 wafer level thick metal integrated flow

Family Cites Families (24)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5486493A (en) * 1994-02-25 1996-01-23 Jeng; Shin-Puu Planarized multi-level interconnect scheme with embedded low-dielectric constant insulators
JP3504421B2 (ja) * 1996-03-12 2004-03-08 株式会社ルネサステクノロジ 半導体装置
JPH11111860A (ja) * 1997-10-06 1999-04-23 Mitsubishi Electric Corp 半導体装置
JP3502800B2 (ja) * 1999-12-15 2004-03-02 新光電気工業株式会社 半導体装置の製造方法
JP3395747B2 (ja) 2000-01-11 2003-04-14 日本電気株式会社 半導体集積回路の製造方法
JP2001196413A (ja) * 2000-01-12 2001-07-19 Mitsubishi Electric Corp 半導体装置、該半導体装置の製造方法、ｃｍｐ装置、及びｃｍｐ方法
US7372161B2 (en) * 2000-10-18 2008-05-13 Megica Corporation Post passivation interconnection schemes on top of the IC chips
JP2002141436A (ja) 2000-11-01 2002-05-17 Hitachi Ltd 半導体装置及びその製造方法
JP3566203B2 (ja) * 2000-12-06 2004-09-15 株式会社東芝 半導体装置及びその製造方法
JP3561747B2 (ja) * 2001-03-30 2004-09-02 ユーディナデバイス株式会社 高周波半導体装置の多層配線構造
JP2002329976A (ja) * 2001-04-26 2002-11-15 Kyocera Corp 多層配線基板
EP1527480A2 (en) * 2002-08-09 2005-05-04 Casio Computer Co., Ltd. Semiconductor device and method of manufacturing the same
US6717270B1 (en) * 2003-04-09 2004-04-06 Motorola, Inc. Integrated circuit die I/O cells
US6977435B2 (en) * 2003-09-09 2005-12-20 Intel Corporation Thick metal layer integrated process flow to improve power delivery and mechanical buffering
JP2005093575A (ja) * 2003-09-16 2005-04-07 Nec Electronics Corp 半導体集積回路装置と配線レイアウト方法
TWI278048B (en) * 2003-11-10 2007-04-01 Casio Computer Co Ltd Semiconductor device and its manufacturing method
JP4242336B2 (ja) * 2004-02-05 2009-03-25 パナソニック株式会社 半導体装置
US6888253B1 (en) * 2004-03-11 2005-05-03 Northrop Grumman Corporation Inexpensive wafer level MMIC chip packaging
JP3925809B2 (ja) * 2004-03-31 2007-06-06 カシオ計算機株式会社 半導体装置およびその製造方法
JP4449824B2 (ja) * 2005-06-01 2010-04-14 カシオ計算機株式会社 半導体装置およびその実装構造
JP4222400B2 (ja) * 2006-09-26 2009-02-12 カシオ計算機株式会社 半導体装置の製造方法
US8587124B2 (en) * 2007-09-21 2013-11-19 Teramikros, Inc. Semiconductor device having low dielectric insulating film and manufacturing method of the same
JP4596001B2 (ja) * 2007-12-12 2010-12-08 カシオ計算機株式会社 半導体装置の製造方法
JP4666028B2 (ja) * 2008-03-31 2011-04-06 カシオ計算機株式会社 半導体装置

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20040079966A1 (en) * 1998-12-21 2004-04-29 Mou-Shiung Lin Chip structure and process for forming the same
KR20030007227A (ko) * 2001-07-17 2003-01-23 닛뽕덴끼 가부시끼가이샤 외부 전극을 구비하는 반도체 소자
US20030098512A1 (en) * 2001-11-29 2003-05-29 Sudhakar Bobba 150 degree bump placement layout for an integrated circuit power grid
WO2005024912A2 (en) * 2003-09-09 2005-03-17 Intel Corporation Methods of processing thick ild layers using spray coating or lamination for c4 wafer level thick metal integrated flow

Also Published As

Publication number Publication date
CN101091250A (zh) 2007-12-19
US7719116B2 (en) 2010-05-18
JP4449824B2 (ja) 2010-04-14
EP1897138B1 (en) 2010-03-03
KR20070088688A (ko) 2007-08-29
EP1897138A1 (en) 2008-03-12
CN100514627C (zh) 2009-07-15
WO2006129832A1 (en) 2006-12-07
US20060273463A1 (en) 2006-12-07
JP2006339331A (ja) 2006-12-14
DE602006012674D1 (de) 2010-04-15

Similar Documents

Publication Publication Date Title
KR100877018B1 (ko) 반도체 장치 및 그 장착 구조물
US10134663B2 (en) Semiconductor device
US7262513B2 (en) Apparatus and method extending flip-chip pad structures for wirebonding on low-k dielectric silicon
US8835221B2 (en) Integrated chip package structure using ceramic substrate and method of manufacturing the same
US7511376B2 (en) Circuitry component with metal layer over die and extending to place not over die
US7898058B2 (en) Integrated chip package structure using organic substrate and method of manufacturing the same
US9030029B2 (en) Chip package with die and substrate
US7968799B2 (en) Interposer, electrical package, and contact structure and fabricating method thereof
US7242093B2 (en) Semiconductor device
US7327018B2 (en) Chip package structure, package substrate and manufacturing method thereof
US20240234228A9 (en) Semiconductor device having electrode pads arranged between groups of external electrodes
US6587353B2 (en) Semiconductor device
JP2002093946A (ja) 半導体装置及び半導体装置の実装構造体
US6696765B2 (en) Multi-chip module
US7038309B2 (en) Chip package structure with glass substrate
US6556454B1 (en) High density contact arrangement
US7180185B2 (en) Semiconductor device with connections for bump electrodes
KR100218083B1 (ko) 반도체집적회로장치와 그 제조방법 및 내장구조
US20090129036A1 (en) Semiconductor device and electronic device
JP2004289156A (ja) リセスボンド半導体パッケージ基板
US7884465B2 (en) Semiconductor package with passive elements embedded within a semiconductor chip
US6501175B2 (en) Semiconductor device with semiconductor chip on flexible tape
JP4015660B2 (ja) 半導体装置の実装構造体
US20240170432A1 (en) Semiconductor device
JP4767556B2 (ja) 半導体装置

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20121130

Year of fee payment: 5

FPAY Annual fee payment

Payment date: 20131210

Year of fee payment: 6

FPAY Annual fee payment

Payment date: 20141205

Year of fee payment: 7

LAPS Lapse due to unpaid annual fee