TW201423945A - 使用無電鍍之ｚ型連接 - Google Patents

使用無電鍍之ｚ型連接 Download PDF

Info

Publication number
TW201423945A
TW201423945A TW102141198A TW102141198A TW201423945A TW 201423945 A TW201423945 A TW 201423945A TW 102141198 A TW102141198 A TW 102141198A TW 102141198 A TW102141198 A TW 102141198A TW 201423945 A TW201423945 A TW 201423945A
Authority
TW
Taiwan
Prior art keywords
substrate
conductor
component
conductors
electrically connected
Prior art date
Application number
TW102141198A
Other languages
English (en)
Other versions
TWI562314B (en
Inventor
Belgacem Haba
Cyprian Emeka Uzoh
Original Assignee
Invensas Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Invensas Corp filed Critical Invensas Corp
Publication of TW201423945A publication Critical patent/TW201423945A/zh
Application granted granted Critical
Publication of TWI562314B publication Critical patent/TWI562314B/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/50—Multistep manufacturing processes of assemblies consisting of devices, each device being of a type provided for in group H01L27/00 or H01L29/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49833—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers the chip support structure consisting of a plurality of insulating substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/532—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body characterised by the materials
    • H01L23/53204—Conductive materials
    • H01L23/53209—Conductive materials based on metals, e.g. alloys, metal silicides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L25/0655—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00 the devices being arranged next to each other
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/80001—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected by connecting a bonding area directly to another bonding area, i.e. connectorless bonding, e.g. bumpless bonding
    • H01L2224/808—Bonding techniques
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/838—Bonding techniques
    • H01L2224/8385—Bonding techniques using a polymer adhesive, e.g. an adhesive based on silicone, epoxy, polyimide, polyester
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/838—Bonding techniques
    • H01L2224/8389—Bonding techniques using an inorganic non metallic glass type adhesive, e.g. solder glass
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/10—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers
    • H01L2225/1005—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/1011—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00 the containers being in a stacked arrangement
    • H01L2225/1017—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00 the containers being in a stacked arrangement the lowermost container comprising a device support
    • H01L2225/1023—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00 the containers being in a stacked arrangement the lowermost container comprising a device support the support being an insulating substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/10—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers
    • H01L2225/1005—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/1011—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00 the containers being in a stacked arrangement
    • H01L2225/1047—Details of electrical connections between containers
    • H01L2225/107—Indirect electrical connections, e.g. via an interposer, a flexible substrate, using TAB
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49827—Via connections through the substrates, e.g. pins going through the substrate, coaxial cables
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01027—Cobalt [Co]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01028—Nickel [Ni]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/20—Parameters
    • H01L2924/206—Length ranges
    • H01L2924/2064—Length ranges larger or equal to 1 micron less than 100 microns

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

本案為一種組件，包括一基板，該基板之一第一表面上係具一基板導體與一接點，在一第二表面上係具一端子，藉以電性互連該組件與該組件外部之一部件，該基板導體或該接點中至少一個係電性連接該端子；一第一元件，係具面向該基板之該第一表面之一第一表面、位於該第一表面之一第一導體，以及位於一第二表面之一第二導體，以及延伸通過該第一元件電性連接該第一和第二導體之一互連結構；一粘合層，係將該第一元件與該基板之該第一表面彼此粘接，該第一導體與該基板導體中至少一部份係配置超出該粘合層之一側邊；以及一連續無電鍍金屬區域，係在該第一導體與該基板導體之間延伸。

Description

使用無電鍍之Z型連接
本案係關於一種微電子封裝及其部件和組件，例如：層疊封裝(PoP)組件，尤指在微電子封裝之部件及組件中包括電性連接在它們各自表面之導體組之連續無電鍍金屬區域。
微電子元件，如半導體晶片，通常都具有保護微電子元件及幫助其與其它較大電路之元件連接之元件。例如，半導體晶片通常以具有相對的正面和背面，以及於該正面上具有曝露接點之小型且平面元件型式提供。該接點係電性連接許多整合形成在該晶片中之電子電路元件。這樣的晶片最常設置在具有被稱為基板之微型電路面板之封裝中。該晶片通常被安裝至該基板之該正面或背面覆蓋在該基板之一表面上，且該基板通常具有曝露在該基板之一表面上之端子。該端子係電性連接至該晶片之該接點。該封裝通常還包括一些型式之覆蓋體，其係覆蓋該晶片相對於該基板之一側。該覆蓋體係用於保護該晶片，以及，在某些情況下，介於該晶片和該基板之該導電元件之間之連接。這樣的封裝晶片，一微電子封裝，可以被安裝至一電路面板上，例如一電路板，透過將該 基板之該端子連接至導電元件，如該較大電路面板上之接墊。
在某些微電子封裝中，該晶片係以其正面或背面覆蓋該基板之一上表面之形式安裝，而端子係設置在相對面對之下表面上。一群介電材料係覆蓋該晶片以及，最典型地，在該晶片和該基板之該導電元件之間之該電性連接。該介電群係可透過在該晶片周圍模製一可流動介電合成物所形成，使得該介電合成物覆蓋該晶片和該基板之該頂部表面之全部或一部份。這樣的封裝通常稱為是一種“包覆成型”(overmolded)封裝，且該介電材料群係稱為“包覆模具”(overmold)。包覆成型封裝在生產製造上較為經濟，因此被廣泛使用。
在一些應用中，將晶片封裝彼此堆疊在另外一個上方是較為理想的，從而可以在該較大電路面板之該表面上相同的空間中設置多個晶片。此外，具有大量的輸入/輸出互連至晶片是較為理想的。某些包覆成型封裝係包括在覆蓋該晶片之區域外，並且通常在該包覆模具覆蓋區域之外，堆疊曝露在該基板之該頂部表面上之接點。這樣的封裝可以將互連元件一個堆疊至另一個上，例如焊球或是其它在該較低封裝之該堆疊接點以及該堆疊中下一個較高封裝之該端子之間延伸之導電連接。在這種的配置中，該堆疊中所有的封裝係電性連接至位於該堆疊底部之該封裝上之端子。不過，在這樣的配置中，所有互連元件必須被容納在該包覆模具覆蓋區域以外之該基板之有限區域中。此外，因為在該堆疊中該較高封裝之該基板係位於該下一個較低封裝之介電包覆模具之上，所以在該較高封裝之該端子與該較低封裝之該堆疊接點之間之垂直方向上具有可見的間隙。該互連元件必須橋接此一間隙。這通常需要將該互 連元件以相對大的間隔隔開。因此，給定尺寸大小之封裝基板上可容納之互連元件數量會受到限制。
儘管相當多的努力致力於本領域之堆疊式封裝及其它具有頂部表面安裝墊之封裝之發展，進一步的改良仍是受到期望的。
本文於此公開一組件之實施例。在一個實施例中，一組件係包括：一基板，基本上係由介電材料構成，係具一第一表面、相對於該基板之該第一表面之一第二表面、位於該第一表面之一基板導體與一接點，以及位於該第二表面之一端子，藉以電性互連該組件與該組件外部之一部件，該基板導體或該接點中至少一個係電性連接該端子；一第一元件，基本上係由介電材料構成，係具面向該基板之該第一表面之一第一表面，以及相對於該第一表面之一第二表面、位於該第一表面之一第一導體、位於該第二表面之一第二導體、以及延伸通過該第一元件電性連接該第一和第二導體之互連結構；一粘合層，係將該第一元件與該基板之該第一表面彼此粘接，該第一導體與該基板導體中至少一部份係配置超出該粘合層之一側邊；以及一連續無電鍍金屬區域，係在該第一導體與該基板導體之間延伸，並延伸至一高度，該高度係低於該基板之該第一表面上該第一元件之該第二表面之一高度。
在一個實施例中，該連續無電鍍金屬區域係沿著該粘合層之該側邊延伸。
在一個實施例中，該連續無電鍍金屬區域係包括無電鍍至該第一導體上之一第一金屬區域，以及無電鍍至該基板導體上之一第二金屬區域，該第一和第二金屬區域之每一個係包括一第一無電鍍金屬層和覆蓋該第一層之一第二無電鍍金屬層。
在一個實施例中，該第一和第二無電鍍金屬層係由一個或多個材料所形成，該材料係選至下列群組，包括鈷(Co)、鎳(Ni)、銅(Cu)、 金(Au)、鈷合金、鎳合金、銅合金或金合金。
在一個實施例中，該第一導體和該基板導體每個係包括一金屬於其一表面上，其中該連續無電鍍金屬區域係包括一金屬，其係異於該第一導體和該基板導體之該表面上之該金屬。
在一個實施例中，該組件更包括一封裝材料，係覆蓋該連續無電鍍金屬區域。
在一個實施例中，該無電鍍金屬區域只存在作為該第一和基板導體之間之一連接，橋接其間之距離。
在一個實施例中，該第一導體和該基板導體之間之一最小距離係小於約20微米。
在一個實施例中，該最小距離係小於約10微米。
在一個實施例中，該第一導體係為一墊、一跡線，或是一墊之陣列。
在一個實施例中，該第二導體係為一墊、一跡線，或是一墊之陣列。
在一個實施例中，該基板導體係為一墊、一跡線，或是一墊之陣列。
在一個實施例中，該第一導體係為該第一元件之該第一表面上之複數個第一導體之其中一個，該基板導體係為該基板之該第一表面上之複數個基板導體之其中一個，且該連續無電鍍金屬區域係為複數個連續無電鍍金屬區域之其中一個，每個連續無電鍍金屬區域係在該複數個第一導體之一第一導體與該複數個基板導體之一對應基板導體之間延 伸，其中，形成在第一和第二相鄰之一第一導體與一基板導體之成對上之該無電鍍金屬區域係彼此間隔分開。
在一個實施例中，該第二導體係為曝露在該第一元件之該第二表面上之複數個第二導體之其中一個，該複數個第二導體係透過該互連結構電性連接該複數個第一導體。
在一個實施例中，每個第一導體和一對應基板導體之間的最小距離係小於20微米。
在一個實施例中，該最小距離係小於約10微米。
在一個實施例中，該第一導體之相鄰導體之間之一最小第一間距係小於約200微米。
在一個實施例中，該基板導體之相鄰導體之間之一最小第二間距係小於約200微米。
在一個實施例中，每個第一導體係與其連接之該對應基板導體相隔至少一最小距離，在該第一導體之相鄰導體之間至少具有一最小第一間距，且在該第二導體之相鄰導體之間至少具有一最小第二間距，其中，該第一和第二最小間距之每個係大於該最小距離之1.2倍。
在一個實施例中，該端子係為曝露在該基板之該第二表面上之複數個端子之其中一個。
在一個實施例中，該基板更包括複數個第二互連結構，每個第二互連結構係在該基板之該第一和第二表面之間之一方向延伸，該複數個端子之其中若干個係透過至少一個第二互連結構電性連接該複數個基板導體之其中若干個。
在一個實施例中，該複數個端子之其中若干個係透過該連續無電鍍金屬區域之其中若干個電性連接該複數個第二導體之其中若干個。
在一個實施例中，該接點係為該基板之該表面上之複數個接點之其中一個，該複數個端子係電性連接該接點。
在一個實施例中，該第一元件係為具有圍繞一中央孔之一框架區域之元件形式，該中央孔之尺寸係能容納一微電子元件。
在一個實施例中，該組件更包括一第一微電子元件，係電性連接該接點，該第一微電子元件之厚度至少有一部份係配置在該第一元件之該中央孔內。
在一個實施例中，該第一微電子元件係透過該複數個接點之其中若干個電性連接該複數個端子之其中若干個。
在一個實施例中，該第一微電子元件係透過該複數個基板導體之其中若干個電性連接該複數個第二導體之其中若干個。
在一個實施例中，該組件更包括一第二微電子元件，係被支撐在該第一元件之該第二表面。
在一個實施例中，該第二微電子元件係透過該複數個第二導體之其中若干個電性連接該複數個端子之其中若干個。
在一個實施例中，該第二微電子元件係透過該複數個第二導體之其中若干個電性連接該第一微電子元件。
在一個實施例中，該基板之該第一表面上之該第一元件之該第二表面之一高度係大於約200微米。
在一個實施例中，該第一元件或該基板中至少一個係基本上由 一單一介電層或複數個介電層所組成。
在一個實施例中，該粘合層係為一複數層中之其中一層。
在一個實施例中，該粘合層係包括一電性絕緣材料。
在一個實施例中，該粘合層係為一導電粘合層，該導電粘合層係與該第一導體與該基板導體絕緣。
在一個實施例中，該組件更包括一個或多個介電層，係配置在該粘合層與該第一元件之該第一表面或該基板之該第一表面之中至少其中之一之間。
在一個實施例中，一組件係包括一基板，基本上係由半導體材料構成，係具一第一表面、相對於該基板之該第一表面之一第二表面、位於該第一表面之一基板導體與一接點，以及位於該第二表面之一端子，藉以電性互連該組件與該組件外部之一部件，該基板導體或該接點中至少一個係電性連接該端子；一第一元件，基本上係由半導體材料構成，係具面向該基板之該第一表面之一第一表面，以及相對於該第一表面之一第二表面、位於該第一表面之一第一導體、位於該第二表面之一第二導體、以及延伸通過該第一元件電性連接該第一和第二導體之一直通矽貫穿；一粘合層，係將該第一元件與該基板之該第一表面彼此粘接，該第一導體與該基板導體中至少一部份係配置超出該粘合層之一側邊；以及一連續無電鍍金屬區域，係在該第一導體與該基板導體之間延伸，並延伸至一高度，該高度係低於該基板之該第一表面上該第一元件之該第二表面之一高度。
在一個實施例中，一組件係包括一基板，基本上係由介電材料 構成，係具一第一表面、相對於該基板之該第一表面之一第二表面、位於該第一表面之一基板導體與一接點，以及位於該第二表面之一端子，藉以電性互連該組件與該組件外部之一部件，該基板導體或該接點中至少一個係電性連接該端子；一第一元件，基本上係由介電材料構成，係具面向該基板之該第一表面之一第一表面，以及相對於該第一表面之一第二表面、位於該第一表面之一第一導體、位於該第二表面之一第二導體、以及延伸通過該第一元件電性連接該第一和第二導體之互連結構；一粘合層，係將該第一元件與該基板之該第一表面彼此粘接，該第一導體與該基板導體中至少一部份係配置超出該粘合層之一側邊；以及一連續無電鍍金屬區域，係在該第一導體與該基板導體之間延伸，並延伸至一高度，該高度係低於該基板之該第一表面上該第一元件之該第二表面之一高度；一第一微電子元件，係電性連接該基板導體或該接點之中至少一個，該第一微電子元件之厚度至少有一部份係配置在該第一元件之該中央孔內；以及一第二微電子元件，係被支撐在該第一元件之該第二表面，該第二微電子元件係電性連接該第二導體。
在一個實施例中，一種形成一組件之方法係包括利用一粘合層結合一第一元件與一基板；其中，該基板基本上係由介電材料構成，係具一第一表面、相對於該第一表面之一第二表面、位於該第一表面之一基板導體與一接點，以及位於該第二表面之一端子，藉以電性互連該組件與該組件外部之一部件，該基板導體或該接點中至少一個係電性連接該端子；該第一元件，基本上係由介電材料構成，係具面向該基板之該第一表面之一第一表面，以及相對於該第一表面之一第二表面、位於該 第一表面之一第一導體、位於該第二表面之一第二導體、以及延伸通過該第一元件電性連接該第一和第二導體之互連結構；該粘合層係將該第一元件與該基板之該第一表面彼此粘接，使得該第一導體與該基板導體中至少一部份曝露超出該粘合層之一側邊；以及透過無電鍍第一和第二金屬區域至該第一導體和該基板導體上連接該第一導體與該基板導體，使得該第一和第二被鍍金屬區域在鍍之過程中合併在一起，形成一連續無電鍍金屬區域，其係在該第一導體與該基板導體之間延伸，並延伸至一高度，該高度係低於該基板之該第一表面上該第一元件之該第二表面之一高度。
在一個實施例中，該第一導體係為複數個第一導體之其中一個，該基板導體係為複數個基板導體之其中一個，且其中該連接之步驟係包括透過無電鍍於其上過程形成之一對應之連續無電鍍金屬區域連接每個第一導體與一對應基板導體，其中每個基板導體係透過該連續無電鍍金屬區域之其中一個電性連接一對應第一導體。
在一個實施例中，該第一元件係為具有圍繞一中央孔之一框架區域之元件形式，該中央孔之尺寸係能容納一微電子元件。
在一個實施例中，該第二導體係為複數個第二導體之其中一個，係透過該互連結構電性連接該第一導體，且該接點係為複數個接點之其中一個。該方法更包括連接一第一微電子元件與該複數個接點中對應之若干個，以及該複數個基板導體中對應之若干個，該第一微電子元件之厚度至少有一部份係配置在該第一元件之該中央孔內；並且連接在該第一元件之該第二表面之一第二微電子元件與該複數個第二導體對 應之若干個。
在一個實施例中，一種形成一組件之方法係包括利用一粘合層結合一第一元件與一基板，其中，該基板基本上係由半導體材料構成，係具一第一表面、相對於該第一表面之一第二表面、位於該第一表面之一基板導體與一接點，以及位於該第二表面之一端子，藉以電性互連該組件與該組件外部之一部件，該基板導體或該接點中至少一個係電性連接該端子；該第一元件，基本上係由半導體材料構成，係具面向該基板之該第一表面之一第一表面，以及相對於該第一表面之一第二表面、位於該第一表面之一第一導體、位於該第二表面之一第二導體、以及延伸通過該第一元件電性連接該第一和第二導體之一直通矽貫穿；並且該粘合層係將該第一元件與該基板之該第一表面彼此粘接，使得該第一導體與該基板導體中至少一部份曝露超出該粘合層之一側邊；以及透過無電鍍第一和第二金屬區域至該第一導體和該基板導體上連接該第一導體與該基板導體，使得該第一和第二被鍍金屬區域在鍍之過程中合併在一起，形成一連續無電鍍金屬區域，其係在該第一導體與該基板導體之間延伸，並延伸至一高度，該高度係低於該基板之該第一表面上該第一元件之該第二表面之一高度。
100‧‧‧微電子組件
102‧‧‧第一元件
104‧‧‧第一表面
106‧‧‧第二表面
108‧‧‧基板
110‧‧‧第一表面
112‧‧‧第二表面
114‧‧‧粘合層
115‧‧‧導電粘合層
116‧‧‧框架區域
118‧‧‧中央孔
120‧‧‧第一微電子元件
122‧‧‧第二微電子元件
128‧‧‧焊球
130‧‧‧焊球
300‧‧‧第一導體
302‧‧‧第二導體
304‧‧‧互連結構
306‧‧‧第二導體
308‧‧‧端子
310‧‧‧第二互連結構
312‧‧‧接點
314‧‧‧連續無電鍍金屬區域
316‧‧‧第一無電鍍金屬區域
318‧‧‧第二無電鍍金屬區域
320‧‧‧最小距離
322‧‧‧第一間距
324‧‧‧第二間距
326‧‧‧封裝材料
圖1-1為本案較佳實施例之一組件之側面示意圖；圖1-2為本案較佳實施例之一組件之從上至下示意圖；圖2為本案較佳實施例之組裝結合圖1之組件之方法流程圖；圖3A-1為本案較佳實施例之一部份形成組件之側剖視圖；圖3A-2為本案較佳實施例之一第一元件之從下至上示意圖；圖3A-3為本案較佳實施例之一第一元件之從上至下示意圖；圖3A-4為本案較佳實施例之一基板之從上至下示意圖；圖3A-5為本案較佳實施例之一基板之從下至上示意圖；圖3B-1為本案較佳實施例之一部份形成組件之側剖視圖；圖3B-2為本案較佳實施例之介於一第一導體與一基板導體之間之一連續無電鍍區域之側剖視圖；圖3C為本案較佳實施例之一部份形成組件之側剖視圖。
本文於此揭露一微電子組件與其製造方法之實施例。該組件係可包括在組件中導體之間延伸之連續無電鍍金屬區域，其係可允許相鄰導體之間更精細之間距，以及該微電子組件中更高之導體密度。可利用無電鍍形成該連續無電鍍金屬區域之該方法係可透過移除程序步驟降低成本和/或生產時間，例如一微影技術，其係可用於電性連接導體。該微電子組件及其製造方法之其它和進一步特徵或優點將在本文中討論。
圖1-1為本案較佳實施例之一組件100之側面示意圖。如圖1-1所示，該微電子組件100係可包括一第一元件102，係具一第一表面104與相對於該第一表面104之第二表面106。一基板108係可具有面向該第一元件102之該第一表面104之一第一表面110，以及相對於該基板108之該第一表面110之一第二表面112。一粘合層114係可將該第一表面104與110彼此結合。在一個實施例中，該基板108之該第一表面110上之該第一元件102之該第二表面106之一高度係大於約150微米。如圖1-2所示，其係為該微電子組件100之從上至下示意圖，該第一元件102係為圍繞一中央孔118之一框架區域116形式。中央孔118的尺寸係可容納一第一微電子元件120，其係可電性連接配置在如下所述之該基板之該第一表面110之導體。第二微電子元件122係可被支撐在該第一元件102之該第二表面106。該第二微電子元件係可電性連接至該第一微電子元件120和/或至如下所述之該微電子組件100外部之部件。
圖2為本案較佳實施例之形成一組件之方法200流程圖。該方 法200係參照圖3A-C和圖1並描述如下。
如圖3A-1所示，在202中，該第一元件102和該基板108係可使用該粘合層114組裝結合。在一個實施例中，該粘合層係可電性絕緣，或是包括一電性絕緣材料。該第一元件102和基板108係可以任何適當方式組裝結合，如透過將該粘合層114之一個表面粘接至該第一表面104、110之其中一個，接著將該粘合層114尚未粘接之表面接觸該剩餘之第一表面104、110。在一個實施例中，該粘合層114係可為不連續的，舉例而言，如包括複數個粘合層114，提供成帶狀、分離的有限幾何形狀，或類似之物。在一個實施例中，複數個粘合層114係可粘接至該第一表面104、110之其中一個，接著該複數個粘合層114係可粘接剩餘之第一表面104、110。在一個實施例中，一個或多個粘合層114係可粘接至該第一表面104、110之每一個，接著該一個或多個粘合層114之尚未粘接表面係可相互粘接。該粘合層114係可為一導電粘合層，或者也可是一複合結構，如具有複數個粘合層，於其中至少一個粘合層係為一導電粘合層。在一個實施例中，一個或多個粘合層114係可包括一導電粘合層115。該導電粘合層115係可作為一散熱體，電性接地，或是兩者兼而有之。例如，該導電粘合層係可為絕緣的，使得該導電粘合層不會在一第一導體300之一個或多個與一基板導體306、相鄰的第一導體300，或是相鄰的第二導體306之間形成一導電路徑。該第一導體300和基板導體306係於下進行進一步討論。例如，該導電粘合層115可以被一個或多個電性絕緣之額外粘合層114封裝(如圖3A-1所示)，或者該導電粘合層可以充分徹底搬離一第一導體300與一基板導體306，使得 任何可能出現在該導電粘合層上之無電鍍不會短路一第一導體300與一基板導體306，或是相鄰的第一導體300，或是相鄰的基板導體306。其它適合用於粘接該第一表面104、110之實施例是可以思量利用複數個粘合層114且/或複數個粘合材料。
本案較佳實施例之該第一元件102係以剖面、從上至下及從下至上示意於圖3A-(1-3)。該第一元件基本上係可包括介電或半導體材料中至少其中一個。示例性的介電材料可以包括一種或多種無機、層壓、複合或是聚合物介電材料，如聚酰亞胺、聚氯聯苯(PCB)、聚丙烯、環氧樹脂、丙烯酸樹脂、二氧化矽(SiO2)。示例性的半導體材料可以包括一種或多種矽(Si)，砷化鎵(GaAs)或類似物。在一個實施例中，該第一元件基本上係可包括一介電材料。該第一元件102係可為單一層或複數層。例如，該第一元件102基本上係可包括一單一半導體層或複數個半導體層。或者，該第一元件102基本上係可包括一單一介電層或是複數個介電層。
該第一元件102係可包括一第一導體300，係位於該第一元件102之該第一表面104，如圖3A-2從下至上示意圖所示之該第一元件102。在本案中所使用關於一基板之參照，對於一導電元件係"位於"一基板之一表面之描述是指當該基板並未與任何其它元件組裝結合，該導電元件是可用於接觸一理論上的點，其係從垂直於該基板之該表面之一方向由該基板外部朝向該基板之該表面移動。因此，位於一基板之一表面之一端子或其它導電元件係可從這樣的表面突出；係可與這樣的表面齊平；或者，也可以相對凹進這樣的表面至該基板之一洞或是凹處中。
該第一導體300之示例性的導電材料係可包括一種或多種金(Au)、鎳(Ni)、銅(Cu)、金合金、鎳合金、銅合金、鎳磷(NiP)、鎳硼(NiB)、鎳鎢(NiW)、鎳鎢磷(NiWP)、鈀磷(PdP)、鈷(Co)、鈷合金、鈷鎢磷(CoWP)，或類似物。該第一導體300係可為曝露在該第一元件102之該第一表面104之複數個第一導體300中之其中一個。該第一導體係可為一跡線或一墊。在一個實施例中，如圖3A-2所示，每個第一導體300係可沿著該第一表面104延伸至其之一週邊側邊上。
該第一元件102係可包括一第二導體302，係位於該第一元件102之該第二表面106，如圖3A-3從上至下示意圖所示之該第一元件102。該第二導體302係可包括一種或多種導電材料，如上關於該第一導體104之討論。該第二導體係可為曝露在該第一元件102之該第二表面106之複數個第二導體302中之其中一個。該第二導體302係可為一跡線或一墊。在一個實施例中，如圖3A-3所示，每個第二導體302係為一墊。
該第一元件102係可包括一互連結構304，係在該第一元件102之該第一和第二表面104、106之間之一方向延伸，如圖3A-1所示之側剖視圖。該互連結構304係可電性連接一第二導體302與一對應之第一導體300。在一個實施例中，如圖3A-(1-3)所示，每個第一導體300係透過複數個第一穿孔304之其中一個電性連接至一對應之第二導體302。
在圖3A(1、4-5)中，該基板108係以剖面、從上至下及從下至上示意。該基板108基本上係包括介電或半導體材料其中一種。示例性的 介電材料係可包括一種或多種上述所討論之介質材料。示例性的半導體材料係可包括一種或多種上述所討論之半導體材料。在一個實施例中，該基板108基本上係可包括一介電材料。該基板108基本上係可包括單一層或複數層。例如，該基板108基本上係可包括一單一半導體層或是複數個半導體層。或者，該基板108基本上係可包括一單一介電層或是複數個介電層。
該基板108係可包括一基板導體306，係位於該基板108之該第一表面110，如圖3A-4從上至下示意圖所示之該基板108。該基板導體306係可包括一種或多種導電材料，類似於上述關於該第一導體104所討論之導電材料。該基板導體306係可為曝露在該基板108之該第一表面110之複數個基板導體306中之其中一個。該基板導體306係可為一跡線或一墊。在一個實施例中，如圖3A-4所示，每個基板導體306係為一跡線。每個基板導體306係可配置來電性連接至一微電子元件，如該第一微電子元件120，或是如下所述之一端子308，至少其中一種。
該基板108係可包括位於該基板108之該第二表面112之該端子308，如圖3A-5從下至上示意圖所示之該基板108。該端子308係可包括一種或多種導電材料，類似於上述關於該第一導體104所討論之導電材料。該端子308係可為曝露在該基板108之該第二表面112之複數個端子308中之其中一個。例如，每個端子308係可為一跡線或一墊。在一個實施例中，如圖3A-5所示，每個端子308係為一墊。
該基板108係可包括一第二互連結構310，係在該基板108之該第一和第二表面110、112之間之一方向延伸，如圖3A-1所示之側剖視 圖。該第二互連結構310係可電性連接至位於該第二表面112之該端子308，如圖3A-5所示。該第二互連結構310係可為複數個第二互連結構310中之其中一個。在一個實施例中，如圖3A-4所示，該複數個基板導體306之中若干個係可透過該複數個第二互連結構310之中若干個電性連接至該複數個端子308之中對應若干個，該複數個第二導體302之中其它若干個係可不與該第二互連結構310之中若干個電性連接，且複數個接點312之中若干個係可透過該複數個第二互連結構310之中若干個電性連接至該複數個端子308之中對應若干個。一基板導體302除了可以如下所述電性連接至一第一導體300之外，基本上係可類似於一接點312。一接點312不可電性連接至一第一導體300。
如圖3A-1所示，該粘合層114係可使得該第一導體300和該基板導體306中至少一部份可以曝露在該粘合層114之一側邊上。例如，該粘合層114係可經由配置，使得在透過該粘合層114組裝結合該第一元件102和該基板108時，該第一導體300和該基板導體306中至少一部份可以曝露在該粘合層114之該側邊上。或者，在組裝結合該第一元件102和該基板108之後，該第一導體300和該基板導體306中所述之該至少一部份係可曝露在該粘合層114之該側邊上。於步驟204中，一連續無電鍍金屬區域314係可經由無電鍍來電性連接該第一導體300與該基板導體306，如圖3B-(1-2)所示。在一個實施例中，該連續無電鍍金屬區域314係可用於電性連接曝露在該粘合層114之該側邊上之該第一導體300與該基板導體306中所述之該至少一部份。該連續無電鍍金屬區域314係可延伸超過該粘合層114之該側邊。例如，在一個實施 例中，該連續無電鍍金屬區域314係可不接觸該粘合層114之該側邊。在一個實施例中，如圖3B-1所示，該連續無電鍍金屬區域314係沿著該粘合層314之該側邊延伸。
如本文中所使用的，在第一和第二導電元件之間延伸之一連續無電鍍金屬區域係為一結構，包括分別沈積在該第一和第二導電元件上之第一和第二無電鍍金屬區域，在該第一和第二無電鍍金屬區域之該無電鍍沈積過程中透過將該第一和第二無電鍍金屬區域合併在一起形成該連續無電鍍金屬區域。因此，如圖3B-1之實施例所示，在一第一導體300和一基板導體306之間延伸之一連續無電鍍金屬區域314係包括第一和第二被鍍金屬區域316、318，其係分別無電沈積在該第一導體300和該第二被鍍金屬區域318上，在該第一和第二無電鍍金屬區域316、318之該無電鍍沈積過程中，透過將該第一和第二無電鍍金屬區域316、318合併在一起形成該連續無電鍍金屬區域314。
該連續無電鍍金屬區域314係可為複數個連續無電鍍金屬區域314之其中一個，每個連續無電鍍金屬區域314係電性連接該複數個第一導體300中之一第一導體與該複數個基板導體306中之一對應基板導體。如圖3B-2所示，每個連續無電鍍金屬區域314係可具有一沙漏狀之外形，其中該第一和第二無電鍍金屬區域316、318相對之圓頂形結構係介接在每個圓頂形結構之尖端，以形成該連續無電鍍金屬區域314。該第一和第二無電鍍金屬區域之每個係可由一種或多種金屬所形成，例如鎳(Ni)、銅(Cu)，或任何上述關於該第一導體300所討論之一種或多種導電材料。在一個實施例中，該第一和第二無電鍍金屬區域 316、318之每個係可具有包括鎳之一內層以及包括銅之一外層。
在無電鍍金屬區域以及利用一電功率源鍍敷之金屬區域之間之差異點中間係可包括複合。例如，無電鍍金屬區域係可具有不同金屬之導體，如該第一導體300和該基板導體306，該無電鍍金屬區域係沉積於其上。然而，透過一電功率源鍍敷之金屬區域係包括相同金屬之導體，該區域係沈積於其上。
每個連續無電鍍金屬區域314可以只存在作為該複數個第一導體300之其中一個與該複數個基板導體306之其中一個之間之一連接，橋接其間之一最小距離320。在一個實施例中，該第一導體300其中一些和該基板導體306中對應之一些係可透過該連續無電鍍金屬區域314單獨彼此耦接，而不與其它元件耦接，例如一互連結構304、第二互連結構310、端子308，或第二導體302。每個第一導體300和對應基板導體306之間之距離係可由該粘合層114所定義，或著選擇性地，由介於該粘合層114和一個或多個該第一表面104、110之間之一個或多個介電層所定義。每個第一導體300和每個對應之基板導體306之間之該最小距離320，相鄰之第一導體300之間之一第一間距322(如圖3A-2所示)，以及相鄰之基板導體306之間之一第二間距324(如圖3A-4所示)，係使得相鄰之連續無電鍍金屬區域318不會合併。在一個實施例中，每個第一導體300和每個對應之基板導體306之間之該最小距離320係小於約20微米。在一個實施例中，每個第一導體300和每個對應之基板導體306之間之該最小距離320係小於約10微米。在一個實施例中，該第一間距322係小於約150微米。在一個實施例中，該第二間距324 係小於約150微米。在一個實施例中，該第一和第二間距322、324各自係大於該最小距離320約1.2倍。
或者，一封裝材料326係可用於覆蓋該連續無電鍍金屬區域314，如圖3B-1所示。該封裝材料326係可為熱固性材料，如可用於覆晶底膠填充、包覆成型，或類似之一熱固性材料。
於步驟206中，該第一微電子元件120係可組裝至該基板108之該第一表面110上，並位於該第一元件102之該中央孔118之中，如圖3C所示。該第一微電子元件120係可透過該複數個接點312之其中一些電性連接該複數個端子308之其中一些。該第一微電子元件120係可透過該複數個基板導體306之其中一些電性連接曝露在該第一元件102之該第二表面106之該複數個第二導體302之其中一些。
於步驟208中，該第二微電子元件122係可組裝至該第一元件112之該第二表面106上。該第二微電子元件122係可透過複數個第二接點302之其中一些電性連接該複數個端子308之其中一些。該第二微電子元件122係可透過第二導體302之其中一些電性連接該第一微電子元件。在一個實施例中，如圖1-1所示，該第一和第二微電子元件120、122係可分別透過複數個焊球128之其中一些電性連接該複數個基板導體306之其中一些與該複數個第二導體302之其中一些。在一個實施例中，複數個焊球130之其中一些係可配置在每個端子308上，藉以提供一方式以電性連接該組件100與一外部元件，例如一電源等。
雖然本案在文中的描述是針對特定的實施例，但是這些實例施應被理解僅作為說明本案之原理及應用。本案所揭露之技術，得由熟習 本技術人士據以實施，而其前所未有之作法亦具備專利性，爰依法提出專利之申請。惟上述之實施例尚不足以涵蓋本案所欲保護之專利範圍，因此，提出申請專利範圍如附。
102‧‧‧第一元件
108‧‧‧基板
114‧‧‧粘合層
300‧‧‧第一導體
304‧‧‧互連結構
306‧‧‧第二導體
312‧‧‧接點
314‧‧‧連續無電鍍金屬區域
326‧‧‧封裝材料

Claims (32)

  1. 一種組件，包括：一基板，基本上係由介電材料構成，係具一第一表面、相對於該基板之該第一表面之一第二表面、位於該第一表面之一基板導體與一接點，以及位於該第二表面之一端子，藉以電性互連該組件與該組件外部之一部件，該基板導體或該接點中至少一個係電性連接該端子；一第一元件，基本上係由介電材料構成，係具面向該基板之該第一表面之一第一表面，以及相對於該第一表面之一第二表面、位於該第一表面之一第一導體、位於該第二表面之一第二導體、以及延伸通過該第一元件電性連接該第一和第二導體之互連結構；一粘合層，係將該第一元件與該基板之該第一表面彼此粘接，該第一導體與該基板導體中至少一部份係配置(Disposed)超出該粘合層之一側邊；以及一連續無電鍍金屬區域，係在該第一導體與該基板導體之間延伸，並延伸至一高度，該高度係低於該基板之該第一表面上之該第一元件之該第二表面之一高度。
  2. 如申請專利範圍第1項所述之組件，其中該連續無電鍍金屬區域(Continuous Electroless Deposited Metal Region)係包括無電鍍至該第一導體上之一第一金屬區域，以及無電鍍至該基板導體上之一第二金屬區域，該第一和第二金屬區域之每一個係包括一第一無電鍍金屬層和覆蓋該第一無電 鍍金屬層之一第二無電鍍金屬層。
  3. 如申請專利範圍第2項所述之組件，其中該第一和第二無電鍍金屬層係由一個或多個材料所形成，該材料係選至下列群組，包括鈷(Co)、鎳(Ni)、銅(Cu)、金(Au)、鈷合金、鎳合金、銅合金或金合金。
  4. 如申請專利範圍第1項所述之組件，其中該第一導體和該基板導體每個係包括一金屬於其一表面上，其中該連續無電鍍金屬區域係包括一金屬，其係異於該第一導體和該基板導體之該表面上之該金屬。
  5. 如申請專利範圍第1項所述之組件，其中該第一導體和該基板導體之間之一最小距離係小於約20微米(Microns)。
  6. 如申請專利範圍第1項所述之組件，其中該第一導體係為該第一元件之該第一表面上之複數個第一導體中之其中一個，該基板導體係為該基板之該第一表面上之複數個基板導體中之其中一個，且該連續無電鍍金屬區域係為複數個連續無電鍍金屬區域中之其中一個，每個連續無電鍍金屬區域係在該複數個第一導體之一第一導體與該複數個基板導體之一對應基板導體之間延伸，其中，形成在第一和第二相鄰之第一導體與基板導體配對上之該無電鍍金屬區域係彼此間隔分開。
  7. 如申請專利範圍第6項所述之組件，其中該第二導體係為曝露(Exposed) 在該第一元件之該第二表面上之複數個第二導體之其中一個，該複數個第二導體係透過該互連結構電性連接該複數個第一導體。
  8. 如申請專利範圍第6項所述之組件，其中該第一導體之相鄰導體之間之一最小第一間距係小於約200微米。
  9. 如申請專利範圍第6項所述之組件，其中該基板導體之相鄰導體之間之一最小第二間距係小於約200微米。
  10. 如申請專利範圍第6項所述之組件，其中每個第一導體係與其連接之該對應基板導體相隔至少一最小距離，在該第一導體之相鄰導體之間至少具有一最小第一間距，且在該第二導體之相鄰導體之間至少具有一最小第二間距，其中，該第一和第二最小間距之每個係大於該最小距離之1.2倍。
  11. 如申請專利範圍第6項所述之組件，其中該端子係為曝露在該基板之該第二表面上之複數個端子之其中一個，並且該基板更包括：複數個第二互連結構，每個第二互連結構係在該基板之該第一和第二表面之間之一方向延伸，該複數個端子之其中若干個係透過至少一個互連結構電性連接該複數個基板導體之其中若干個。
  12. 如申請專利範圍第11項所述之組件，其中該複數個端子之若干個係透過該連續無電鍍金屬區域之其中若干個電性連接該複數個第二導體之其中 若干個。
  13. 如申請專利範圍第11項所述之組件，其中該接點係為該基板之該表面上之複數個接點之其中一個，該複數個端子係電性連接該接點。
  14. 如申請專利範圍第13項所述之組件，其中該第一元件係為具有圍繞一中央孔之一框架區域之元件形式，該中央孔之尺寸係能容納一微電子元件。
  15. 如申請專利範圍第14項所述之組件，其中更包括：一第一微電子元件，係電性連接該接點，該第一微電子元件之厚度至少一部份係配置在該第一元件之該中央孔內。
  16. 如申請專利範圍第15項所述之組件，其中該第一微電子元件係透過該複數個接點之其中若干個電性連接該複數個端子之其中若干個。
  17. 如申請專利範圍第15項所述之組件，其中該第一微電子元件係透過該複數之基板導體之若干個電性連接該複數個第二導體之若干個。
  18. 如申請專利範圍第15項所述之組件，其中更包括：一第二微電子元件，係由該第一元件之該第二表面所支撐(Supported)。
  19. 如申請專利範圍第18項所述之組件，其中該第二微電子元件係透過該 複數個第二導體之若干個電性連接該複數個端子之若干個。
  20. 如申請專利範圍第18項所述之組件，其中該第二微電子元件係透過該複數個第二導體之若干個電性連接該第一微電子元件。
  21. 如申請專利範圍第1項所述之組件，其中該粘合層係為一導電粘合層，該導電粘合層係與該第一導體與該基板導體絕緣。
  22. 如申請專利範圍第1項所述之組件，其中該基板之該第一表面上之該第一元件之該第二表面之一高度係大於約200微米。
  23. 如申請專利範圍第1項所述之組件，其中該第一元件或該基板中至少一個係基本上由一單一介電層或複數個介電層所組成。
  24. 如申請專利範圍第1項所述之組件，其中該粘合層係為一複數層中之其中一層。
  25. 如申請專利範圍第1項所述之組件，其中該粘合層係包括一電性絕緣材料。
  26. 一種組件，包括：一基板，基本上係由半導體材料構成，係具一第一表面、相對於該基板 之該第一表面之一第二表面、位於該第一表面之一基板導體與一接點，以及位於該第二表面之一端子，藉以電性互連該組件與該組件外部之一部件(Component)，該基板導體或該接點中至少一個係電性連接該端子；一第一元件，基本上係由半導體材料構成，係具面向該基板之該第一表面之一第一表面，以及相對於該第一表面之一第二表面、位於該第一表面之一第一導體、位於該第二表面之一第二導體、以及延伸通過該第一元件電性連接該第一和第二導體之一直通矽貫穿(Through Silicon Via)；一粘合層，係將該第一元件與該基板之該第一表面彼此粘接，該第一導體與該基板導體中至少一部份係配置超出該粘合層之一側邊；以及一連續無電鍍金屬區域，係在該第一導體與該基板導體之間延伸，並延伸至一高度，該高度係低於該基板之該第一表面上該第一元件之該第二表面之一高度。
  27. 一種組件，包括：一基板，基本上係由介電材料構成，係具一第一表面、相對於該基板之該第一表面之一第二表面、位於該第一表面之一基板導體與一接點，以及位於該第二表面之一端子，藉以電性互連該組件與該組件外部之一部件，該基板導體或該接點中至少一個係電性連接該端子；一第一元件，基本上係由介電材料構成，係具面向該基板之該第一表面之一第一表面，以及相對於該第一表面之一第二表面、位於該第一表面之一第一導體、位於該第二表面之一第二導體、以及延伸通過該第一元件電性連接該第一和第二導體之互連結構； 一粘合層，係將該第一元件與該基板之該第一表面彼此粘接，該第一導體與該基板導體中至少一部份係配置超出該粘合層之一側邊；以及一連續無電鍍金屬區域，係在該第一導體與該基板導體之間延伸，並延伸至一高度，該高度係低於該基板之該第一表面上該第一元件之該第二表面之一高度；一第一微電子元件，係電性連接該基板導體或該接點之中至少一個，該第一微電子元件之厚度至少有一部份係配置在該第一元件之該中央孔內；以及一第二微電子元件，係被支撐在該第一元件之該第二表面，該第二微電子元件係電性連接該第二導體。
  28. 一種形成一基板之方法，包括下列步驟：利用一粘合層結合一第一元件與一基板；其中，該基板基本上係由介電材料構成，係具一第一表面、相對於該第一表面之一第二表面、位於該第一表面之一基板導體與一接點，以及位於該第二表面之一端子，藉以電性互連該組件與該組件外部之一部件，該基板導體或該接點中至少一個係電性連接該端子；該第一元件，基本上係由介電材料構成，係具面向該基板之該第一表面之一第一表面，以及相對於該第一表面之一第二表面、位於該第一表面之一第一導體、位於該第二表面之一第二導體、以及延伸通過該第一元件電性連接該第一和第二導體之互連結構；並且該粘合層係將該第一元件與該基板之該第一表面彼此粘接，使得該第一 導體與該基板導體中至少一部份曝露超出該粘合層之一側邊；以及透過無電鍍第一和第二金屬區域至該第一導體和該基板導體上以連接該第一導體與該基板導體，使得該第一和第二被鍍金屬區域在無電鍍之過程中合併在一起，以形成一連續無電鍍金屬區域，其係在該第一導體與該基板導體之間延伸，並延伸至一高度，該高度係低於該基板之該第一表面上該第一元件之該第二表面之一高度。
  29. 如申請專利範圍第28項所述之方法，其中該第一導體係為複數個第一導體之其中一個，該基板導體係為複數個基板導體之其中一個，其中該連接之步驟係包括：透過該無電鍍於其上過程形成之一對應連續無電鍍金屬區域連接每個第一導體與一對應基板導體，其中每個基板導體係透過該連續無電鍍金屬區域之其中一個電性連接一對應第一導體。
  30. 如申請專利範圍第29項所述之方法，其中該第一元件係具有一框架區域圍繞一中央孔，該中央孔之尺寸係能容納一微電子元件。
  31. 如申請專利範圍第30項所述之方法，其中該第二導體係為複數個第二導體之其中一個，係透過該互連結構電性連接該第一導體，且該接點係為複數個接點之其中一個，於其中該方法更包括：連接一第一微電子元件與該複數個接點中對應之若干個，以及該複數個基板導體中對應之若干個，該第一微電子元件之厚度至少有一部份係配置 在該第一元件之該中央孔內；以及連接在該第一元件之該第二表面之一第二微電子元件與該複數個第二導體對應之若干個。
  32. 一種形成一組件之方法，包括下列步驟：利用一粘合層結合一第一元件與一基板，其中，該基板基本上係由半導體材料構成，係具一第一表面、相對於該第一表面之一第二表面、位於該第一表面之一基板導體與一接點，以及位於該第二表面之一端子，藉以電性互連該組件與該組件外部之一部件，該基板導體或該接點中至少一個係電性連接該端子，該第一元件，基本上係由半導體材料構成，係具面向該基板之該第一表面之一第一表面，以及相對於該第一表面之一第二表面、位於該第一表面之一第一導體、位於該第二表面之一第二導體、以及延伸通過該第一元件電性連接該第一和第二導體之一直通矽貫穿，並且該粘合層係將該第一元件與該基板之該第一表面彼此粘接，使得該第一導體與該基板導體中至少一部份曝露超出該粘合層之一側邊；以及透過無電鍍第一和第二金屬區域至該第一導體和該基板導體上連接該第一導體與該基板導體，使得該第一和第二被鍍金屬區域在鍍之過程中合併在一起，形成一連續無電鍍金屬區域，其係在該第一導體與該基板導體之間延伸，並延伸至一高度，該高度係低於該基板之該第一表面上該第一元件之該第二表面之一高度。
TW102141198A 2012-11-13 2013-11-12 Z-connection using electroless plating TWI562314B (en)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
US13/675,445 US9030017B2 (en) 2012-11-13 2012-11-13 Z-connection using electroless plating

Publications (2)

Publication Number Publication Date
TW201423945A true TW201423945A (zh) 2014-06-16
TWI562314B TWI562314B (en) 2016-12-11

Family

ID=49725343

Family Applications (2)

Application Number Title Priority Date Filing Date
TW102141198A TWI562314B (en) 2012-11-13 2013-11-12 Z-connection using electroless plating
TW105130440A TWI596731B (zh) 2012-11-13 2013-11-12 使用無電鍍之ｚ型連接

Family Applications After (1)

Application Number Title Priority Date Filing Date
TW105130440A TWI596731B (zh) 2012-11-13 2013-11-12 使用無電鍍之ｚ型連接

Country Status (3)

Country Link
US (2) US9030017B2 (zh)
TW (2) TWI562314B (zh)
WO (1) WO2014078246A1 (zh)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10368439B2 (en) 2014-12-26 2019-07-30 Intel Corporation Assembly architecture employing organic support for compact and improved assembly throughput
JP6527030B2 (ja) * 2015-06-19 2019-06-05 東京エレクトロン株式会社 めっき処理方法及びめっき処理部品並びにめっき処理システム
CN110349934B (zh) * 2018-04-02 2021-08-03 欣兴电子股份有限公司 线路板、封装结构及其制造方法

Family Cites Families (22)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5876842A (en) 1995-06-07 1999-03-02 International Business Machines Corporation Modular circuit package having vertically aligned power and signal cores
US6558979B2 (en) * 1996-05-21 2003-05-06 Micron Technology, Inc. Use of palladium in IC manufacturing with conductive polymer bump
SG75841A1 (en) * 1998-05-02 2000-10-24 Eriston Invest Pte Ltd Flip chip assembly with via interconnection
SG78324A1 (en) 1998-12-17 2001-02-20 Eriston Technologies Pte Ltd Bumpless flip chip assembly with strips-in-via and plating
US6242279B1 (en) * 1999-06-14 2001-06-05 Thin Film Module, Inc. High density wire bond BGA
JPWO2005081312A1 (ja) * 2004-02-24 2008-01-17 イビデン株式会社 半導体搭載用基板
JP2006173232A (ja) * 2004-12-14 2006-06-29 Casio Comput Co Ltd 半導体装置およびその製造方法
KR20080067328A (ko) * 2005-09-06 2008-07-18 비욘드 블라데스 리미티드 3ｄｍｃ 아키텍처
WO2007077735A1 (ja) * 2006-01-06 2007-07-12 Nec Corporation 半導体搭載用配線基板、その製造方法、及び半導体パッケージ
US8513792B2 (en) 2009-04-10 2013-08-20 Intel Corporation Package-on-package interconnect stiffener
CN102439719B (zh) * 2009-05-14 2015-06-24 高通股份有限公司 系统级封装
US8519537B2 (en) * 2010-02-26 2013-08-27 Taiwan Semiconductor Manufacturing Company, Ltd. 3D semiconductor package interposer with die cavity
US8384227B2 (en) * 2010-11-16 2013-02-26 Stats Chippac, Ltd. Semiconductor device and method of forming interposer frame electrically connected to embedded semiconductor die
JP2013004576A (ja) * 2011-06-13 2013-01-07 Shinko Electric Ind Co Ltd 半導体装置
US8476770B2 (en) * 2011-07-07 2013-07-02 Taiwan Semiconductor Manufacturing Company, Ltd. Apparatus and methods for forming through vias
US8816404B2 (en) * 2011-09-16 2014-08-26 Stats Chippac, Ltd. Semiconductor device and method of forming stacked semiconductor die and conductive interconnect structure through an encapsulant
US9439289B2 (en) * 2012-01-12 2016-09-06 Ibiden Co., Ltd. Wiring board and method for manufacturing the same
US9204552B2 (en) * 2012-01-26 2015-12-01 Ibiden Co., Ltd. Printed wiring board
JP5980530B2 (ja) * 2012-03-15 2016-08-31 日本電波工業株式会社 圧電デバイス及び圧電デバイスの製造方法
US20130256007A1 (en) * 2012-03-28 2013-10-03 Ibiden Co., Ltd. Wiring board with built-in electronic component and method for manufacturing the same
US9215805B2 (en) * 2012-04-27 2015-12-15 Ibiden Co., Ltd. Wiring board with built-in electronic component and method for manufacturing the same
US9818734B2 (en) * 2012-09-14 2017-11-14 STATS ChipPAC Pte. Ltd. Semiconductor device and method of forming build-up interconnect structures over a temporary substrate

Also Published As

Publication number Publication date
WO2014078246A1 (en) 2014-05-22
TWI596731B (zh) 2017-08-21
TWI562314B (en) 2016-12-11
US20150243644A1 (en) 2015-08-27
US9443837B2 (en) 2016-09-13
US9030017B2 (en) 2015-05-12
US20140131875A1 (en) 2014-05-15
TW201701438A (zh) 2017-01-01

Similar Documents

Publication Publication Date Title
CN109509722B (zh) 形成嵌入式管芯衬底的半导体器件和方法
CN108695274B (zh) 三维整合的散热增益型半导体组件及其制作方法
US10354984B2 (en) Semiconductor assembly with electromagnetic shielding and thermally enhanced characteristics and method of making the same
JP4865197B2 (ja) 半導体装置およびその製造方法
US10177130B2 (en) Semiconductor assembly having anti-warping controller and vertical connecting element in stiffener
US20130127037A1 (en) Semiconductor device built-in substrate
US9230901B2 (en) Semiconductor device having chip embedded in heat spreader and electrically connected to interposer and method of manufacturing the same
JP5091221B2 (ja) 半導体装置
US20150115433A1 (en) Semiconducor device and method of manufacturing the same
KR20140043651A (ko) 콤포넌트 패키지용 장치 및 방법
TWI493671B (zh) 具有支撐體的封裝基板及其製法、具有支撐體的封裝結構及其製法
JP2012119648A (ja) フリップチップ半導体ダイのパッドレイアウトを形成する半導体素子および方法
JP2010165992A (ja) 半導体装置及びその製造方法
US10573590B2 (en) Multi-layer leadless semiconductor package and method of manufacturing the same
CN103811428A (zh) 用于具有保护环的倒装芯片衬底的方法和装置
CN114388375A (zh) 形成芯片封装体的方法和芯片封装体
TWI596731B (zh) 使用無電鍍之ｚ型連接
US9721876B2 (en) Semiconductor device and method of making the same
JP5171726B2 (ja) 半導体装置
US20170133352A1 (en) Thermally enhanced semiconductor assembly with three dimensional integration and method of making the same
JP6210533B2 (ja) プリント基板およびその製造方法
CN107452635B (zh) 半导体装置封装和其制造方法
CN106169446B (zh) 用于汽车应用中的插入件和半导体模块
US20230083920A1 (en) Semiconductor device
CN219917165U (zh) 半导体封装装置