CN1221076C - 弹性表面波装置及其制造方法及电子电路装置 - Google Patents

弹性表面波装置及其制造方法及电子电路装置 Download PDF

Info

Publication number
CN1221076C
CN1221076C CNB028030648A CN02803064A CN1221076C CN 1221076 C CN1221076 C CN 1221076C CN B028030648 A CNB028030648 A CN B028030648A CN 02803064 A CN02803064 A CN 02803064A CN 1221076 C CN1221076 C CN 1221076C
Authority
CN
China
Prior art keywords
mentioned
terminal electrode
electrode
acoustic wave
surface acoustic
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
CNB028030648A
Other languages
English (en)
Other versions
CN1476670A (zh
Inventor
南波昭彦
大西庆治
菅谷康博
守时克典
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Holdings Corp
Original Assignee
Matsushita Electric Industrial Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority claimed from JP2001029079A external-priority patent/JP4496652B2/ja
Priority claimed from JP2001082149A external-priority patent/JP2002280491A/ja
Priority claimed from JP2001147377A external-priority patent/JP4507452B2/ja
Application filed by Matsushita Electric Industrial Co Ltd filed Critical Matsushita Electric Industrial Co Ltd
Publication of CN1476670A publication Critical patent/CN1476670A/zh
Application granted granted Critical
Publication of CN1221076C publication Critical patent/CN1221076C/zh
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
    • H03H9/00—Networks comprising electromechanical or electro-acoustic devices; Electromechanical resonators
    • H03H9/02—Details
    • H03H9/05—Holders; Supports
    • H03H9/0538—Constructional combinations of supports or holders with electromechanical or other electronic elements
    • H03H9/0542—Constructional combinations of supports or holders with electromechanical or other electronic elements consisting of a lateral arrangement
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/568—Temporary substrate used as encapsulation process aid
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/6835—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93—Batch processes
    • H01L24/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L24/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
    • H03H3/00—Apparatus or processes specially adapted for the manufacture of impedance networks, resonating circuits, resonators
    • H03H3/007—Apparatus or processes specially adapted for the manufacture of impedance networks, resonating circuits, resonators for the manufacture of electromechanical resonators or networks
    • H03H3/08—Apparatus or processes specially adapted for the manufacture of impedance networks, resonating circuits, resonators for the manufacture of electromechanical resonators or networks for the manufacture of resonators or networks using surface acoustic waves
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
    • H03H9/00—Networks comprising electromechanical or electro-acoustic devices; Electromechanical resonators
    • H03H9/02—Details
    • H03H9/05—Holders; Supports
    • H03H9/058—Holders; Supports for surface acoustic wave devices
    • H03H9/059—Holders; Supports for surface acoustic wave devices consisting of mounting pads or bumps
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
    • H03H9/00—Networks comprising electromechanical or electro-acoustic devices; Electromechanical resonators
    • H03H9/02—Details
    • H03H9/05—Holders; Supports
    • H03H9/10—Mounting in enclosures
    • H03H9/1064—Mounting in enclosures for surface acoustic wave [SAW] devices
    • H03H9/1085—Mounting in enclosures for surface acoustic wave [SAW] devices the enclosure being defined by a non-uniform sealing mass covering the non-active sides of the BAW device
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
    • H03H9/00—Networks comprising electromechanical or electro-acoustic devices; Electromechanical resonators
    • H03H9/02—Details
    • H03H9/05—Holders; Supports
    • H03H9/10—Mounting in enclosures
    • H03H9/1064—Mounting in enclosures for surface acoustic wave [SAW] devices
    • H03H9/1092—Mounting in enclosures for surface acoustic wave [SAW] devices the enclosure being defined by a cover cap mounted on an element forming part of the surface acoustic wave [SAW] device on the side of the IDT's
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16245—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45144—Gold (Au) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/93—Batch processes
    • H01L2224/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L2224/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01013—Aluminum [Al]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01019—Potassium [K]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01021—Scandium [Sc]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01024—Chromium [Cr]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/0103—Zinc [Zn]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01039—Yttrium [Y]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01046—Palladium [Pd]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01047—Silver [Ag]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01057—Lanthanum [La]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01058—Cerium [Ce]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01082—Lead [Pb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/1515—Shape
    • H01L2924/15153—Shape the die mounting substrate comprising a recess for hosting the device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/1517—Multilayer substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/161—Cap
    • H01L2924/1615—Shape
    • H01L2924/16195—Flat cap [not enclosing an internal cavity]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/161—Cap
    • H01L2924/162—Disposition
    • H01L2924/16235—Connecting to a semiconductor or solid-state bodies, i.e. cap-to-chip
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/30105—Capacitance
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/30107—Inductance
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/3025—Electromagnetic shielding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/35—Mechanical effects
    • H01L2924/351—Thermal stress
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/42—Piezoelectric device making
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49005—Acoustic transducer
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/4913—Assembling to base an electrical component, e.g., capacitor, etc.
    • Y10T29/49144—Assembling to base an electrical component, e.g., capacitor, etc. by metal fusion
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/4913—Assembling to base an electrical component, e.g., capacitor, etc.
    • Y10T29/49146—Assembling to base an electrical component, e.g., capacitor, etc. with encapsulating, e.g., potting, etc.
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/49155—Manufacturing circuit on or in base
    • Y10T29/49158—Manufacturing circuit on or in base with molding of insulated base
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y10T29/49169—Assembling electrical component directly to terminal or elongated conductor
    • Y10T29/49171—Assembling electrical component directly to terminal or elongated conductor with encapsulating

Landscapes

  • Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Acoustics & Sound (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Surface Acoustic Wave Elements And Circuit Networks Thereof (AREA)

Abstract

一种弹性表面波装置，其实现所谓装置的小面积化、降低高度的小型化，进一步谋求低成本化和提高可靠性。该弹性表面波装置由压电基板(1)、用于激励压电基板(1)的一主面上设置的弹性表面波由梳型电极构成的功能范围(2)、覆盖功能范围(2)设置的空间形成部(3)、压电基板(1)的一主面上设置的多个突起电极(4)、和压电基板(1)的一主面相对设置的端子电极(5)构成，其具有突起电极(4)和端子电极(5)直接电连接，压电基板(1)和端子电极(5)之间填充树脂(6)的结构。通过应用在手机、无键输入等的通讯设备上搭载这样的弹性表面波装置的滤波器、共振器可实现设备的小型化和高可靠性。

Description

弹性表面波装置及其制造方法 及电子电路装置
技术领域
本发明涉及例如手机、无键输入等的通讯设备搭载的作为频率滤波器、谐振器使用的弹性表面波装置或弹性表面波搭载的高频模块。
背景技术
近年，手机等的通讯设备或轻便型信息终端设备往小型、轻便、薄型化上高速的发展，设备上搭载的半导体部件及滤波器、谐振器等的电子部件的小型、轻便、薄型化是不可缺少的。
作为满足这样要求的装置，日本公开专利公报(特开平10-270975)中提出了由中空的盖体覆盖的由梳型电极构成的功能范围的弹性表面波元件突出地连接在配线基板上的端子电极上，且弹性表面波元件和配线基板之间由树脂密封的弹性表面波装置。另外，日本公开专利公报(特开平2000-323603)中提出了不使用配线基板在半导体元件的电极接点上形成的凸处连接直接端子电极，端子电极的底面以外由树脂密封的半导体装置。
以下，就现有的弹性表面波装置及其制造方法参照附图进行说明。
图16(a)是用于说明现有的弹性表面波装置的第一例的剖面图。如图16(a)所示，压电基板41上设置由用于激励弹性表面波的梳型电极构成的功能范围42及在功能范围42上传送电信号的电极接点43。电极接点43通过封装件46上设置的端子44和金属细线45各个连接。金属细线45通常由金、铝等构成。在此，封装件46由氧化铝等的陶瓷46a、46b、46c的层合体构成。端子44通过内部电极47与端子电极48导通。另外，图中没表示，压电基板41通过树脂粘结材料和封装件46连接。另外，封装件46通过由陶瓷或金属等构成的盖49实现气密封。
然而，在图16(a)显示的现有的第一例中，引线结合金属细线45时，必须确保空间的宽度和高度，另外，因为必须加大电极接点43和端子44的面积而相当程度阻碍了装置的小型化。更进一步，伴随装置的高频化，金属细线45的持有的寄生电感，也成为元件特征恶化的原因。另外，在制造工序中，对应金属细线45的电极接点43及端子44必须由一条一条地引线结合，成为阻碍低成本化的主要原因。
为了解决这样的问题，如图16(b)上表示的现有的第二例，提出了可能小型化的弹性表面波装置。此时，由在压电基板41、由梳型电极构成的功能范围42、电极接点52上设置的突出电极53等构成的弹性表面波元件50以面向下方式安装。功能范围42在壁状体和由盖构成的空间形成部分51确保振荡空间。在配线基板54上，形成有端子55，弹性表面波元件50用突出电极53连接在端子55上。另外配线基板54的上面及下面各自设置的端子55和端子电极56通过贯通配线基板54设置的内部电极57连接，通过弹性表面波元件50和配线基板54之间流入树脂58，强化两者的固定。
然而，图16(b)所示的结构中，为了由内部电极57连接配线基板54的上面和下面各自设置的端子55和端子电极56之间，突起电极53的连接位置和内部电极57的位置必须横向错开设置。即，制造配线基板54时，由于配线基板54的基材和内部电极57的电极糊的各自的硬化收缩的过程不同，所以内部电极57在配线基板54的厚度方向有突起或凹陷。
为了解决这样的问题，提出了如图17(a)所示的在横方向上也缩小尺寸的现有的第三例。
在配线基板54上形成有从上面通过侧面至下面延伸的端子电极56，在端子电极56上连接有弹性表面波元件50的突起电极53。在弹性表面波元件50上，覆盖在压电基板41的主面形成的传送弹性表面波的功能范围42，安装有为确保振荡空间的空间形成部分51。弹性表面波元件50和配线基板54之间由树脂58密封。
另外，这样的弹性表面波装置按如下方式制造。首先，分别准备具有覆盖功能范围42的空间形成部51及突起电极53的弹性表面波元件50和具有端子电极56的配线基板54。其次，调整端子电极56和突起电极53位置并连接。其后，在弹性表面波元件50和配线基板54之间注入树脂58，连接两者。通过该树脂58可以提高连接强度和可靠性。
在图17(a)所示的现有的第三例中，由树脂58密封弹性表面波元件50的主面，可以使配线基板54的大小和弹性表面波元件50的大小大致相同，具有用于使用配线基板54其厚度不能变薄的问题。
另一方面，半导体装置的小型化和薄型化非常发展，例如提出了图17(b)所示的结构。此时，在半导体元件59的电极接点(无图示)上形成突起电极61，在该突起电极61上连接端子电极62。另外，在露出端子电极62的下面，在端子电极62和半导体基板60之间注入第一树脂63，通过由第二树脂64覆盖半导体基板60的背面，谋求提高强度和可靠性。
该半导体装置采用如图18(a)～图18(e)所示的工序剖面图的制造方法制造。
首先，如图18(a)所示，准备在树脂制造的基材薄膜上形成端子电极62的载体65和在半导体基板60的电极接点上(未图示)形成突起电极61的半导体元件59。接着，如图18(b)所示，将突起电极61与端子电极62对位后使用超音波压装法连接两者。
其次，如图18(c)所示，在半导体元件59的周边部分和突起电极61的周边部分填充第一树脂63并硬化，形成未充满状态。接着如图18(d)所示，把载体65的上下用由上模66及下模67构成的金属模夹持，在树脂注入空间68中注入第二树脂64，形成密封体。其次通过由金属模取出并除去载体65，如图18(e)所示，再用由第一树脂63和第二树脂64构成的密封体进行保护，制造在密封体的底面露出端子电极62的芯片尺寸的封装型半导体装置。
考虑把这样的半导体装置的结构及制造方法用在弹性表面波装置上，有许多必须解决的问题。
例如，和上述的半导体装置相同，构成弹性表面波装置时，可以使厚度薄得达到没有配线基板的厚度，端子电极62的外侧端面通过由厚的树脂构成的密封体的侧面成为进入内部的形状。在该结构中，在配线基板上焊锡安装弹性表面波装置时，由于密封体的低面和配线基板的间隔狭窄，故限制焊锡流动，由配线基板的个个结合面的形状、面积的差异或焊锡量的分散等，出现从弹性表面波装置的配线基板的高度或安装时的位置精度分散的问题。另外和上述理由相同，将这样的弹性表面波装置在配线基板上焊锡安装时，由于从熔融的焊料的气泡难于放出，有可能产生空隙。
另外适用图18(a)～图18(e)所示的半导体装置的制造方法制造弹性表面波装置时有如下问题。即，在上述的制造方法中，由于将树脂制的基材薄膜作为载体使用各端子电极彼此电气独立，故在从在端子电极上连接突起电极工序开始至密封工序的制造工序中，有通过加热在弹性表面波元件形成热电破坏。
发明内容
本发明是为解决上述的问题，其目的是提供可能实现小面积化、降低高度的小型化的更加低成本化和确保可靠性的弹性表面波装置的结构及制造方法；及使用这样的弹性表面波装置的电子电路装置。
本发明的第一方面的弹性表面波装置由压电基板、用于激励在压电基板的一主面上设置的弹性表面波的梳型电极、在梳型电极部设置的空间形成部、在压电基板的一主面上设置的多个突起电极、与压电基板的一主表面相对设置的端子电极构成。突起电极和端子电极的一主面进行直接电连接，且至少在压电基板和端子电极之间填充树脂。
另外，本发明的第二方面的弹性表面波装置是在上述第一方面弹性表面波装置上与空间形成部相对设置岛状导电体。
另外，本发明的的弹性表面波装置的第一个制造方法具有如下工序：使具备用于激励弹性表面波的多个梳型电极、覆盖梳型电极部的空间形成部、突起电极的弹性表面波元件的主面和形成端子电极的载体的主面对置，并使突起电极和端子电极电导通的工序；在弹性表面波元件和载体之间流入液状树脂的工序；硬化树脂后除去载体的工序。
本发明的弹性表面波装置的第二个制造方法具有如下工序：在主面上按照形成剥离层和金属层的顺序准备载体并有选择地蚀刻金属层形成端子电极的工序；在端子电极上连接弹性表面波元件的突起电极的工序；树脂密封覆盖弹性表面波元件的工序；剥离载体的工序；切断树脂及端子电极作成个个的弹性表面波装置的工序。
另外本发明的第三个制造方法有如下工序：在由压电材料构成的晶片上形成多个的弹性表面波元件的工序；使晶片与载体对置并按压的工序；在晶片和载体之间填充密封树脂的工序；除去密封树脂硬化后的载体的工序；形成一部分覆盖突起电极的端子电极的工序；切断晶片和密封树脂，作成个个的弹性表面波装置的工序。
本发明的电子电路装置具有：用于激励弹性表面波的梳型电极、包围该梳型电极形成的壁状体、突起电极、连接突起电极的端子电极。其露出由壁状体包围的功能范围，将由树脂密封的弹性表面波装置搭载在形成结合面的配线基板上，使弹性表面波装置的端子电极和配线基板上的结合面连接。
附图说明
图1(a)是用于说明在本发明的实施方式一中的弹性表面波装置的第一例的剖面图，图1(b)是图(a)的俯视图，图(c)是用于说明弹性表面波元件部分的俯视图；
图2(a)和(b)是用于各自说明在本发明的实施方式一中的弹性表面波装置的树脂密封例的剖面图；
图3(a)是说明在本发明的实施方式一中的弹性表面波装置的第二例的立体图，图3(b)是由A-B线切断图3(a)的剖面图；
图4(a)、(b)、(c)、(d)是用于说明在各自本发明的实施方式中弹性表面波装置的第三、第四、第五、第六例的剖面图；
图5(a)、(b)是用于说明在各自本发明的实施方式二中的第一、第二例的剖面图；
图6(a)～(c)是用于说明涉及本发明的实施方式三中弹性表面波装置的制造方法的第一例的工序剖面图；
图7(a)～(d)是用于说明涉及本发明的实施方式三中弹性表面波装置的制造方法的第二例的工序剖面图；
图8(a)～(f)是用于说明涉及本发明的实施方式四中弹性表面波装置的制造方法的第一例的工序剖面图；
图9(a)～(d)是用于说明涉及本发明的实施方式四中弹性表面波装置的制造方法的第二例的工序剖面图；
图10(a)～(e)是用于说明涉及本发明的实施方式四中弹性表面波装置的制造方法的第三例的工序剖面图；
图11(a)～(e)是用于说明涉及本发明的实施方式四中弹性表面波装置的制造方法的第四例的工序剖面图；
图12(a)～(b)是用于说明涉及本发明的实施方式四中弹性表面波装置的制造方法并形成端子电极的例子的立体图；
图13(a)～(e)是用于说明涉及本发明的实施方式五中弹性表面波装置的制造方法的第一例的工序剖面图；
图14(a)～(e)是用于说明涉及本发明的实施方式五中弹性表面波装置的制造方法的第二例的工序剖面图；
图15(a)是本发明的实施方式六中电子电路装置使用的弹性表面波元件的剖面图，图15(b)是该电子电路装置的剖面图；
图16(a)是用于说明现有的弹性表面波装置的第一例的剖面图，图16(b)是用于说明现有的弹性表面波装置的第二例的剖面图；
图17(a)是用于说明现有的弹性表面波装置的第三例的剖面图，图17(b)是用于说明现有的半导体装置的一例的剖面图；
图18(a)～(e)是用于说明现有的半导体装置的制造方法的一例的工序剖面图；
图19(a)、(b)是用于说明压电单晶晶片的切割角的图。
具体实施方式
以下就本发明的实施方式参照附图进行说明。
实施方式一
首先，就在本发明的实施方式一中的弹性表面波装置的第一例参照附图进行说明。
图1(a)是用于说明本发明的实施方式一中的弹性表面波装置的第一例，图1(b)是该弹性表面波装置的俯视图，图1(c)是用于说明弹性表面波元件的图。
压电基板1例如大小为1.5×1.0mm，厚度为0.3mm。在此所说的大小是指装置二维空间的大小。这一点在其它的实施方式、实施例也同样。作为压电基板1，例如，使用钽酸锂、铌酸锂、水晶、铌酸钾、镧镓石(La3Ga5SiO14)等的单晶压电材料或在特定的基板上设置氧化锌、氮化铝等的薄膜材料的压电基板材料。在本实施方式中，使用36°Y切割的钽酸锂。在此，切割角度通过图19说明。图19(a)是晶片切断压电单晶的前的状态，作为x、y、z轴图示的状态。在此，压电单晶在c轴方向、也就是z轴方向自动分极。例如，36°y切割钽酸锂，如图19(b)所示，以x轴作为旋转轴，使y轴旋转36°，重新成为y’轴，同时，z轴也36°旋转，成为z’轴时，以y’轴成为法线方向切断的晶片。这样的切割角度用于得到所希望的设备特性进行选择，例如，高频滤波器中，多使用36°附近的y切割钽酸锂基板。
压电基板1上，如图1所示，形成用于激励弹性表面波的梳型电极8。图1(c)中，仅显示单侧三条电极，实际上，形成数十条以上的电极对交互交叉的形状。另外，图1(c)中，仅显示两个梳型电极群，在滤波器等中，通常配置多个这样的梳型电极群，构成弹性表面波元件。另外在压电基板1上的电极接点7(在图1(a)剖面图上不显示)上设置突起电极4。突起电极4选择好的导电性的材料，如金、焊料、铜、锡、铅、银等，由具有至少一个以上成分的金属构成。
另外，在图1(a)中的弹性表面波元件的功能范围2显示有弹性表面波传播的范围也就是配置梳型电极8的范围。通过干膜蚀剂等形成有用于保护该功能范围2，由壁状体3a和盖3b构成的空间形成部分3。在本实施方式中，电压基板1和端子电极5的间隔为60μm。
端子电极5是采用和突出电极4导通，来自外部的电信号的输入输出用的电极。设有埋入压电基板1和端子电极5之间间隙的树脂6。如图1(b)所示，在压电基板1的周边部分形成有该树脂6。
通过采用以上的结构，在本实施方式一中的弹性表面波装置的第一例有如下效果。
由于不必要配线基板，故可以比现有的装置更降低高度。另外，由于突起电极4和端子电极5在一条直线上，且直接导通，故元件的小型化和降低高度成为可能。另外，由于树脂6薄和体积小，通过作为现有的问题的硬化收缩或硬化后的热应力可大幅的减轻弹性表面波装置的弯曲，通过焊料回流容易形成到其它配线基板的安装(以下称二次安装)，而提高可靠性。
另外，根据同样的理由，可以使在电极接点7和突起电极4的连接部及突起电极4和端子电极连接部的残留应力变小，而提高在热冲击试验和落下试验的抵抗力。从而可大幅提高二次安装的可靠性。对于树脂密封，有如图2(a)所示，把压电基板1在端子电极5之间由树脂6密封后由第二树脂覆盖压电基板1的侧面及背面的结构；另外，有如图2(b)所示，从树脂下面露出端子电极5，由密封树脂10保护全部的结构。根据这样的结构，减轻落下的冲击性，另外防止由于增加作为全部的热容量使温度快速的变化而产生的热电破坏。更进一步，由于由树脂材料将压电基板1全部覆盖，有减轻弹性表面波装置的弯曲和二次安装不良的效果。
其次，就本发明的实施方式1中的弹性表面波装置的第二例参照附图进行说明。
图3(a)是说明本实施方式中弹性表面波装置的第二例的立体图，图3(b)是A-B线切断图1(a)的弹性表面波装置时的剖面图。
图3(a)是由密封树脂底面10a斜方看到的立体图，密封树脂的表面侧隐藏在图面的背后。这样，端子电极5的里面5a在密封树脂的底面10a与该面同样露出，另外端子电极的正面5b在密封树脂的底面10b与该面同样露出。
如在图3(b)显示的剖面，覆盖压电基板1的功能范围2形成空间形成部3，另外，在电极接点上形成突起电极4构成弹性表面波元件。
二次安装在密封树脂的侧面10b上露出这样的端子电极的端面5b的弹性表面波装置时，由于不仅在端子电极的底面5a，在端子电极端面5b也形成焊料的溶合，易流动，可以使工序完成后焊料均一，保持弹性表面波装置的一定安装高度。另外，因同样的理由，可以降低焊料中产生空隙及连接不良。
其次，就改良本发明的实施方式1中的第二例后得到的第三例参照图4(a)显示的剖面图进行说明。
此时的弹性表面波装置，端子电极的端面5b和密封树脂的侧面10b在同一面，端子电极的里面5a和密封树脂的里面10a不在同一面。即，如图4(a)所示，有端子电极5在密封树脂的凹部11的里面配置的结构。但是，即使是这样的弹性表面波装置，在配线基板上二次安装时，由于密封树脂的侧面10b上露出端子电极的端面5b，弹性表面波装置的安装高度一定，进行焊料连接也没有问题。另外，由于端子电极5的局部配置在树脂的凹部，如图4(b)的结构，二次安装后的高度被压低。
其次就本发明的实施方式一中的第四例参照图4(b)所示的剖面图进行说明。此时，端子电极的侧面5b和密封树脂的侧面10b是同一面，端子电极的底面5a有从密封树脂的里面10a突出的形状。由此，配线基板二次装置时，由于焊料流动好，弹性表面波装置的安装高度一定，进行焊料连接没有问题。但是，从降低二次安装后的高度这点看，最好采用前述的图4(a)的结构。
其次，就本实施方式一中的第五例参照图4(c)所示的剖面图进行说明。此时，端子电极5由厚度薄的部分和厚度厚的部分(以下称为端子电极的突起部)12构成，端子电极5厚度的薄的部分连接突起电极4。另外，端子电极的底面5a和密封树脂的里面10a在同一面，而且端子电极突起部12的端面5b与密封树脂的侧面10b在同一面。
在这样结构的弹性表面波装置中，由于有端子电极的突起部12，端子电极5b和密封树脂10的附着面积变大，增加端子强度。另外，端子电极的突起部12的端面5b和密封树脂的侧面10b在同一面，到配线基板的二次安装时，由于焊料流到该部分，弹性表面波装置的安装高度更均一。另外在密封树脂的侧面10b上露出的端子电极的突起部12的露出面积变大，增加端子强度。
其次，就本实施方式一中的第六例参照图4(d)显示的剖面图进行说明。这是把图4(a)所示的第三例和图4(c)所示的第五例组合的结构，具有组合前述的效果，特别在降低二次安装后的高度这一点中的效果变的更大。这是由于二次安装时剩余的焊料流至端面5b部，容易减小密封树脂的里面10a和配线基板的空隙的缘故。另外，由于减小准确控制往配线基板上焊糊的印刷量的必要性，故对成本和制造材料利用也有利。
以上说明的实施方式一中的第二例至第六例中，在压电基板1上形成的功能范围2，即保护梳型电极形成的范围的空间形成部3由壁状体3a和盖3b构成。另外如前所述，将端子电极的底面5a和密封树脂的里面10a形成同一面或是凹下状态，可以减小二次安装后的配线基板和弹性表面波装置之间的空隙，另外，可以降低高度。另外，即使在二次安装后采用树脂进行配线基板模块化时，由于配线基板和弹性表面波装置之间的空隙减小，可以提高进行吸湿试验后继续回流试验(以下为吸湿回流试验)的承受力，提高装置的可靠性。二次安装时的配线可以是用于手机等的通常的印刷基板或也可以是只放置特定的元件的基板。使用后者时，例如，也可以是放置构成陶瓷的层叠滤波器的元件上的表层，半导体装置或其它的电子部件。
另外，有在配线基板上设置端子，使用其自体作为部件的情况，这称为所谓的高频模块装置。通过安装本实施方式的小型、降低高度的弹性表面波装置，可以实现高频模块的小型和降低高度。
实施方式二
以下参照图5(a)说明本发明实施方式二的弹性表面波装置的第一例。
在图5(a)所示的第一例中，使用压电基板1的主面上的功能范围2、覆盖功能范围2的空间形成部3及形成突起电极4的弹性表面波元件，在突起电极4连接端子电极5，全部用密封树脂10密封。与功能范围2对应设有岛状导电体13。这样，将弹性表面波元件收纳到内部，由岛状导电体13可以实现对薄型、小型且功能范围2的电磁的且可靠的保护的弹性表面波装置。
在此所说的电磁保护是对弹性表面波装置的功能范围2电磁场屏蔽效果大。特别是，弹性表面波装置在UHF带以上使用时或作为高频模块等的部件与其它高频设备混载安装时，效果更高。
另外，所谓的可靠的保护，是对水分等侵入弹性表面波装置的功能范围，在激励弹性表面波的梳型电极，或梳型电极上的输入输出电信号的引出电极、接点电极等发生腐蚀的效果大。关于该腐蚀的原因，没有明确地搞懂，认为由水的浸入、对水中的氢离子离子化倾向的差别使金属腐蚀的情况或通过梳型电极的主要材料，例如铝和其它的金属材料的电位差引起的电池腐蚀。在此，作为其它的金属材料可以举出使用将作为梳型电极的主要材料的铝合金化的铜，例如，为了提高移动耐性，与铝相对应，在梳型电极中使用如混入百分之零点五到百分之几的铜的材料的情况。另外，出于同样的理由也有混入钛等材料的情况。作为电极接点，使用金等比铝的电位高的(贵的电位)金属时，电池腐蚀显著。另外，密封树脂10或空间形成部3中含有如促进卤素等腐蚀的不纯物时，在通过空气中的湿气，离子化不纯物的状态在弹性表面波装置的功能范围存在，更加促进前述的腐蚀。另外，密封树脂10或空间形成部3作为不纯物含有有机酸等酸性物质时，同样这些物质在功能范围上存在，使功能范围部的环境成为酸性而促进腐蚀。另外，认为也有这些不纯物在弹性表面波装置的制造过程中混入功能范围，在装置制造后存在时，同样的有促进腐蚀的情况。另外，通常水由气体状态侵入功能范围，但也有通过结露成为液体状态。此时，更显著地产生腐蚀。为减轻这些腐蚀，有必要加长湿气通过的分支并减小分支的截面积。在本实施方式中，在对应具有最短的分支且最大的分支的剖面面积的盖3b部的部分设置岛状导电体13，可实现可靠的保护的弹性表面波装置。在图5(a)所示的弹性表面波装置中，构成空间形成部3的壁状体3a及盖3b和岛状导电体13可以使用连接剂连接，也可用密封树脂10连接。
其次，关于本发明的实施方式二中的第二例和参照图5(b)说明与图5(a)所示的第一例不同的部分。第二例和第一例的不同点，在覆盖功能范围2的空间形成部3的结构。即，在图5(b)所示的弹性表面波装置中，空间形成部3通过壁状体3a和岛状导电体13构成。此时，壁状体3a和岛状导电体13按压或用连接剂连接都可以。无论在哪种情况，也可以不降低可靠性而减少厚度。
另外关于实施方式二中的第一例及第二例，端子电极的端面5b最好和密封树脂的侧面10b在同一面，端子电极5的底面5a和密封树脂10在同一面，凹进或突出都可以。另外作为端子电极5的形状，也可以成为在与突起电极4的结合部的外侧具有端子电极的突起部12的形状。
岛状导电体13最好也和端子电极5在同一面，另外也可以岛状导电体13至少与一个端子电极5连接。
在实施方式一及实施方式二中，突起电极4的电极材料最好由金、锡、铜、铅、银当中至少选择一个以上的成分的金属构成，端子电极5和岛状导电体13最好由主要成分是金的材料构成的层和除金以外的金属构成的层组成的层叠体构成。
实施方式三
首先，就本发明的实施方式三中的弹性表面波装置的制造方法中的第一例参照附图进行说明。
图6(a)～图6(c)是用于说明关于本发明的实施方式3中的弹性表面波装置的制造方法中的第一例的工序剖面图。
首先，如图6(a)所示，在压电基板1上形成具有梳型电极等的功能范围2、电极接点(未图示)、突起电极4，再准备具备覆盖功能范围2的空间形成部3的弹性表面波元件。
弹性表面波元件的梳型电极或电极接点使用溅射和光刻法形成。作为梳型电极的材料使用铝或铝合金，例如铜和铝、铜和铝和钪等的合金。
空间形成部3由壁状体3a和盖3b构成，首先使用分层干膜抗蚀剂后的光刻法形成图案而形成壁状体3a，其次采用同样的方法形成盖3b。
突起电极4使用电极接点上球形结合金线、通过引出金线形成金凸部，在该方法以外也可以用凸出焊料的方法、使用焊料或铜等的金属球的方法、电镀法等形成。
其次，如图6(b)所示，在载体14上的端子电极5上按压突起电极4，施加超音波使两者电连接。其次，压电基板1和载体14之间流入并硬化树脂6。
其后，剥离载体14，制造图6(c)所示的形状的弹性表面波装置。另外在图6(c)上只显示剖面图，树脂6如图1(b)所示形成覆盖压电基板1的周边部分。另外，在图6(c)上，就空间形成部3不由树脂6覆盖的例子进行了说明，也可以在含有空间形成部3的压电基板1的下面除去端子电极5的底面全部由树脂6覆盖。
具有图6(b)所示的端子电极5的载体14可以由以下方法制造。
首先在载体14的整个面上形成例如由铜等的端子电极材料构成的金属层。载体14没有特殊的材料限制，例如可以使用铜。在金属层和载体之间，用由以后的工序容易分离的方式，设置有薄的剥离层(未图示)。其次，在金属层上作为以后端子的部分形成开口的抗蚀图。其次，将金属层作为一方的电极的通过电解镀形成由镍、金组成的镀层。其次除去抗蚀图后，将镀层作为屏蔽蚀刻金属层，形成端子电极5。
另外，在蚀刻金属层时，通过蚀刻剥离层、载体的一部分使树脂流入时，可以形成端子电极比树脂面凹下的状态。这样，控制端子电极5和树脂6的下面的高低差有如5～50μm的程度，可进一步降低高度。
以上就超音波连接上述的第一例中的突起电极和端子电极的例子进行了说明，也可以设置通过加热两者的表面溶解的金属层，通过加热连接。另外在载体由导电材料构成，端子电极和载体导通时，由于在载体上搭载弹性表面波元件时弹性表面波元件的电极接点短路，故可以防止制造工序中的静电破坏或电热破坏。
其次，就涉及本发明的实施方式三中的弹性表面波装置的制造方法的第二例参照图7(a)～图7(b)进行说明。
首先，如图7(a)所示，准备具备在压电基板1的主面上的功能范围2、空间形成部3及突起电极4等的弹性表面波元件。其次，如图7(b)所示，在没有端子电极的载体14上搭载弹性表面波元件，在压电基板1和载体14之间流入密封树脂10后硬化。其次如图7(c)所示，由载体14剥离由密封树脂10密封的弹性表面波元件。此时，突起电极4的前端15必须露出。其次如图7(d)所示，形成与突起电极4连接的端子电极5。
该端子电极5使用真空蒸镀和其它的成膜方法形成，也可以通过导电性树脂的印刷及焙烧形成。
另外在第一例及第二例中说明在载体14上压紧弹性表面波元件后使树脂6流入。也可以在弹性表面波元件或载体14的任何一方放入树脂6，其后使两者结合后再硬化树脂6。
实施方式四
图8(a)～图8(f)是说明涉及本发明的实施方式四中的弹性表面波装置的制造方法的第一例的工序剖面图。
首先，如图8(a)所示，准备在载体14的主面上层叠剥离层16和金属层17的复制形成材。
其次，如图8(b)所示，作为最后的端子电极形成规定残留范围的抗蚀图18后，作为屏蔽抗蚀图18，蚀刻金属层17，形成端子电极5，此后，除去抗蚀图18。如图8(c)所示，使弹性表面波元件19的突起电极4与端子电极5的一主面合位并连接。其次，如图8(d)所示，由密封树脂10密封全部。其后，由剥离层16剥离端子电极5和密封树脂10得到如图8(e)所示的形状。
其次，通过沿图8(e)点划线显示的假想的切割线20切断密封树脂10及端子电极5，得到图8(f)所示的弹性表面波装置。通过这样的制造方法，得到端子电极5和密封树脂的底面10a在同一面，且端子电极的端面5b和密封树脂的侧面10b在同一面的弹性表面波装置。
其次，就改良第一例中端子电极的第二例参照附图进行说明。
图9(a)～图9(d)是说明第二例的工序剖面图，图9(d)以后的工序和图8(d)以后的工序相同。
首先，如图9(a)所示，准备在载体14的主面上层叠剥离层16和金属层17的复制形成材。其次在金属层17的主面上形成以后在成为端子电极的范围具有开口的所谓的端子电极的反抗蚀图18。
其次，如图9(b)所示，作为屏蔽抗蚀图18，在开口的部分形成由金等材料构成的电镀层22。其次，除去抗蚀图18后，作为屏蔽电镀层22蚀刻金属层17，如图9(c)所示在金属层23上形成由电镀层22的层叠体构成的复合端子电极24。作为电镀层22的材料，对金属层17、剥离层16及载体14上最好选择蚀刻剂及蚀刻速率至少一方不同的材料。
其次，如图9(d)所示，将复合端子电极24和弹性表面波元件19的突起电极4合位以后结合两者。该工序以后可以和图8(d)～图8(f)所示的工序相同，制造弹性表面波装置。
在第二例中，复合端子电极24的主面形成有电镀层22，通过作为该电镀层22的材料，选择和突起电极4结合性好的金属，具有可提高结合的可靠性的效果。
其次，就改良第一例中的端子电极的第三例参照附图进行说明。
图10(a)～图10(e)是说明第三例的工序剖面图，图10(e)以后的工序和图8(d)以后的工序相同。
首先，如图10(a)所示，准备在载体14的主面上层叠剥离层16和金属层17的复制形成材。在金属层17上形成覆盖以后成为端子电极的突起部的范围的抗蚀图18。
其次如图10(b)所示，作为屏蔽光致抗蚀图18，蚀刻由金属层17表层开始的一部分厚度，形成以后成为端子电极的突起部12的范围。其后除去抗蚀图18。
其次如图10(c)所示，形成具有覆盖成为突起部的范围的第二抗蚀图25。作为屏蔽第二抗蚀图25蚀刻金属层17，如图10(d)所示形成具有突起部12的端子电极5。
其次，如图10(e)所示，结合位置合并将端子电极5和弹性表面波元件19的突起电极4合位以后结合两者。该工序以后，可以和图8(d)～图8(f)所示的工序相同，制造弹性表面波装置。在个个的弹性表面波装置上的切断工序中，切断端子电极的突起部12的部分。
其次就改良第一例中的端子电极的第四例参照附图进行说明。
图11(a)～图11(e)是说明第四例的工序剖面图，图11(e)以后的工序和图8(d)以后的工序相同。
首先，如图11(a)所示，准备在载体14的主面上层叠剥离层16、第一金属层26及第二金属层27的复制形成材。第一金属层26及第二金属层27最好选择相互的蚀刻剂及蚀刻速率至少一方不同的材料。在此所说的蚀刻剂，使用气体蚀刻时意味着蚀刻气体，湿法蚀刻时意味着蚀刻液。在该第二金属层27上形成以后成为突起部的抗蚀图18。
其次如图11(b)所示，屏蔽抗蚀图18蚀刻第二金属层27，形成突起部12后除去抗蚀图18。
其次如图11(c)所示，覆盖突起部12，形成用于规定以后成为端子电极的范围的第二抗蚀图25。作为屏蔽该第二抗蚀图25，蚀刻第一金属层26并形成端子电极5。其后除去第二抗蚀图25，得到图11(d)所示的形状。
其次如图11(e)所示，将端子电极5和弹性表面波元件19的突起电极4合位后，结合两者。以后的工序，可以和图8(d)～图8(f)所示的工序相同，制造弹性表面波装置。在个个的弹性表面波装置上的切断工序中切断端子电极的突起部12的部分。
在上述的第一例至第四例中，和端子电极的形成的同时可以形成图5(a)所示的岛状导电体。此时，通过在光掩模上附加用于形成岛状导电体的范围，故可以形成没有变更工序的岛状导电体，该光掩模是用于形成抗蚀图，而该抗蚀图是用于形成端子电极的。此时，在载体14上搭载弹性表面波元件时，通过连接剂或密封树脂10将空间形成部3的盖3b固定在岛状导电体上。另外在空间形成部3仅由壁状体3a形成时，在壁状体3a的顶部或岛状导电体至少一方用涂敷的连接剂连接。
另外，在上述的第一例至第四例中通过至少作为剥离层16，使用导电性材料，由于在剥离层16共同连接各端子电极，故可以完全防止制造工序中弹性表面波元件的静电破坏或电热破坏。当然，在剥离层16和载体14的两方使用导电材料时，可以更加完全地防止静电破坏或电热破坏。例如，通过作为载体14的材料使用铜箔、作为剥离层16的材料使用以铬、或镍等为主的材料、作为金属层17及第二金属层27的材料使用铜箔等都得到良好的结果。
另外在上述的第一例至第四例中，在形成端子电极的工序中通过仅在载体14的表层进行蚀刻，以从载体更容易地剥离弹性表面波装置方式，可实现高效及有效利用材料的制造方法。此时，为了端子电极5的下部的剥离层16独立和防止静电破坏或电热破坏，有必要将剥离层16和载体14作成导电性材料。
另外，在上述的第一例至第四例中，可以将构成一个电极群的端子电极的先端与邻接的构成其它的端子电极群的端子电极的先端连接形成一体。图12(a)、图12(b)显示代表的形状。
图12(a)显示在磁带状的载体磁带14的所定位置配置并搭载弹性表面波装置的例子，是由假想的切割线20包围的范围密封树脂，成为一个弹性表面波装置的范围。突起部29形成的第一导线28是单独形成的端子电极，形成突起部31的第二导线30显示有邻接的端子电极在突起部31的局部连接的状态。
图12(b)是显示图12(a)的状态，在规定位置搭载弹性表面波元件，由树脂密封后，假想的在突起部位置切断的状态。
通过在这样连接端子电极的状态进行制造，可以在狭小的间隔配置弹性表面波元件，另外通过切断连接的导线的中间部作成端子电极，可以减少材料的损失。
实施方式五
图13(a)～图13(e)是说明在本发明的实施方式五中的弹性表面波装置的制造方法中的第一例的工序剖面图。
首先，如图13(a)所示，形成在由压电材料构成的晶片32的主面上具有功能范围2、空间形成部3、突起电极4的多个弹性表面波元件。用于保护功能范围2的空间形成部3通过首先使用薄膜保护层形成壁状体，其后用薄膜保护层形成盖而形成。
其次，如图13(b)所示，在载体14上压紧弹性表面波元件的突起电极4后，在晶片32和载体14之间流入密封树脂33并硬化。
其次，如图13(c)所示，剥离载体14，露出突起电极4的先端15。如图13(d)所示，形成和突起电极4一部分重叠的端子电极5。此时也可以同时形成独立的岛状导电体或在端子电极上连接岛状导电体。其次沿切割线20切割端子电极5、密封树脂33及晶片32，可以制造图13(e)所示的弹性表面波装置。
在图13(b)的工序中，不使用载体14，在由形成多个弹性表面波元件的压电材料构成的晶片32的主面通过调和器或旋转涂敷方式进行涂敷而形成密封树脂33，硬化后，磨削或磨削树脂露出突起电极4的前端。
端子电极5的形成可以如下进行。
首先如图13(c)所示的工序结束后，通过溅射法、离子镀敷法、电子束蒸镀法、电阻加热蒸镀法等在树脂33的全面形成导电性薄膜。其次，通过光刻法技术形成端子电极5。例如，全面地形成感光性抗蚀层，进行露光、显象形成抗蚀图，其后作为屏蔽该抗蚀图蚀刻导电性薄膜形成端子电极5。另外，形成上述的导电性薄膜时，通过在晶片32上相当端子电极5的范围使用具有开口的金属屏蔽形成直接端子电极5，可以简化工序降低制造成本。选择何种工作法，可以通过形成的端子电极的形状、大小、精度决定。例如，在本实施方式的情况，因为邻接的端子电极5的间隔小到0.3mm～0.4mm，所以使用光刻法技术。
另外，作为端子电极5的形成方法，可以使用电镀的方法。此时，在树脂33的全面地将感光性的干膜蚀剂分层，通过光刻技术，除去相当于形成电镀膜的部分的干膜蚀剂。其次，通过钯等的金属材料进行定级，电镀铜等的材料。电镀材料除铜以外也可以使用镍、金、银、锡、焊料等，另外，也可以形成层叠这些材料的结构。重要的是密封树脂33侧的电镀材料最好选择与密封树脂33的密闭性好的，在二次安装时或安装后不剥离的材料。把电镀层作为多层，外侧的材料可以选择二次安装时的连接可靠性高的材料。例如，通过焊料回流进行二次安装时，最好选择焊料湿润性高的，由铜、金、银、锡、焊料中选择。
更进一步，通过溅射法、离子镀敷法、电子束蒸镀法、电阻加热蒸镀法、无电解电镀法等形成基底电极后，也可以在其基础上再进行电镀。此时，使用电解电镀法，可减少模的形成时间，降低制造成本。另外，可以提高膜的密度，提高阻断水分性能和耐湿性。
另外，端子电极5的形成方法也可以通过印刷导电性树脂，使用涂敷、硬化的方法。例如，以相当于形成端子电极5的部分方式将设置屏蔽的开口的金属屏蔽在密封树脂33的面上进行调整并固定。其次，将导电性树脂在金属屏蔽上适量的配置，并通过滑动在密封树脂33的面上涂敷。涂敷后，取出金属屏蔽并加热硬化。此时，导电性树脂中的金属材料通常选择有高导电率的例如金、银、铜、钯、白金、铝、铁、镍或这些的合金或层叠结构。为了防止由焊料回流进行二次安装时，通过焊料侵蚀端子电极5，成为电开放状态，最好选择以铜为主成分的金属材料。另外，最好在铜的表面用金等的焊料湿润性良好的材料进行涂敷。
另外，为了提高与突起电极4的电导通的可靠性并防止电的开放状态，作为基底层使用薄膜，在其上也可设置导电性树脂。作为基底层的形成方法，可使用通过上述的电子束或电阻加热的真空蒸镀法或溅射法、离子镀敷法等方法。另外，也可使用电镀法。另外，从耐湿性看，安装了基底层的增加了阻断水分的性能。
当然，在形成端子电极5时，也可同时形成岛状导电体。这样，在上述的制造方法中，电磁性、可靠性优良的弹性表面波设备由晶片水平可容易制造，可大幅的降低成本。
以下对本发明的实施方式五中的弹性表面波装置的制造方法的第二例参照附图进行说明。
图14(a)～图14(e)是说明关于本发明实施方式五中的弹性表面波装置的制造方法的第二例的工序剖面图。
首先，如图14(a)所示，形成在由压电基板构成的晶片32的主面具备功能范围2、空间形成部3、突起电极4的多个弹性表面波元件。用于保护功能范围2的空间形成部3首先使用薄膜保护层形成壁状体，其后使用薄膜保护层形成盖。
其次，如图14(b)所示，将弹性表面波元件的突起电极4的按压并结合在载体14上形成的端子电极5。
其次如图14(c)所示，晶片32和载体14之间流入密封树脂33并硬化。
其次如图14(d)所示，剥离剥离层16和载体14。沿切割线20切断端子电极5、密封树脂33及晶片32，得到图14(e)所示的个个弹性表面波装置。
在第二例中也和上述的例子相同，也可以形成在载体14的主面与端子电极5同时独立的岛状导电体或与端子电极5电连接的岛状导电体。此时，岛状导电体和空间形成部3可以由连接剂或密封树脂33连接。另外，只由壁状体形成空间形成部3时，壁状体的顶部和岛状导电体至少一方可以由涂布的连接剂连接。此时也和第一例相同，在可以简略化工序的同时，可以制造小型、降低高度的弹性表面波装置。
实施方式六
其次，就本发明的实施方式六中的电子电路装置参照附图进行说明。
图15(a)是本发明的实施方式六中的电子电路装置上使用弹性表面波装置的剖面图，图15(b)是本发明实施方式六中的电子电路装置的剖面图。
本实施方式六中使用的弹性表面波装置34如图15(a)所示，具备在压电基板1的主面上由梳型电极构成的功能范围2、包围功能范围2的壁状体3a、突起电极4、端子电极5，并且压电基板1和端子电极5之间注入树脂6。
图15(b)显示将以上的形状的弹性表面波装置安装在电路基板上的状态。
在电路基板35的两面形成有配线导体(未图示)及部件安装用的结合区36。该结合区36和弹性表面波装置34的端子电极5连接。
作为电路基板35，也可以使用在内部形成电路部件的多层基板，通常，其主面的电子部件37同时安装。另外，二次安装弹性表面波装置34后，弹性表面波装置34也可以由树脂覆盖。作为空间形成部3，也可以使用具备由壁状体和盖构成的形状的弹性表面波装置。
本实施方式中所示的电子电路装置中，由于弹性表面波装置的高度可以一定，故电子电路装置的高度容易控制在规格以内，实现降低高度。
产业上利用的可能性
以上所述的本发明的弹性表面波装置，通过在具备由梳型电极构成的功能范围、保护功能范围的空间形成部、突起部等的弹性表面波元件上连接端子电极，由树脂密封主要部分的结构，可实现装置的小面积化和降低高度并实现更低成本化和确保信赖性。
另外本发明中的另一弹性表面波装置，在密封树脂的底面露出端子电极的底面，因为端子电极的端面和密封树脂的侧面形成在同一面的结构，故到配线基板的二次安装时流入焊料顺畅，安装后的焊料的厚度可均一。另外，同样，由于焊料在端子电极的侧面流动，焊料连接部不产生空隙，可实现高可靠性的连接。这样，通过在端子电极的外侧端面增加厚度，有更好的效果。
另外本发明中的另一弹性表面波装置中，相对功能范围设置岛状导电体，由于可防止水侵入到功能范围，可实现高信赖性。另外二次安装具备该岛状导电体的弹性表面波装置时，岛状导电体成为电磁屏蔽可实现低杂音、低有害辐射的电路。这样，通过将岛状导电体连接在电路的接地电位可以有更好的效果。
因为本发明中的弹性表面波装置的制造方法具有使用形成端子电极的载体连接弹性表面波元件的突起电极和端子电极的工序、弹性表面波元件和载体之间填充树脂并硬化的工序和除去载体的工序，故可容易地制造薄型、小型的弹性表面波装置。
另外因为本发明中的另一弹性表面波装置的制造方法具有使用端子电极形成的载体连接弹性表面波元件的突起电极和端子电极的工序、由树脂密封载体上的弹性表面波元件并硬化的工序及和除去载体后切断密封树脂及端子电极的工序，故可容易地制造在密封树脂的底面露出端子电极的底面并且端子电极的端面和密封树脂有在同一面的弹性表面波装置。
另外因为本发明中另一弹性表面波装置的制造方法具有形成多个弹性表面波元件的晶片与形成端子电极的载体相对并按压连接的工序、晶片和载体之间填充树脂并硬化的工序、切断晶片和树脂及端子电极的工序，故可高效率低成本制造小型、薄型的弹性表面波装置。

Claims (50)

1、一种弹性表面波装置，包括：压电基板、用于激励在上述压电基板的一主表面上设置的弹性表面波的梳型电极、在上述梳型电极部上设置的空间形成部、和在上述压电基板的上述一主面上设置的多个突出电极，其特征在于，还包括与上述压电基板的上述一主面相对设置的端子电极，上述突起电极和上述端子电极的一主面直接电连接，且使上述端子电极的另一主面露出并用树脂密封压电基板和端子电极而形成密封体，上述端子电极的一侧的端面和密封体的侧面在同一面。
2、如权利要求1所述的弹性表面波装置，其特征在于，在所述密封体的底面上述端子电极的另一方的主面和密封体的底面在同一面。
3、如权利要求1所述的弹性表面波装置，其特征在于，在所述密封体的底面端子电极间的树脂由上述端子电极的另一主面突出。
4、如权利要求1所述的弹性表面波装置，其特征在于，在所述密封体的底面所述端子电极的另一主面从所述密封体的底面突出。
5、如权利要求2～权利要求4所述的弹性表面波装置，其特征在于，端子电极的厚度在从突起电极结合的范围外侧比其它的范围厚。
6、如权利要求1所述的弹性表面波装置，其特征在于，空间形成部形成由壁状体和盖构成的盖体覆盖梳型电极。
7、如权利要求6所述的弹性表面波装置，其特征在于，与盖体的盖相对设置岛状导电体，由密封体的面露出上述岛状导电体的另一主面。
8、如权利要求7所述的弹性表面波装置，其特征在于，盖体的盖和岛状导电体通过连接剂粘结。
9、如权利要求7所述的弹性表面波装置，其特征在于，盖体的盖和岛状导电体通过构成密封体的树脂粘结。
10、如权利要求1所述的弹性表面波装置，其特征在于，空间形成部形成由壁状体和上述壁状体的顶部由连接设置的岛状导电体覆盖，且在密封体的面露出上述岛状导电体的另一方主面。
11、如权利要求10所述的弹性表面波装置，其特征在于，壁状体的顶部按压在岛状导电体上。
12、如权利要求10所述的弹性表面波装置，其特征在于，通过在壁状体的顶部及岛状导电体至少任一个上涂敷的连接剂粘结壁状体的顶部和岛状导电体。
13、如权利要求7或权利要求10所述的弹性表面波装置，其特征在于，岛状导电体的另一主面和端子电极的另一主面在同一面。
14、如权利要求7或权利要求10所述的弹性表面波装置，其特征在于，岛状导电体的另一主面及端子电极的另一主面和密封体的面在同一面。
15、如权利要求7或权利要求10所述的弹性表面波装置，其特征在于，端子电极及岛状导电体的另一主面在比密封体的面凹下的位置。
16、如权利要求7或权利要求10所述的弹性表面波装置，其特征在于，端子电极及岛状导电体的另一主面在比密封体的面凸出的位置。
17、如权利要求7或权利要求10所述的弹性表面波装置，其特征在于，端子电极的厚度在从突起电极结合的范围外侧比其它的范围厚。
18、如权利要求7或权利要求10所述的弹性表面波装置。其特征在于，岛状导电体至少与一个端子电极电连接。
19、如权利要求1所述的弹性表面波装置，其特征在于，突起电极的电极材料由金、锡、铜、铅、银之间选择至少一个以上的成分的金属构成。
20、如权利要求7或10所述的弹性表面波装置，其特征在于，端子电极及岛状导电体由主成分为金的材料构成的层或金以外的金属材料的积层体构成。
21、一种弹性表面波装置的制造方法，其特征在于，具有以下工序：使具备用于激励弹性表面波的多个梳型电极、覆盖上述梳型电极部的空间形成部、突起电极的弹性表面波元件的主面和形成端子电极的载体的主面相对，使上述突起电极和上述端子电极电导通的第一工序；上述弹性表面波元件和上述载体之间流入液状树脂的第二工序；硬化上述树脂后除去载体的第三工序。
22、一种弹性表面波装置的制造方法，其特征在于，具有以下工序：在形成端子电极的载体上装载树脂的第一工序；使具备用于激励弹性表面波的多个梳型电极、覆盖上述梳型电极部的空间形成部、突起电极的弹性表面波元件的主面与上述载体的主面相对，使上述突起电极和上述端子电极电导通的第二工序；硬化上述树脂后除去载体的第三工序。
23、一种弹性表面波装置的制造方法，其特征在于，具有以下工序：使具备用于激励弹性表面波的多个梳型电极、覆盖上述梳型电极部的空间形成部、突起电极的弹性表面波元件的主面和形成端子电极的载体的主面相对，在载体上按压上述突起电极的第一工序；上述弹性表面波元件和上述载体之间流入液状树脂的第二工序；硬化上述树脂后除去上述载体的第三工序；在上述树脂的面上形成与上述突起电极电导通的端子电极的第四工序。
24、一种弹性表面波装置的制造方法，其特征在于，具有以下工序：使具备用于激励弹性表面波的多个梳型电极、覆盖上述梳型电极部的空间形成部、突起电极的弹性表面波元件的主面及载体的主面至少任一个装载树脂的第一工序；使上述弹性表面波元件的主面和载体的主面相对，在上述载体上按压上述突起电极的第二工序；硬化上述树脂后除去上述载体的第三工序；在上述树脂的面上形成与上述突起电极电导通的端子电极的第四工序。
25、如权利要求21或权利要求22所述的弹性表面波装置的制造方法，其特征在于，突起电极和端子电极电导通的工序是用超音波连接的工序。
26、如权利要求25所述的弹性表面波装置的制造方法，其特征在于，突起电极及端子电极至少和上述突起电极接触的部分由金构成，上述端子电极的金由电解电镀形成。
27、如权利要求21或权利要求22所述的弹性表面波装置的制造方法，其特征在于，突起电极和端子电极电导通的工序是通过加热金属熔融连接的工序。
28、如权利要求21或权利要求22所述的弹性表面波装置的制造方法，其特征在于，载体是导电体。
29、如权利要求28所述弹性表面波装置的制造方法，其特征在于，端子电极和载体电导通。
30、一种弹性表面波装置的制造方法，其特征在于，具有以下工序：在载体的主面按剥离层和金属层顺序形成的复制形成材的上述金属层的表面上形成端子电极形成用的抗蚀图的第一工序；屏蔽上述抗蚀图蚀刻所述金属层并形成由多个端子电极构成的多个端子电极群后，除去上述抗蚀图的第二工序；将具有覆盖梳型电极、上述梳型电极部的空间形成部和突起电极的弹性表面波元件的上述突起电极与上述端子电极连接并在上述载体的主面上搭载多个弹性表面波元件的第三工序；由树脂密封上述载体上的上述弹性表面波元件及上述端子电极的第四工序、将上述树脂和上述端子电极从上述剥离层剥离的第五工序，切断上述树脂及上述端子电极并形成树脂密封的个个弹性表面波装置的第六工序。
31、一种弹性表面波装置的制造方法，其特征在于，具有以下工序：在载体的主面按剥离层和金属层顺序形成的复制形成材的上述金属层的表面形成构成端子电极的部分开口的抗蚀图的第一工序；屏蔽上述抗蚀图在上述金属层露出的表面的上述金属层形成由该蚀刻剂及蚀刻速率至少一个不同的金属构成的电镀层后，除去上述抗蚀图的第二工序；屏蔽上述电镀层蚀刻上述金属层，并形成由多个端子电极构成的多个端子电极群的第三工序；将具有覆盖梳型电极、上述梳型电极部的空间形成部和突起电极的弹性表面波元件的上述突起电极与上述端子电极连接并在上述载体的主面搭载多个弹性表面波元件的第四工序；由树脂密封上述载体上的上述弹性表面波元件及上述端子电极的第五工序；将上述树脂和上述端子电极从上述剥离层剥离的第六工序；切断上述树脂及上述端子电极并形成树脂密封的个个的弹性表面波装置的第七工序。
32、一种弹性表面波装置的制造方法，其特征在于具有以下工序：在载体的主面按剥离层和金属层顺序形成的复制形成材的上述金属层的表面上形成第一抗蚀图的第一工序；屏蔽上述第一抗蚀图，在厚度方向到一定的深度蚀刻上述金属层，形成在后工序作为切断位置范围的突起部的第二工序；除去上述第一抗蚀图后，形成用于形成具有上述突起部的端子电极的第二抗蚀图的第三工序；屏蔽上述第二抗蚀图蚀刻除去上述金属层并形成由多个端子电极构成的多个端子电极群后，除去第二抗蚀图的第四工序；把具备梳型电极和覆盖上述梳型电极部的空间形成部及突起电极的弹性表面波元件的上述突起电极连接在上述端子电极上，在上述载体的主面上搭载多数弹性表面波元件的的第五工序；由密封树脂上述载体上的上述弹性表面波元件及上述端子电极的第六工序；将上述树脂和上述端子电极从上述剥离层剥离的第七工序；切断在上述突起部的部分的上述树脂及上述端子电极并形成树脂密封的个个弹性表面波装置的第八工序。
33、一种弹性表面波装置的制造方法，其特征在于，具有以下工序：在按照在载体的主面的剥离层和第一金属层及与上述第一金属层蚀刻剂及蚀刻速率至少一方不同的第二金属层的顺序形成的复制形成材的表面形成第一抗蚀图的第一工序；屏蔽上述第一抗蚀图，蚀刻上述第二金属层并且形成在其后工序构成切断位置的范围形成突起部的第二工序；除去上述第一抗蚀图后，形成用于形成具有上述突起部的端子电极的第二抗蚀图的第三工序；屏蔽上述第二抗蚀图，蚀刻上述第一金属层并且形成由多个端子电极构成的多个端子电极群后，除去上述第二抗蚀图的第四工序；把具备梳型电极和覆盖上述梳型电极部的空间形成部及突起电极的弹性表面波元件的上述突起电极与上述端子电极连接并在上述载体的主面上搭载多个弹性表面波元件的第五工序；由树脂密封上述载体上的上述弹性表面波元件和上述端子电极的第六工序；将上述树脂和上述端子电极从上述剥离层剥离的第七工序；切断在上述突起部的部分的上述树脂及上述端子电极并形成树脂密封的个个弹性表面波装置的第八工序。
34、如权利要求30到33任一项要求所述的弹性表面波装置的制造方法，其特征在于，在形成端子电极的工序中，不仅对金属层在剥离层及载体的表面层也进行蚀刻。
35、如权利要求34任一项要求所述的弹性表面波装置的制造方法，其特征在于，在剥离层及载体中，至少由导电性材料构成剥离层。
36、如权利要求30到33任一项要求所述的弹性表面波装置的制造方法，其特征在于，构成一个端子电极群的端子电极至少一个前端和邻接的其它的端子电极群的端子电极的前端连接形成一体。
37、如权利要求30到33任一项要求所述的弹性表面波装置的制造方法，其特征在于，在形成端子电极的工序中，与端子电极同时在相对的空间形成部形成岛状导电体。
38、如权利要求37所述的弹性表面波装置的制造方法，其特征在于，由在包围活性范围的壁状体和上述壁状体的上部设置的盖构成的盖体构成空间形成部。
39、如权利要求38所述的弹性表面波装置的制造方法，其特征在于，岛状导电体和盖体在相对的至少一面由涂敷的连接剂粘结。
40、如权利要求37所述的弹性表面波装置的制造方法，其特征在于，由包围活性范围的壁状体和岛状导电体构成的空间构成空间形成部。
41、如权利要求40所述的弹性表面波装置的制造方法，其特征在于，壁状体和岛状导电体在壁状体的顶部及岛状导电体至少一面由涂敷的连接剂粘结。
42、一种弹性表面波装置的制造方法，其特征在于，具有以下工序：将具备用于激励弹性表面波的多数梳型电极、覆盖上述梳型电极部的空间形成部和上述梳型电极电连接的突起电极的多个弹性表面波元件在由压电材料构成的晶片上形成的第一工序；使上述晶片相对载体按压的第二工序；上述晶片和上述载体之间填充密封树脂的第三工序；硬化上述密封树脂后除去上述载体的第四工序；形成一部分覆盖上述突起电极的端子电极的第五工序；切断上述晶片和上述密封树脂形成个个的弹性表面波装置的第六工序。
43、如权利要求42所述的弹性表面波装置的制造方法，其特征在于，在第五工序中，与端子电极同时形成岛状导电体。
44、如权利要求42所述的弹性表面波装置的制造方法，其特征在于，端子电极及岛状导电体由导电性的薄膜和电镀膜及印刷的导电性树脂层当中选择的一个以上的层叠体形成。
45、一种弹性表面波装置的制造方法，其特征在于，具有以下工序：将具备用于激励弹性表面波的多数梳型电极、覆盖上述梳型电极部的空间形成部和上述梳型电极电连接的突起电极的多个弹性表面波元件在由压电材料构成的晶片上形成的第一工序；在与上述突起电极对应的位置将具备端子电极的载体与上述晶片相对并按压的第二工序；粘结上述突起电极和上述端子电极的第三工序；上述晶片和上述载体之间填充密封树脂的第四工序；硬化上述密封树脂后除去上述载体的第五工序；切断上述晶片和上述密封树脂并形成个个的弹性表面波装置的第六工序。
46、如权利要求45所述的弹性表面波装置的制造方法，其特征在于，在载体上具有与端子电极同时由上述端子电极包围的岛状导电体。
47、如权利要求45所述的弹性表面波装置的制造方法，其特征在于，构成一个端子电极群的端子电极群至少一个前端与邻接的其它端子电极群的端子电极的前端连接并形成一体。
48、一种电子电路装置，其包括：压电基板、用于激励上述压电基板的一主面上设置弹性表面波的梳型电极、包围上述梳型电极部设置的壁状体、在上述压电基板的上述一主面上设置的突起电极，其特征在于，还具有与上述突起电极连接的端子电极，并在配线导体形成的配线基板上搭载使上述端子电极至少一主面和由上述壁状体包围的范围露出并由树脂密封的弹性表面波装置，并连接上述弹性表面波装置的端子电极和上述配线导体，上述突出电极和上述端子电极的一主面直接电连接，且使上述端子电极的另一主面露出并用树脂密封压电基极和端子电极而形成密封体，上述端子电极的一侧的端面和密封体的侧面在同一面。
49、如权利要求48所述的电子电路装置，其特征在于，在配线基板上及配线基板内的至少一处搭载或内藏电子部件和半导体部件。
50、如权利要求48所述的电子电路装置，其特征在于，配置基板上至少由树脂覆盖弹性表面波装置。
CNB028030648A 2001-02-06 2002-02-06 弹性表面波装置及其制造方法及电子电路装置 Expired - Fee Related CN1221076C (zh)

Applications Claiming Priority (6)

Application Number Priority Date Filing Date Title
JP29079/2001 2001-02-06
JP2001029079A JP4496652B2 (ja) 2001-02-06 2001-02-06 弾性表面波装置とその製造方法
JP2001082149A JP2002280491A (ja) 2001-03-22 2001-03-22 電子部品およびその製造方法
JP82149/2001 2001-03-22
JP147377/2001 2001-05-17
JP2001147377A JP4507452B2 (ja) 2001-05-17 2001-05-17 電子部品、その製造方法及び電子回路装置

Publications (2)

Publication Number Publication Date
CN1476670A CN1476670A (zh) 2004-02-18
CN1221076C true CN1221076C (zh) 2005-09-28

Family

ID=27345913

Family Applications (1)

Application Number Title Priority Date Filing Date
CNB028030648A Expired - Fee Related CN1221076C (zh) 2001-02-06 2002-02-06 弹性表面波装置及其制造方法及电子电路装置

Country Status (4)

Country Link
US (2) US6969945B2 (zh)
EP (1) EP1361657B1 (zh)
CN (1) CN1221076C (zh)
WO (1) WO2002063763A1 (zh)

Families Citing this family (43)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4166997B2 (ja) * 2002-03-29 2008-10-15 富士通メディアデバイス株式会社 弾性表面波素子の実装方法及び樹脂封止された弾性表面波素子を有する弾性表面波装置
WO2005002049A1 (ja) * 2003-06-26 2005-01-06 Murata Manufacturing Co., Ltd. 弾性表面波素子
JP2005223036A (ja) * 2004-02-04 2005-08-18 Alps Electric Co Ltd 電子部品及びその製造方法
JP2005223641A (ja) * 2004-02-05 2005-08-18 Toyo Commun Equip Co Ltd 表面実装型ｓａｗデバイス
JP4520791B2 (ja) * 2004-08-17 2010-08-11 富士フイルム株式会社 平版印刷版用支持体および平版印刷版原版
US20060113874A1 (en) * 2004-11-05 2006-06-01 Chi-Yen Shen Surface acoustic wave device package
US20060238274A1 (en) * 2005-04-22 2006-10-26 Ycl Electronics Co., Ltd. Surface acoustic wave device
WO2006134928A1 (ja) 2005-06-16 2006-12-21 Murata Manufacturing Co., Ltd. 圧電デバイス及びその製造方法
JP2007081613A (ja) * 2005-09-13 2007-03-29 Seiko Epson Corp 弾性表面波デバイス及びその製造方法
US7825567B2 (en) * 2006-01-20 2010-11-02 Panasonic Corporation Three-dimensional structure and its manufacturing method
DE102006005994A1 (de) * 2006-02-08 2007-08-16 Infineon Technologies Ag Halbleiterbauteil mit einem Halbleiterchip und Verfahren zur Herstellung derartiger Halbleiterbauteile
US8051557B2 (en) * 2006-03-31 2011-11-08 Princo Corp. Substrate with multi-layer interconnection structure and method of manufacturing the same
JP2007325013A (ja) * 2006-06-01 2007-12-13 Alps Electric Co Ltd 表面弾性波装置の製造方法及び表面弾性波装置
US7269306B1 (en) 2006-06-28 2007-09-11 Harris Corporation Actuator arrangement for excitation of flexural waves on an optical fiber
JP2008135971A (ja) * 2006-11-28 2008-06-12 Fujitsu Media Device Kk 弾性波デバイス
DE102006058010B9 (de) * 2006-12-08 2009-06-10 Infineon Technologies Ag Halbleiterbauelement mit Hohlraumstruktur und Herstellungsverfahren
TWI313037B (en) * 2006-12-12 2009-08-01 Siliconware Precision Industries Co Ltd Chip scale package structure and method for fabricating the same
US7893545B2 (en) * 2007-07-18 2011-02-22 Infineon Technologies Ag Semiconductor device
US7755261B2 (en) * 2007-10-19 2010-07-13 Seiko Epson Corporation Electronic component, mounting structure thereof, and method for mounting electronic component
US7656076B1 (en) * 2008-07-15 2010-02-02 Iptrade, Inc. Unimorph/bimorph piezoelectric package
US7629728B1 (en) 2008-07-15 2009-12-08 Iptrade, Inc. Scalable piezoelectric package
JP4638530B2 (ja) * 2008-08-19 2011-02-23 日本電波工業株式会社 圧電部品及びその製造方法
JP5339092B2 (ja) * 2010-07-22 2013-11-13 Ｔｄｋ株式会社 バンドパスフィルタモジュール及びモジュール基板
WO2012137714A1 (ja) 2011-04-04 2012-10-11 ローム株式会社 半導体装置および半導体装置の製造方法
US8535983B2 (en) * 2011-06-02 2013-09-17 Infineon Technologies Ag Method of manufacturing a semiconductor device
TWI601250B (zh) * 2011-07-22 2017-10-01 先進封裝技術私人有限公司 用於製造半導體封裝元件之半導體結構及其製造方法
JP5534107B2 (ja) * 2011-07-25 2014-06-25 株式会社村田製作所 ベアチップ実装構造の電子部品およびその製造方法並びにベアチップ実装構造の電子部品を備える複合モジュール並びにその製造方法
KR101645172B1 (ko) * 2012-09-25 2016-08-03 가부시키가이샤 무라타 세이사쿠쇼 탄성파 장치 및 그 제조 방법
US9264016B2 (en) * 2012-11-15 2016-02-16 Nihon Dempa Kogyo Co., Ltd. Piezoelectric component having a cover layer including resin that contains translucent filler
WO2015002047A1 (ja) * 2013-07-02 2015-01-08 株式会社村田製作所 弾性表面波共振器及び弾性表面波フィルタ装置
US9793877B2 (en) * 2013-12-17 2017-10-17 Avago Technologies General Ip (Singapore) Pte. Ltd. Encapsulated bulk acoustic wave (BAW) resonator device
DE102014112540A1 (de) * 2014-09-01 2016-03-03 Osram Opto Semiconductors Gmbh Optoelektronisches Bauteil
CN107251428B (zh) * 2015-03-27 2020-10-23 株式会社村田制作所 弹性波装置、通信模块设备以及弹性波装置的制造方法
TWM521008U (zh) * 2016-01-27 2016-05-01 Lite On Technology Corp 車燈裝置及其發光模組
US10333493B2 (en) * 2016-08-25 2019-06-25 General Electric Company Embedded RF filter package structure and method of manufacturing thereof
US10453766B2 (en) 2016-11-14 2019-10-22 Obsidian Sensors, Inc. Integrated packaging devices and methods with backside interconnections
JP7000036B2 (ja) * 2017-04-28 2022-01-19 キヤノン株式会社 振動子、振動子の製造方法、および電子機器
KR102079659B1 (ko) * 2018-04-05 2020-02-20 해성디에스 주식회사 광 센서 소자 및 이를 포함하는 광 센서 패키지
CN111200410B (zh) * 2018-11-16 2023-03-21 开元通信技术（厦门）有限公司 一种声波器件晶圆级封装结构及其制备方法
CN109861662A (zh) * 2019-02-12 2019-06-07 南方科技大学 一种薄膜体声波谐振器及其制备方法
CN111786652B (zh) * 2019-04-04 2022-05-10 中芯集成电路（宁波）有限公司上海分公司 体声波谐振器及其制造方法和滤波器、射频通信系统
CN113035816B (zh) * 2021-03-08 2022-12-13 晨宸辰科技有限公司 封装结构和方法、半导体器件和电子设备
CN116193963B (zh) * 2023-04-25 2023-06-30 深圳市美思先端电子有限公司 一种热释电敏感元批量固晶工艺及热释电传感器

Family Cites Families (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0456510A (ja) 1990-06-26 1992-02-24 Clarion Co Ltd 弾性表面波装置
US5469333A (en) * 1993-05-05 1995-11-21 International Business Machines Corporation Electronic package assembly with protective encapsulant material on opposing sides not having conductive leads
JP2562661Y2 (ja) * 1992-10-13 1998-02-16 株式会社村田製作所 圧電素子の実装構造
US5459368A (en) * 1993-08-06 1995-10-17 Matsushita Electric Industrial Co., Ltd. Surface acoustic wave device mounted module
JP3328102B2 (ja) * 1995-05-08 2002-09-24 松下電器産業株式会社 弾性表面波装置及びその製造方法
EP0744884A3 (en) * 1995-05-23 1997-09-24 Hitachi Chemical Co Ltd Method of manufacturing a multilayer printed circuit board
US6262513B1 (en) * 1995-06-30 2001-07-17 Kabushiki Kaisha Toshiba Electronic component and method of production thereof
JPH10270975A (ja) 1996-03-08 1998-10-09 Matsushita Electric Ind Co Ltd 電子部品とその製造方法
DE69718693T2 (de) * 1996-03-08 2003-11-27 Matsushita Electric Industrial Co., Ltd. Elektronisches Bauteil und Herstellungsverfahren
US6077757A (en) * 1997-05-15 2000-06-20 Nec Corporation Method of forming chip semiconductor devices
JP3196693B2 (ja) * 1997-08-05 2001-08-06 日本電気株式会社 表面弾性波装置およびその製造方法
JP3123477B2 (ja) * 1997-08-08 2001-01-09 日本電気株式会社 表面弾性波素子の実装構造および実装方法
JP3017485B2 (ja) * 1998-01-23 2000-03-06 アピックヤマダ株式会社 半導体装置の樹脂封止方法及び樹脂封止装置
JP3514361B2 (ja) * 1998-02-27 2004-03-31 Ｔｄｋ株式会社 チップ素子及びチップ素子の製造方法
JP2000114918A (ja) * 1998-10-05 2000-04-21 Mitsubishi Electric Corp 表面弾性波装置及びその製造方法
JP3677409B2 (ja) * 1999-03-05 2005-08-03 京セラ株式会社 弾性表面波装置及びその製造方法
JP3314757B2 (ja) 1999-05-07 2002-08-12 日本電気株式会社 半導体回路装置の製造方法

Also Published As

Publication number Publication date
CN1476670A (zh) 2004-02-18
EP1361657A1 (en) 2003-11-12
WO2002063763A1 (fr) 2002-08-15
US20040026361A1 (en) 2004-02-12
US7246421B2 (en) 2007-07-24
US6969945B2 (en) 2005-11-29
EP1361657A4 (en) 2010-03-24
US20060006760A1 (en) 2006-01-12
EP1361657B1 (en) 2013-07-24

Similar Documents

Publication Publication Date Title
CN1221076C (zh) 弹性表面波装置及其制造方法及电子电路装置
CN1638272A (zh) 表面弹性波装置以及电路装置
CN1151542C (zh) 电子器件及其制造方法
JP4311376B2 (ja) 半導体装置、半導体装置の製造方法、電子部品、回路基板及び電子機器
CN1180530C (zh) 声表面波器件及其制造方法
CN1290258C (zh) 弹性表面波装置以及应用该装置的电子部件和复合模件
CN1244258C (zh) 电路装置及其制造方法
CN1514499A (zh) 压电振荡器以及使用压电振荡器的便携式电话装置以及使用压电振荡器的电子设备
CN1223085C (zh) 声表面波装置
CN1167192C (zh) 声表面波器件制造方法
CN1221026C (zh) 由树脂制成应力吸收层的倒装片型半导体器件及制造方法
CN1716769A (zh) 弹性表面波装置以及通信装置
CN1508968A (zh) 电子元件及其制造方法
CN1476166A (zh) 弹性表面波装置及其制造方法
CN1917149A (zh) 半导体器件的制造方法、半导体器件及电子设备
US11637539B2 (en) Surface acoustic wave device package and method of manufacturing the same
CN1340856A (zh) 包括表面弹性波元件的射频模块部件及其制造方法
CN1241259C (zh) 电路装置的制造方法
CN1531093A (zh) 多输出超小型功率变换装置
CN1233205C (zh) 电路装置的制造方法
JP2006109400A (ja) 電子部品、回路基板、電子機器、電子部品の製造方法
CN1921302A (zh) 表面声波装置及其制造方法
JP6903505B2 (ja) 電子部品およびその製造方法
CN1557049A (zh) 压电部件及其制造方法
CN1342037A (zh) 使用金属氧化物半导体场效应晶体管的保护电路装置及其制造方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
C17 Cessation of patent right
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20050928

Termination date: 20140206