CN1508968A - 电子元件及其制造方法 - Google Patents

电子元件及其制造方法 Download PDF

Info

Publication number
CN1508968A
CN1508968A CNA2003101201921A CN200310120192A CN1508968A CN 1508968 A CN1508968 A CN 1508968A CN A2003101201921 A CNA2003101201921 A CN A2003101201921A CN 200310120192 A CN200310120192 A CN 200310120192A CN 1508968 A CN1508968 A CN 1508968A
Authority
CN
China
Prior art keywords
structure member
electronic component
substrate
recess
hole
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CNA2003101201921A
Other languages
English (en)
Inventor
��Ұ���
岩本敬
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Murata Manufacturing Co Ltd
Original Assignee
Murata Manufacturing Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Murata Manufacturing Co Ltd filed Critical Murata Manufacturing Co Ltd
Publication of CN1508968A publication Critical patent/CN1508968A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
    • H03H9/00—Networks comprising electromechanical or electro-acoustic devices; Electromechanical resonators
    • H03H9/02—Details
    • H03H9/05—Holders; Supports
    • H03H9/10—Mounting in enclosures
    • H03H9/1064—Mounting in enclosures for surface acoustic wave [SAW] devices
    • H03H9/1092—Mounting in enclosures for surface acoustic wave [SAW] devices the enclosure being defined by a cover cap mounted on an element forming part of the surface acoustic wave [SAW] device on the side of the IDT's
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
    • H03H9/00—Networks comprising electromechanical or electro-acoustic devices; Electromechanical resonators
    • H03H9/02—Details
    • H03H9/05—Holders; Supports
    • H03H9/058—Holders; Supports for surface acoustic wave devices
    • H03H9/059—Holders; Supports for surface acoustic wave devices consisting of mounting pads or bumps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/05005—Structure
    • H01L2224/05008—Bonding area integrally formed with a redistribution layer on the semiconductor or solid-state body, e.g.
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/0502—Disposition
    • H01L2224/05023—Disposition the whole internal layer protruding from the surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/0502—Disposition
    • H01L2224/05026—Disposition the internal layer being disposed in a recess of the surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/05075—Plural internal layers
    • H01L2224/0508—Plural internal layers being stacked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05541—Structure
    • H01L2224/05548—Bonding area integrally formed with a redistribution layer on the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0556—Disposition
    • H01L2224/05568—Disposition the whole external layer protruding from the surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0556—Disposition
    • H01L2224/05569—Disposition the external layer being disposed on a redistribution layer on the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/11—Manufacturing methods

Abstract

一种电子元件，包括：在基片上设置的至少一个压电振动部分和连接部分，具有凹部不致干扰压电振动部分的振动结构部件，以及用于使基片上的垫片与设在结构部件上表面上的安装导线电连接的连接部分。所述结构部件还包括填充导电材料的通孔。所述结构部件密封压电振动部分。

Description

电子元件及其制造方法
技术领域
本发明涉及一种用于诸如便携式电话等通信领域或电视中的电子学电路的电子元件，其中包括设置在基片上的至少一个压电振动部分和连接部分。
背景技术
这样一些电子元件的基本结构包括设在基片上的压电振动部分，压电振动部分容纳在经过气密密封的封装中，为的是保证它的可靠性。
与压电振动部分上表面对应的一部分封装所包括的空间使基片上设置的压电振动部分的振动不受阻碍。使用金属或陶瓷制成之封装以保证可靠性。然而，上述的结构增加了封装的尺寸。这妨碍了电子元件的尺寸减小。
况且，在基片上必须设置电连接，用于输入-输出，以实现其上形成之压电振动部分的特性。为了提供这样的电连接，在基片上设置的连接部分以及其它所需的连接部分都要借助导线或突起有效地电连接。然而，这增加了电子元件的尺寸。
下述电子元件已被公开(比如参见日本未审专利申请出版物No.1996-330894(专利文献1))。在具有压电基片的表面声波器件中，压电基片上设置多个元件，玻璃元件具有使表面声波能够振动的空间，并且其热胀系数与压电基片的热胀系数相符，压电基片与玻璃元件彼此是阳极结合的，而且被密封。另外，所述玻璃元件中设有一个通孔，使压电基片能够与外部电连接。于是，电子元件本身限定封装的基底。
然而，包括用玻璃元件密封之压电基片在内的上述电子元件具有如以问题。按照专利文献1，为了密封设在压电基片上的IDT电极，使玻璃元件与压电基片阳极接合，所述玻璃元件具有设在IDT电极上部的空间，因而不会干扰振动。但一般地说，压电基片的绝缘性很高。因此，为了加给电场，必须在结合部分设置导电元件。因此，在各结合部分就不可能再设置导线。因而，不能充分地减小电子元件的尺寸。
而且，玻璃元件的热胀系数必须等于压电基片的热胀系数。因此，所用的玻璃元件包含运动的离子，如锂离子、钠离子或其它离子。运动的离子对于比如铝这样的电极材料有腐蚀作用。因此，运动的离子大大降低电子元件的可靠性。
作为在玻璃元件中形成空间的方法，通过溅射或其它适宜的方法使金属成形为掩模，并用氢氯酸或其它适宜的蚀刻物质使金属受到蚀刻，形成空间。这些过程极大地增加了制造成本。
另外，利用电化学放电钻孔技术或超声钻孔技术，以在玻璃部件中形成通孔。这种技术受到所要形成之通孔的尺寸限制，因此，不能用在大规模生产中，而且非常昂贵。
再有，在晶片上形成通孔的整个过程中，由于玻璃部件的机械强度低，所以玻璃部件易于碎裂或损坏。在使用上述结构时，必须减小密封盖的厚度，以减小电子元件的高度。然而，当减小密封盖厚度的时候，密封盖的机械强度亦随之减小。因此，在制造过程中，密封盖经常破裂。
发明内容
为克服上述问题，本发明的各优选实施例提供一种电子元件，它包括：基片；设在基片上的至少一个压电振动部分和连接部分；由树脂材料制成的结构部件具有平板形状，并且至少盖住所述压电振动部分；结构部件是一体结构，包括覆盖压电振动部分的上部，以及侧壁，结构部件设有凹部，以提供一个空间，至少不会阻碍压电振动部分的振动。所述结构部件至少密封所述压电振动部分。
所述结构部件最好包括设于其上部表面的安装部分和用于使安装部分于连接部分电连接的连接导线。此外，所述安装部分最好沿着所述结构部件的厚度方向不与所述连接部分重叠。
此外，最好利用激光束通过粗加工(half-processing)由树脂材料制成的结构部件而形成所述凹部。而且，最好通过对树脂材料制成的结构部件进行光刻过程而形成所述凹部。更为优选的是，最好由聚酰胺膜或液晶聚合物膜形成所述结构部件。优选地，使用光敏材料制成所述结构部件。
本发明的优选实施例给出一种电子元件的制造方法，所述电子元件包括：基片；设在基片上的至少一个压电振动部分和连接部分；由树脂材料制成的结构部件具有平板形状，并盖住所述压电振动部分。所述制造方法包括如下步骤：在所述结构部件中形成凹部和通孔；使所述结构部件的凹部与所述压电振动部分对准并接合，还使所述通孔与连接部分对准并接合的同时，以便由所述结构部件的凹部密封所述压电振动部分；在所述结构部件的上表面形成安装部分；以及形成连接导线，用以使所述连接部分和安装部分电连接。
最好利用激光束形成所述凹部和通孔。更为优选的是，利用光刻法形成所述凹部和通孔。
首选在光刻方法中使用光掩模作为电子元件的制造方法，而且这种光掩模包括一部分与凹部对应的以及一部分与通孔对应的。前一部分光掩模包含两种图案，一种图案中的光敏材料处于在显影时不能完全除去的曝光状态，另一种图案中的光敏材料达到显影时光敏材料将阻止显影液发挥作用的曝光状态；后一部分光掩模包含一种图案，其中的光敏材料处于在显影时能完全除去光敏材料的曝光状态。
按照本发明各优选实施例的电子元件，所述结构部件包括使所述压电振动部分能够振动的空间，而且所述结构部件用于密封压电振动部分。相应地，使所述电子元件的高度和尺寸减小。可将所述结构部件安装在基片上，与基片上的导线交错。因此，使芯片尺寸被大大减小。
另外，使设在基片上的连接部分与安装部分形成电连接过程很简单。通过改变其结晶度，可使本发明优选实施例电子元件之结构部件的热胀系数等于所述基片的热胀系数。而且，本发明电子元件的结构部件不会导致电极的腐蚀。用于结构部件的树脂材料具有较高的可加工性。用激光方法或光刻方法就可加工这种结构部件。因而，可对这种结构部件进行高速和高可靠性的精细加工。这有利于减小电子元件的尺寸。况且，由于所述树脂材料的性能，使得它不会对基片造成伤害。
在本发明各优选实施例的电子元件中，所述结构部件与具有至少一个压电振动部分和连接部分的基片相互接合。因此，可以减小电子元件的尺寸和高度，并使制造成本大大降低。
从以下结合附图对本发明各优选实施例的描述，将使本发明的上述以及其它的元件、特征、特点、步骤和优点将变得显而易见。
附图说明
图1是本发明一种优选实施例电子元件的平面图；
图2是本发明一种优选实施例电子元件的剖面图；
图3A-3D示意地表示出形成本发明一种优选实施例电子元件的基片的工艺流程；
图4A-4C示意地表示出形成本发明一种优选实施例电子元件之结构部件的工艺流程；
图5A-5D示意地表示出形成本发明一种优选实施例电子元件的工艺流程；
图6是本发明另一优选实施例电子元件的平面图；
图7是本发明另一优选实施例电子元件的剖面图；
图8A和8B示意地表示出形成本发明一种优选实施例电子元件的另一种结构部件的工艺流程；
图9是本发明又一种优选实施例电子元件的平面图；
图10是本发明又一种优选实施例电子元件的剖面图；
图11A和11B示意地表示出形成本发明一种优选实施例电子元件之结构部件的工艺流程；
图12A-12C示意地表示出形成本发明一种优选实施例的另一种电子元件的工艺流程；
图13是本发明再一种优选实施例电子元件的剖面图；
图14是本发明再一种优选实施例电子元件的剖面图。
具体实施方式
下面参照附图详细描述本发明的优选实施例。
图1是本发明一种优选实施例电子元件的示意平面图。图2是沿图1中A-A线所取的剖面图。
以下参照图1和2，一种电子元件50包括基片1和结构部件4。
在所述基片1上设有多个IDT电极2和连接部分3。各连接部分3与IDT电极2电连接。从而实现所需的功能。另外，各IDT电极2上还设有电极，这些具有适于所需功能的多个图案及膜厚。所述各图案不限于IDT电极2。还可将这些图案应用于限定压电振动部分的电极上。
所述连接部分3的上表面上设置垫片5。另外，在基片1的后表面上设有保护膜17。
在结构部件4的下表面上设置多个凹部9。这些凹部提供允许IDT电极2振动的空间。另外，在结构部件4的上表面上设置安装导线7。在安装导线7的上表面上设置隆起的垫片18。此外，在隆起垫片18的上表面上提供凸起8。在结构部件4中，将导电材料10填入通孔6中(下称连接导线)，用以使所述安装导线7与设在基片1上表面上的垫片5电连接。
将结构部件4装到其上设有IDT电极2之基片1的表面上。在这种情况下，由设在结构部件4中的凹部9盖住设在基片1上的IDT电极2，使各IDT电极2被密封。另外，使设在基片1上的垫片5与填充到结构部件4之通孔6内的导电材料10电连接。
如上所述，电子元件50设有结构部件4，结构部件4具有凹部9和导线。于是，与不包含这种结构部件的电子元件相比，最大限度地减小了电子元件50体积的增大。进而，使结构部件4的厚度减小到约0.05mm。因此，大大地减小了电子元件50的高度。
此外，利用激光加工方法精细加工通孔6，极大地提高了精度。因此，不需要诸如光刻法之类的复杂过程。而且，大大地减小了加工时间。因此，制成通孔的费用大大减少。
此外，可将液晶聚合物还可用于结构部件4。在这种情况下，容易调节结构部件4的结晶性质，并且借此可将结构部件4的热胀系数设定为实质上等于基片1的热胀系数。于是，可以防止由结构部件4和基片1的热胀系数之间的差异引起的位置滑动。因此，这种电子元件适于晶片级别的全部生产。
将限定倒装芯片安装部分的凸起8位置设定成，使其沿结构部件4的厚度方向不与连接部分3的位置重叠。由此，可以防止由倒装芯片的安装产生的应力经连接导线传递到基片1。与玻璃和陶瓷相比，结构部件4算是为柔性的。因此，结构部件4可以吸收应力。因而，可以提供对于基片1几乎不会引起伤害的电子元件。如果考虑到上述情况，可以相对于安装基片1在结构部件4的上表面上随意安排凸起8。而且，在以结构部件4密封各IDT电极2以后，使电子元件被加工成芯片尺寸。因此，在切割IDT电极时，不会损坏电子元件，并且会大大减小由于切割废物粘连引起的不合格产品的数目。这就提高了产品的合格率，进一步降低产品的成本。
下面，参照示意地表示电子元件工艺过程的附图3A-5D，详细描述本发明上述电子元件的制造方法。
首先，参照附图3A-3D的示意流程描述基片1的制造方法。
如图3A所示，通过光刻过程在基片1的上表面形成所需的抗蚀剂图案。具体地说，首先，使用旋涂机或其它适宜的机器，通过涂敷形成具有预定薄膜厚度的抗蚀剂。然后，借助其上形成有所需图案的光刻掩模，使抗蚀剂曝光，并使其显影。这样，通过显影形成在所需位置制成开口的抗蚀剂图案。对于基片1而言，与基片1所需的压电特性相应，可以使用LiTaO3、石英、LiNbO3、Li2B4O7，或其它适宜的材料。如果考虑到拆除，最好可将抗蚀剂图案11制成倒置的锥形形状(向着基片1变宽)。
随后，如图3B所示，通过真空蒸发，使铝电极材料形成具有所需膜厚的膜。电极材料12不限于铝。也可以使用铜、铝-铜合金、金，或其它适宜材料。然后，将基片浸入剥离液体中，并摇晃之，得以去除抗蚀剂图案11和不必要的电极材料。从而，如图3C所示，形成各IDT电极2、汇流排(bus bar)(未示出)、反射器(未示出)、连接部分3、以及使这些元件电连接的导线(未示出)。
随后，如图3D所示，在基片1上形成的连接部分3的上表面上形成垫片5。具体地说，为了形成垫片5，首先，通过光刻法形成具有一些开口的抗蚀剂图案，所述开口与连接部分3的上表面对应。然后，通过真空蒸发分别形成厚度约为10nm、约为100nm和约为1000nm的Ti膜、Ni膜和Sn膜。这些膜最好连续形成，以便维持真空状态。在此之后，将基片1浸入剥离液体中，并摇晃之，去除抗蚀剂图案11和不必要的膜。从而形成各垫片5。所形成的部件B包括在基片1的上表面上形成的ITD电极2、连接部分3、和垫片5。
下面参照图4示意表示的工艺流程，描述制造结构部件4的方法。
首先，如图4A所示，在具有镜面光洁度的并具有临时粘性的基片13上形成热塑性树脂膜14。然后，将具有厚度约为0.03mm的铜箔15的结构部件4粘结到基片13的上表面上，基片13上形成有热塑性树脂膜14，铜箔15位于具有临时粘性的基片13的一侧。
接下来，如图4B所示，通过激光加工，形成凹部9、通孔6和切割线16。
具体地说，形成凹部9，使其深度约为0.015mm。参照用作结构部件4的液晶聚合物膜所采用的激光加工条件，在波长约为532nm的激光束、振荡频率约为30kHz并且能量密度约为20,000J/m2条件下进行加工。将这些激光加工条件设定成，使得与所需深度和加工速度对应。在激光束波长可达约为532nm、振荡频率至少约为5kHz以及能量密度可达约为50,000J/m2的条件下实现的所述激光加工，从而形成具有一定深度和加工质量的凹部9，使这些凹部不会干扰IDT电极2的振动。另外，在较短波长激光束，即波长约为355nm和波长约为266nm的条件下，获得了满意的加工精度。
为了形成一个凹部9，需要在凹部9的面积约为0.3mm×0.4mm、激光束真径约为0.1mm、加工期间激光束的重叠宽度约为0.05mm的条件下，击中48次。在这种情况下，在激光束波长约为30kHz的条件下，形成凹部9的速度约为725点/秒。因此，凹部9的加工速度极高。
形成通孔6和切割线16，使其可通过结构部件4。形成通孔6，使其成为与基片1上形成的连接部分3和垫片5对应的通孔。按照在加工后切割成芯片尺寸所用的加工条件，设定切割线16的尺寸。设定激光束的能量密度，使其与凹部9所需的能量密度相比相对地较高。在这种情况下，通孔6和切割线16的加工速度极高，与凹部9的加工速度一样地优秀。为了进一步提高加工质量，最好在压力降低的气氛中进行所述激光加工。对应于所需的精度和质量，确定相应的加工条件。
随后，如图4C所示，将用作导电材料10的导电糊填充进所形成的通孔6内。填充之后，在大约200℃的温度下，对导电糊热处理约2个小时。于是，形成连接导线。
这样，在具有临时粘性的基片13上，形成一个部件C，所述部件C包括具有多个凹部9因而不干扰ITD电极2振动的结构部件4、连接导线，以及在其上形成的切割线16。
下面，参照有如图5A-5D示意地表示的工艺流程，描述本发明一种优选实施例电子元件的制造方法。
首先，如图5A所示，将部件C安装到部件B上。
加热部件B和C，并使它们相互压粘合，同时将填充在通孔6中的导电材料与在基片1上的垫片5对齐，并使IDT电极与凹部9对齐，以便不干扰IDT电极2的振动。在这种情况下，使用具有粘结及加热两种功能的粘结设备进行粘结。在大约240℃的粘结温度，在垫片5的最上边表面上形成的Sn熔化，并与导电材料10电连接，而且由于为了粘结所加给的压力，也使结构部件4与基片1接合。在这种情况下，用结构部件4使IDT电极2被密封。
通过使用与基片1相同的材料并调节无机填充物的附加量，可使结构部件4的热胀系数实质上等于基片1的热胀系数。借此，在结构部件4和基片1粘结期间可能发生的结构部件4和基片1之间的位置滑动最大限度地受到抑制。将二者的热系数设定为实际上彼此相等。但如果移动范围在约±5ppm之内，就不会发生任何问题。
另外，选择结构部件4的材料，使其对应于要形成的电子元件。如果结构部件4的抗湿性并不重要，或者不要求按晶片级别将结构部件4粘结到基片1上，则选择聚酰胺膜或其它合适的材料，这些材料可以用激光束加工，并且具有化学稳定性和耐热性。
随后，如图5B所示，使具有临时粘性的基片13从结构部件4上脱开。具体地说，在具有临时粘性的基片13和结构部件4之间的界面上设置热塑性树脂膜14。通过把基片1加热到约150℃，就会很容易地去除具有临时粘性的基片13。
如果在结构部件4上所设置的铜箔15的表面沾上热塑性树脂，那么在这个阶段铜箔就是干净的。此外，为了标记并保护基片1的目的，通过涂敷，形成厚度约0.03mm的树脂膜，并对其进行热处理，以使其固化。对于结构部件4而言，可以使用环氧树脂、丙烯酸酯树脂、聚酰胺、苯并环丁烯树脂、环烯树脂，或者其它适宜的材料。最好使用通过热固化加强的树脂，从而保护基片1不因冲击而损坏。
随后，如图5C所示，利用光刻过程，对结构部件4上形成的铜箔5加工，形成安装导线7。
然后，如图5D所示，通过光刻过程，形成隆起的垫片18。为了形成隆起的垫片18，制成包含多个开口的抗蚀剂图案，这些开口的位置与所要形成的隆起垫片18对应，在此之后，形成Ni膜，并进行剥离。
另外，在隆起的垫片18上形成凸起8，它们确定一些用于装设在外部基片上的凸起。形成凸起8的方法包括如下步骤：通过掩模印刷在隆起的垫片18上形成抗蚀剂图案。鉴于在掩模印刷期间可能发生的位置偏差，将抗蚀剂图案的开口的尺寸设定适当地成小于隆起垫片18的尺寸。在此之后，借助抗蚀剂图案涂敷焊剂。去除抗蚀剂。于是，就形成各个凸起8。
在所述结构部件4上设置安装导线7、隆起垫片18和凸起8的位置是按照将它们安装到外部基片上的位置予以选择的。安装时，通过定位各凸起8，使它们不与基片1上的连接部分3重叠，就可以防止给基片1附加应力。
随后，用切割锯，沿着在结构部件4上形成切割线16将所得的部件切割成芯片尺寸。这样，就形成了一个个部件。
如上所述，在本发明一种优选实施例的电子元件50中，结构部件4的厚度约为0.05mm，而在基片1背面上形成的保护膜17的厚度约为0.03mm，也就是说，相对于基片1的厚度而言，用于密封IDT电极2并从外部安装到其表面上的电子元件总厚度增加量只有约0.08mm。
图6是本发明另一优选实施例电子元件的示意平面图。图7是沿图6中的B-B线所取的剖面图。
以下参照图6和7，一种电子元件60包括基片1和结构部件19。
所述基片1上设有多个IDT电极2和连接部分3。基片1的背面设有保护膜17。所述结构部件19的下表面上设有凹部9。各凹部9的空间都不干扰ITD电极2的振动。所述结构部件19的上表面设有安装导线21。在安装导线21的上表面设有隆起的垫片18。在隆起垫片18的上表面上设有凸起8。另外，所述结构部件19包含普通的锥形通孔20(向着基片变宽)。按照这样的图样安排所述安装导线21，使安装导线21能够经过通孔20的锥形部分与设在基片1上表面上的连接部分3电连接。
结构部件19连接到基片1的表面，该表面上设有IDT电极。在这种情况下，由设在结构部件19中的凹部9盖注并密封设在基片1上表面上的IDT电极2。
此外，设在基片1上的连接部分3与IDT电极2电连接。从而实现所需的的功能。另外，在IDT电极上还设置具有适于所需功能的图案和膜厚的电极。这种图案不限于IDT电极2。还可以将这种图案加到确定压电振动部分的电极上。
如上所述，所述电子元件设有结构部件19，而该结构部件19密封IDT电极并具有凹部9。于是，大大减小电子元件60的尺寸和重量。
由于通孔20具有正向的锥形形状，所以与安装导线21同时形成电连接基片1到设在结构部件19上表面上的安装导线21。从而使生产过程简化。可按低成本给出电子元件60。
通过激光加工，高精度地精细形成所述结构部件19的凹部9和通孔20。因此，不需要诸如光刻过程之类的复杂工艺。而且，以高速度完成制造过程。从而使制造凹部9和通孔20的成本降低。
结构部件19的操作与上述优选实施例相同，因此省去对它的详细描述。
下面，描述制造图6和7所示电子元件60的方法。
基片1与上述优选实施例的基片相同，但并未略去对它的描述。
下面参照图8A和8B示意表示的工艺流程，描述制造结构部件19的方法。
首先，如图8A所示，在厚度约为1mm的玻璃基片22的上表面上形成热塑性树脂膜14。随后，将结构部件19粘结到玻璃基片22的已形成热塑性树脂膜14的上表面。
然后，如图8B所示，通过激光加工结构部件19，形成不干扰IDT电极2振动的空间的凹部9、使安装导线20与形成于基片1上表面上的连接部分3电连接的通孔20、以及切割线16。形成凹部9和切割线16的条件与上述优选实施例中所用条件相同，因此省略对它的描述。
随后，用波长约为355nm的激光束从具有被粘结于其上之结构部件19的玻璃基片22后侧照射通孔20。激光束照射的大部分能量都被粘结有玻璃基片22之结构部件19的那侧吸收。这样，通孔20具有一些开口，这些开口在结构部件19的粘结有玻璃基片22的那一侧较大。另外，可将结构部件19粘结到具有一些开口的基片上，这些开口对应于通孔20，并且从基片的这一侧照射激光束。在这种情况下，也可获得相同的操作过程。
然后，加热基片1和结构部件19，使它们相互压粘结，同时对准基片1上的连接部分3，使连接部分3被安排在通孔20的开口中。然后，用结构部件19上所形成的凹部9密封IDT电极。
继而，使玻璃基片22从结构部件19分离。由于玻璃基片22与结构部件19之间的界面上形成有热塑性树脂膜14，所以通过加热到约150℃，就很容易使玻璃基片22离开。进而，通过涂敷形成厚度约为0.03mm的树脂，并对其进行热处理使之固化，为的是标记和保护基片1。对于结构部件19，可以使用环氧树脂、丙烯酸酯树脂、聚酰胺、苯并环丁烯树脂、环烯树脂、或其它合适的材料。最好使用通过热固化而被加强的树脂，以保护基片1不因冲击而损坏。
结构部件19具有与上述优选实施例中所用结构部件4同样的功能。
随后。通过光刻过程，形成安装导线21。
形成所需抗蚀剂图案后，通过真空蒸发形成铜膜。在这种情况下，布置各安装导线21，使它们经通孔20与设在基片1上的连接部分3电连接。由于形成的通孔具有正放的锥形形状，并且它的厚度约为0.05mm，所以很容易在通孔20的侧壁上形成导线。而且，通过光刻过程，在安装导线21上形成安装在外部基片上的隆起垫片18。具体地说，在与要形成隆起垫片18对应的一些位置处，通过形成抗蚀剂图案形成隆起垫片18，形成Ni膜，并且再使此膜剥离。光刻过程的具体细节与以上所述的相同，这里省去对它的描述。
接下来，在隆起垫片18上形成凸起8。具体地说，通过掩模印刷在隆起垫片18上形成抗蚀剂图案。抗蚀剂图案有多个开口，它们的的尺寸小于对应的隆起垫片18。在此之后，将焊剂涂到抗蚀剂图案上，使抗蚀剂被除去。从而形成凸起8。
利用切片锯沿结构部件19上形成的切割线16切割所制成的部件，从而形成一个一个的部件。
相应地，本发明一种优选实施例的电子元件60的总厚度仅增加约0.08mm，所述元件密封IDT电极，并能实现外部安装。
这之后，将描述本发明另一个优选实施例的电子元件。用与本发明的上述优选实施例相同的标号表示与相同的元件。
图9是本发明另一优选实施例电子元件的平面图。图10是沿图9中的E-E线所取的剖面图。
现在参照图9和10，一种电子元件70包括基片1和结构部件28。
所述基片1上设有多个IDT电极2和连接部分3。另外，基片1的背面设有保护膜17。所述结构部件28的下表面设置凹部9，凹部9的空间不致阻碍IDT电极2的振动。此外，所述结构部件28的上表面上设有安装导线7。在安装导线7的上表面上设有隆起垫片18。在隆起垫片18的上表面上设置凸起8。结构部件28设有通孔6。通孔6中设有铜27，用于使安装导线7与设在基片1上表面上的垫片5电连接(以下将铜27称为连接导线)。
将结构部件28固定到基片1上设有IDT电极2的一侧。在这种情况下，用设于结构部件28上的凹部9盖住设于基片1上表面上的IDT电极2，从而密封IDT电极2。
另外，设在基片1上的垫片5与设在通孔6内的铜27电连接。给IDT电极2提供具有与所需功能对应之图案及膜厚的电极。这种图案不限于IDT电极2。也可将这种图案应用于确定压电振动部分的电极。
如上所述，提供一种用于密封IDT电极2并有凹部9和连接导线的结构部件28。于是，尽可能地抑制因密封和电连接引起的电子元件70体积增大。结构部件28的厚度优选约为30nm。于是，得到尺寸和重量都极大减小的电子元件70。
此外，通过光刻过程，使得同时形成所述通孔6与凹部9。从而不再需要许多个过程来形成它们。进而，对于所述结构部件28而言，使用与基片1相同的树脂材料，以使热胀系数近似地彼此相等。因而，有效地抑制了可能因热胀系数之间的差异所引起的二者间位置滑动。因而，这种电子元件70也适于按晶片级别实行的批量生产。其它结构及运行情况最好都与上述优选实施例相同，省去对它们的说明。
下面描述如图9和10所示制造电子元件70的方法。
制造基片1的方法最好与上述各优选实施例相同，省去对它们的说明。
下面参照图11A和11B示意地表示的工艺流程，描述制造结构部件28的方法。
首先，如图11A所示，在镜面光洁度的具有临时粘性的基片13上形成热塑性树脂膜23，其厚度约为5mm。随后，利用旋涂法或其它适宜的方法，在热塑性树脂膜23的上表面上涂敷负性光敏材料24，使其厚度约为30nm。作为光敏材料24，可以使用下述任何一种材料：光敏聚酰胺、苯并环丁烯、环聚烯烃树脂、光敏玻璃型材料、光敏硅烷(polysilan)、光敏聚硅(polysilicon)、丙烯酸酯树脂及其它适宜的材料。
随后，如图11B所示，对通孔6和切割线16进行处理，以形成结构部件28，从而使具有不致阻碍IDT电极2的振动的空间的凹部9、安装导线21以及基片1上表面上所形成的连接部分3与光敏树脂24电连接。通过借助光刻掩模(未示出)曝光和显影，形成结构部件28。所述光刻掩模提供如下图案：遮光图案、透光图案和光栅图案。其中，在显影时，在与通孔6和切割线16对应的部分处，从所述遮光图案去除光敏材料24；在显影时，在与凹部9的侧壁25对应的部分处，所述透光图案中的光敏树脂24抗拒显影剂的作用；在显影时，在与凹部9的上板26对应的部分处，不能完全从所述光栅图案上去除光敏树脂24。这之后，完成显影。应予说明的是，同时完成对上述制成的结构部件28的曝光。
在这种情况下，所用的光刻掩模的光栅部分包括透光部分，每个透光部分的形状都大体为正方形，正方形的一边的长度约为2μm。在所述光栅部分中，按约为1∶1的比例安排透光部分和遮光部分。由这个安排比例确定每个凹部9的深度方向尺寸。在需要较大深度的情况下，要增加遮光部分的比例。当需要较小深度的情况下，减小遮光部分的比例。从而有效地控制了深度。
随后，将结构部件28加热到350℃，以去除结构部件28中所包括的比如溶质等成分，并完成固化。这样，制成部件G，其中，在具有临时粘性的基片13上形成结构部件28、通孔6和切割线16，所述结构部件28设置不干扰IDT电极2振动的凹部，而在通孔6中将形成连接导线。与上述各优选实施例类似，最好通过激光过程形成所述凹部9、通孔6和切割线16。
下面参考图12A、12B、12C示意表示的方法的工艺流程，描述本发明的一种优选实施例制造电子元件的方法。
首先，如图12A所示，把部件F安装在部件B上。
加热所述部件B和F，使它们相互压粘结，同时在基片1上使通孔6与垫片5对准，并使不致干扰IDT电极2振动的凹部9与IDT电极2对准。最好使用具有对准和加热这两种功能的粘结设备完成所述的粘结。由结构部件28密封IDT电极2。
根据基片1所用的材料选择结构部件28的热胀系数。从而，尽可能抑制粘结时可能发生的位置滑动。
然后，如图12B所示，去掉具有临时粘性的基片13。通过加热到约150℃，很容易地去掉这个具有临时粘性的基片13，因为在具有临时粘性的基片13与结构部件28之间的界面上设有热塑性树脂。如果在去除之后在结构部件28上还残留有热塑性树脂，则要对结构部件28进行清洁工作。
随后，如图12C所示，通过电镀在通孔6内形成铜27。以此，确保在基片1上形成的连接部分5和电镀后形成的安装导线(未示出)之间的电连接。
与如图10所示的优选实施例类似，在结构部件28的上表面上形成安装导线。在安装导线的上表面上形成隆起凸台，并在隆起凸台(未示出)的上表面上形成凸起。
在上述优选实施例中，将负性光敏树脂用作形成结构部件28的光敏树脂24。此外，也可以使用正性的光敏树脂。
通过借助光刻掩模曝光并显影形成结构部件28。所述光刻掩模提供如下的图案：透光图案、遮光图案、和光栅图案。在显影时，在与通孔6和切割线16对应的部分处，从所述透光图案可完全去除光敏材料24；在显影时，在与形成凹部9的侧壁25对应的部分处，所述遮光图案中的光敏树脂24抗拒显影液的作用；在显影时，在与形成凹部9的每个上板26对应的部分处，不能完全从所述光栅图案上去除光敏材料。这之后，完成显影。
另外，使所述各通孔形成具有正向的锥形形状。
在这种情况下，涂敷负性光敏材料，作为光敏材料24。然后，通过控制曝光条件，把具有临时粘性的基片13一侧的曝光状态调节成不充分曝光。于是，就不能充分地实现交联。这样，使得在具有临时粘性的基片13一侧的光敏材料24对于显影液的抗拒力变得很低。于是，在具有临时粘性的基片13上形成倒置锥形形状的通孔。这之后，把结构部件28粘结到基片1上，并且剥离具有临时粘性的基片13。这样，每个通孔6都有一个正放的锥形形状。由于正放的锥形形状之故，通过同时形成连线图案和连接导线，可以确保基片1和连接导线之间的电连接。
按照另一种方法，使用其背面是表面粗糙的玻璃临时基片作为具有临时粘性的基片13。进而，在所述玻璃临时基片上涂敷正性的光敏树脂作为光敏材料，并使之曝光。在这种情况下，从玻璃临时基片的背面不规则反射的光击中光敏树脂24的下层。结果，在光敏树脂24的底层中，还进行交联。使光敏树脂24底层对显影液的抗拒作用得到进一步的加强。于是，在具有临时粘性的基片13上形成具有倒置锥形形状的通孔6。这之后，把结构部件28接合到基片1上，并分离具有临时粘性的基片13。从而，每个通孔6都有正向的锥形形状。由于这种正向的锥形形状之故，通过同时形成连线图案和连接导线，可以保证基片1与连线图案之间的电连接。
通过将另一个结构部件叠置于结构部件28上，就可形成安装导线。下面将描述这种结构的大致情况。
如图13所示，通过光刻过程，在如图12C所示的结构部件28的上表面上形成接线29。在包含接线29的结构部件28上形成结构部件30，所述结构部件30具有带大开口的通孔。这之后，通过光刻过程，在结构部件30上形成安装导线31。另外，在包含安装导线31的结构部件30的上表面上形成具有通孔的结构部件33。将导电材料32填充到结构部件33的通孔内，形成连接导线。进而，在导电材料32的上表面上形成隆起凸台34。再在隆起凸台34的上表面上形成凸起35。
按照上述方法，沿电子元件的厚度方向形成各安装导线。因此，这种方法使沿电子元件宽度方向的尺寸因安装导线而增加得到抑制。
于是，形成一种电子元件80。
另外，本发明电子元件的压电振动部分可由压电薄膜构成。下面，将描述这种结构的大致情况。
如图14所示，在具有凹部36的硅半导体37上形成比如由SiO2构成的绝缘膜38。接着，在绝缘膜38上形成一层金属膜，如包含铝作为主要成分，这个金属膜确定下电极39。这之后，在所述下电极39上形成由比如ZnO制成的压电薄膜40。然后，在压电薄膜40上形成包含铝作为主要成分的金属膜，确定上电极41。在下电极39、压电薄膜40和上电极41上，分别形成与所需功能对应的图案。这里省去对所述图案的详细描述。
压电薄膜40的下电极39和上电极41彼此对置的部分构成压电振动部分。与所述压电振动部分对应地定位在硅半导体37中所形成的凹部36。
随后，把在下表面上具有凹部9的结构部件42固定到在硅半导体37上的绝缘膜38上。在这种情况下，用结构部件42的凹部9覆盖并密封上述压电振动部分。最好在结构部件42的上表面上形成安装导线。在这种情况下，形成了导线连接部分，用于使安装导线与由压电薄膜40确定的压电振动部分电连接。也可以在硅半导体37一侧上形成所述安装导线。
于是，形成电子元件90。
本发明不限于上述各优选实施例，在权利要求书描述的范围内，各种改型都是可能的。在本发明的技术范围内，包括通过适当组合每个不同优选实施例中公开的技术特征所获得的实施方案。

Claims (17)

1.一种电子元件，包括：
基片；
所述基片上设置的至少一个压电振动部分和连接部分；
结构部件，由树脂材料制成，具有平板形状，并至少覆盖至少一个压电振动部分；其中
所述结构部件具有整体式结构，并设有包括上部和侧壁的凹部，用于覆盖至少一个压电振动部分，所述凹部确定一个至少不致干扰压电振动部分振动的空间。
2.根据权利要求1所述的电子元件，其中，所述结构部件至少密封至少一个压电振动部分。
3.根据权利要求1所述的电子元件，其中，所述结构部件包括设在它的上表面的安装部分，还设有连接部分，用于使所述安装部分和连接部分电连接。
4.根据权利要求3所述的电子元件，其中，所述安装部分沿结构部件的厚度方向不与连接部分重叠。
5.根据权利要求1所述的电子元件，其中，所述凹部是通过使用激光束粗加工由树脂材料制成的结构部件形成的。
6.根据权利要求1所述的电子元件，其中，所述凹部是通过光刻过程加工由树脂材料制成的结构部件形成的。
7.根据权利要求5所述的电子元件，其中，所述结构部件由聚酰胺膜或液晶聚合物膜制成。
8.根据权利要求6所述的电子元件，其中，所述结构部件由光敏材料制成。
9.根据权利要求1所述的电子元件，其中，所述基片从下述一组中选出的材料制成：LiTaO3、石英、LiNbO3、和Li2B4O7。
10.根据权利要求1所述的电子元件，其中，所述至少一个压电振动部分包括从下述一组中选出的材料制成的电极：铝、铜、铝-铜合金、金。
11.根据权利要求1所述的电子元件，其中，所述结构部件包括至少一个通孔。
12.一种制造电子元件的方法，所述电子元件包括基片、至少一个压电振动部分、在基片上形成的连接部分，以及结构部件；所述结构部件由树脂材料制成，具有平板形状，并覆盖所述压电振动部分；所说方法包括如下步骤：
所述结构部件中形成凹部和通孔；
接合所述结构部件与基片，同时使所述结构部件的凹部与压电振动部分对齐，还使通孔与连接部分对齐，从而用所述结构部件的凹部密封所述压电振动部分；
在所述结构部件的上表面上形成安装部分；
形成连接部分，用于使连接部分与安装部分电连接。
13.根据权利要求12所述的电子元件的制造方法，其中在所述形成凹部和通孔的步骤中，使用激光束形成凹部和通孔。
14.根据权利要求12所述的电子元件的制造方法，其中在形成所述凹部和通孔的步骤中，使用光刻过程形成凹部和通孔。
15.根据权利要求14所述的电子元件的制造方法，其中，所述光刻过程中使用的光掩模具有与所述凹部对应的部分以及与所述通孔对应的部分；与凹部对应的部分包含一种图案，该图案中的光敏材料实现在显影时不除去这种材料的曝光状态；与凹部对应的这部分还包含另一种图案，该图案中的光敏材料实现在显影时这种材料抗拒显影液的曝光状态；与通孔对应的这部分包括一种图案，该图案中的光敏材料实现这种材料在显影时完全被去除的曝光状态。
16.根据权利要求12所述的电子元件的制造方法，其中，所述安装部分沿结构部件的厚度方向不与连接部分重叠。
17.根据权利要求12所述的电子元件的制造方法，其中，所述结构部件由聚酰胺膜和液晶聚合物膜之一制成。
CNA2003101201921A 2002-12-19 2003-12-10 电子元件及其制造方法 Pending CN1508968A (zh)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
JP2002368518 2002-12-19
JP2002368518 2002-12-19
JP2003133248 2003-05-12
JP2003133248A JP2004248243A (ja) 2002-12-19 2003-05-12 電子部品およびその製造方法

Publications (1)

Publication Number Publication Date
CN1508968A true CN1508968A (zh) 2004-06-30

Family

ID=32396338

Family Applications (1)

Application Number Title Priority Date Filing Date
CNA2003101201921A Pending CN1508968A (zh) 2002-12-19 2003-12-10 电子元件及其制造方法

Country Status (4)

Country Link
US (1) US7205705B2 (zh)
EP (1) EP1432123A2 (zh)
JP (1) JP2004248243A (zh)
CN (1) CN1508968A (zh)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104671187A (zh) * 2013-11-27 2015-06-03 中芯国际集成电路制造(上海)有限公司 一种半导体器件及其形成方法
CN107666297A (zh) * 2017-11-17 2018-02-06 杭州左蓝微电子技术有限公司 具有疏水防粘连结构的薄膜体声波谐振器及其制造方法
CN109802643A (zh) * 2018-11-30 2019-05-24 无锡市好达电子有限公司 一种辅助显影版图制作方法
CN110495098A (zh) * 2017-04-25 2019-11-22 株式会社村田制作所 电子部件及具备该电子部件的模块

Families Citing this family (32)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006519550A (ja) * 2003-02-28 2006-08-24 コーニンクレッカ　フィリップス　エレクトロニクス　エヌ　ヴィ 複数の個別電気音響トランスデューサの保持デバイス
WO2004105237A1 (ja) * 2003-05-26 2004-12-02 Murata Manufacturing Co., Ltd. 圧電電子部品、およびその製造方法、通信機
JP4655456B2 (ja) * 2003-07-16 2011-03-23 株式会社村田製作所 多層配線構造およびそれを用いた電子部品
US7259500B2 (en) * 2004-07-14 2007-08-21 Murata Manufacturing Co., Ltd. Piezoelectric device
JP2006324894A (ja) * 2005-05-18 2006-11-30 Hitachi Media Electoronics Co Ltd 表面弾性波デバイスおよびその製造方法
JP4706907B2 (ja) * 2005-06-15 2011-06-22 株式会社村田製作所 圧電デバイスとその製造方法
WO2006134928A1 (ja) 2005-06-16 2006-12-21 Murata Manufacturing Co., Ltd. 圧電デバイス及びその製造方法
JP4687310B2 (ja) * 2005-07-29 2011-05-25 ソニー株式会社 遠隔操作システム，遠隔通信装置，遠隔操作方法
JP4585419B2 (ja) * 2005-10-04 2010-11-24 富士通メディアデバイス株式会社 弾性表面波デバイスおよびその製造方法
KR100653089B1 (ko) * 2005-10-31 2006-12-04 삼성전자주식회사 탄성 표면파 디바이스 웨이퍼 레벨 패키지 및 그 패키징방법
EP1976118A4 (en) * 2006-01-18 2011-12-14 Murata Manufacturing Co ACOUSTIC SURFACE WAVE DEVICE AND LIMIT ACOUSTIC WAVE DEVICE
KR100731351B1 (ko) 2006-02-01 2007-06-21 삼성전자주식회사 탄성 표면파 디바이스 웨이퍼 레벨 패키지 및 그 패키징방법
JP4771847B2 (ja) * 2006-03-28 2011-09-14 京セラ株式会社 弾性表面波装置
JP4873980B2 (ja) * 2006-04-04 2012-02-08 パナソニック株式会社 気密パッケージ
JP4495711B2 (ja) * 2006-10-27 2010-07-07 株式会社日立製作所 機能素子及びその製造方法
JP4889466B2 (ja) * 2006-12-12 2012-03-07 パナソニック株式会社 電子素子パッケージの製造方法
JP4942498B2 (ja) * 2007-01-30 2012-05-30 京セラ株式会社 音響波装置及びフィルタ装置並びに通信装置
WO2008105199A1 (ja) * 2007-02-28 2008-09-04 Murata Manufacturing Co., Ltd. 分波器及びその製造方法
JP5330697B2 (ja) 2007-03-19 2013-10-30 株式会社リコー 機能素子のパッケージ及びその製造方法
CN101868917B (zh) * 2007-12-14 2014-02-19 株式会社村田制作所 表面波装置及其制造方法
JP5134357B2 (ja) * 2007-12-20 2013-01-30 セイコーインスツル株式会社 圧電振動子の製造方法
JP4468456B2 (ja) * 2008-01-07 2010-05-26 富士通メディアデバイス株式会社 弾性波デバイス及びその製造方法
US8384272B2 (en) * 2008-01-30 2013-02-26 Kyocera Corporation Acoustic wave device and method for production of same
JP5185666B2 (ja) * 2008-03-18 2013-04-17 太陽誘電株式会社 弾性波デバイスおよびその製造方法
JP2010067722A (ja) * 2008-09-09 2010-03-25 Freescale Semiconductor Inc 電子装置及びその電子装置に用いる構造体の製造方法
WO2010029657A1 (ja) * 2008-09-09 2010-03-18 株式会社村田製作所 弾性波装置
JP5377351B2 (ja) * 2010-02-05 2013-12-25 エスアイアイ・クリスタルテクノロジー株式会社 圧電振動子及びこれを用いた発振器
JP5340983B2 (ja) * 2010-02-16 2013-11-13 太陽誘電株式会社 電子部品およびその製造方法
GB2549770A (en) * 2016-04-28 2017-11-01 Murata Manufacturing Co Power electronics device with improved isolation performance
JP2017229194A (ja) * 2016-06-24 2017-12-28 セイコーエプソン株式会社 Ｍｅｍｓデバイス、圧電アクチュエーター、及び、超音波モーター
WO2019124128A1 (ja) * 2017-12-22 2019-06-27 株式会社村田製作所 弾性波装置、高周波フロントエンド回路及び通信装置
KR102432301B1 (ko) * 2017-12-27 2022-08-11 가부시키가이샤 무라타 세이사쿠쇼 탄성파 장치

Family Cites Families (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3396287A (en) * 1965-09-29 1968-08-06 Piezo Technology Inc Crystal structures and method of fabricating them
JP3265889B2 (ja) 1995-02-03 2002-03-18 松下電器産業株式会社 表面弾性波装置及びその製造方法
JPH08330894A (ja) 1995-05-29 1996-12-13 Canon Inc 弾性表面波装置
JP3134844B2 (ja) * 1998-06-11 2001-02-13 株式会社村田製作所 圧電音響部品
JP3677409B2 (ja) * 1999-03-05 2005-08-03 京セラ株式会社 弾性表面波装置及びその製造方法
DE10039646A1 (de) * 1999-08-18 2001-03-08 Murata Manufacturing Co Leitende Abdeckung, Elektronisches Bauelement und Verfahren zur Bildung einer isolierenden Schicht der leitenden Abdeckung
JP2001102905A (ja) 1999-09-30 2001-04-13 Kyocera Corp 弾性表面波装置
JP2001196488A (ja) * 1999-10-26 2001-07-19 Nec Corp 電子部品装置及びその製造方法
JP3700559B2 (ja) * 1999-12-16 2005-09-28 株式会社村田製作所 圧電音響部品およびその製造方法
JP3418373B2 (ja) * 2000-10-24 2003-06-23 エヌ・アール・エス・テクノロジー株式会社 弾性表面波装置及びその製造方法
JP2002290183A (ja) 2001-03-28 2002-10-04 Matsushita Electric Ind Co Ltd Ｓａｗデバイスの製造方法
JP3974346B2 (ja) * 2001-03-30 2007-09-12 富士通メディアデバイス株式会社 弾性表面波装置
US6621379B1 (en) * 2001-11-29 2003-09-16 Clarisay, Incorporated Hermetic package for surface acoustic wave device and method of manufacturing the same
JP4166997B2 (ja) * 2002-03-29 2008-10-15 富士通メディアデバイス株式会社 弾性表面波素子の実装方法及び樹脂封止された弾性表面波素子を有する弾性表面波装置

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104671187A (zh) * 2013-11-27 2015-06-03 中芯国际集成电路制造(上海)有限公司 一种半导体器件及其形成方法
CN104671187B (zh) * 2013-11-27 2016-08-31 中芯国际集成电路制造(上海)有限公司 一种半导体器件及其形成方法
CN110495098A (zh) * 2017-04-25 2019-11-22 株式会社村田制作所 电子部件及具备该电子部件的模块
CN110495098B (zh) * 2017-04-25 2023-03-31 株式会社村田制作所 电子部件及具备该电子部件的模块
CN107666297A (zh) * 2017-11-17 2018-02-06 杭州左蓝微电子技术有限公司 具有疏水防粘连结构的薄膜体声波谐振器及其制造方法
CN107666297B (zh) * 2017-11-17 2024-02-09 杭州左蓝微电子技术有限公司 具有疏水防粘连结构的薄膜体声波谐振器及其制造方法
CN109802643A (zh) * 2018-11-30 2019-05-24 无锡市好达电子有限公司 一种辅助显影版图制作方法

Also Published As

Publication number Publication date
US7205705B2 (en) 2007-04-17
US20040145278A1 (en) 2004-07-29
JP2004248243A (ja) 2004-09-02
EP1432123A2 (en) 2004-06-23

Similar Documents

Publication Publication Date Title
CN1508968A (zh) 电子元件及其制造方法
CN1209802C (zh) 电子装置的制造方法及电子装置
CN1148795C (zh) 半导体器件的制造方法
CN1251318C (zh) 半导体芯片、半导体装置和它们的制造方法以及使用它们的电路板和仪器
CN1324340C (zh) 光学装置用模块和光学装置用模块的制造方法
CN1143375C (zh) 半导体装置及其制造方法、电路基板和电子装置
CN1476670A (zh) 弹性表面波装置及其制造方法及电子电路装置
CN1182574C (zh) 半导体装置、薄膜载带及其制造方法
CN1510745A (zh) 半导体器件及其制造方法
CN1649097A (zh) 制作半导体芯片主面和背面上包括电极的半导体器件方法
JP3702961B2 (ja) 表面実装型ｓａｗデバイスの製造方法
CN1187806C (zh) 电路装置的制造方法
CN1645598A (zh) 半导体器件、光学器件模块以及半导体器件的制造方法
CN101076449A (zh) 液体排出记录头及喷墨记录装置
CN1787195A (zh) 感光性硬化树脂的涂布方法及粘结方法
CN1241259C (zh) 电路装置的制造方法
CN1873970A (zh) 电子器件及其制造方法
CN1423477A (zh) 固态成像装置及其制作方法
CN1291070A (zh) 多层挠性布线板
JP2006217226A (ja) 弾性表面波素子およびその製造方法
CN1428930A (zh) 声表面波装置
CN1233205C (zh) 电路装置的制造方法
CN1342035A (zh) 电路装置及其制造方法
CN1716767A (zh) 声表面波装置的制造方法
CN1835222A (zh) 半导体器件及其制造方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C02 Deemed withdrawal of patent application after publication (patent law 2001)
WD01 Invention patent application deemed withdrawn after publication