JP4889466B2 - 電子素子パッケージの製造方法 - Google Patents
電子素子パッケージの製造方法 Download PDFInfo
- Publication number
- JP4889466B2 JP4889466B2 JP2006333909A JP2006333909A JP4889466B2 JP 4889466 B2 JP4889466 B2 JP 4889466B2 JP 2006333909 A JP2006333909 A JP 2006333909A JP 2006333909 A JP2006333909 A JP 2006333909A JP 4889466 B2 JP4889466 B2 JP 4889466B2
- Authority
- JP
- Japan
- Prior art keywords
- electrode
- cover
- partition wall
- wafer
- electronic device
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Description
素子基板2がLiTaO3で、ヤング率が230GPa、カバー5がLiTaO3、Si、ガラス、石英、水晶の場合、ヤング率が70〜230Gpaと高くまた、熱膨張率が2〜16ppmであるため、リフローなどの熱応力を受け、熱膨張差による応力が発生する場合、材料間での応力吸収が困難であり、熱膨張率の差が大きいほど、又、ヤング率が大きい程、熱歪が生じた時の応力は高くなり、接合部に集中するため、接合部が破損するという課題を有している。
図1(a)は本発明の実施の形態1における電子素子パッケージの断面図を示し、図1(b)は電極材料7を付ける前の状態の平面図を示している。
素子基板8の一方の面には、電子素子10と配線電極11が形成されている。電子素子10の入出力ラインは 配線電極11に電気接続されている。カバー9には、素子基板8の配線電極11の位置に対応して電極12と図1(b)に示すように貫通孔13が形成されている。素子基板8の配線電極11とカバー9の電極12とは、真空チャンバ内での表面清浄、活性化による常温接合プロセスで接合されている。
半導体ウエハ18には複数個の素子基板8が図2(a)に示すように多数取りされており、カバーウエハ19には複数個のカバー9が同様に多数取りされている。
また、カバーウエハ19には、それぞれ電極材料7を付ける貫通孔13として外側が内側よりも広いテーパー状の穴が、レーザ、ケミカルエッチング法、ドライエッチング法、ブラスト法などにより形成され、カバーウエハ表面の貫通孔13の位置に対応してスパッタ、メッキプロセスにより金属材料を形成して電極12が付けられている。貫通孔13の形状は、電極12に向かって径が小さくなるテーパー状であるとも言える。
(1) カバーウエハをヤング率10MPa以下、厚みが0.2mm以下のフレキシブル基板を用いたため、加熱による熱膨張差が発生した場合、カバー9が変形することによって応力の集中を避けることができる。
(5) グリッドに半田、電極に、硬度が低く、面心立方構造で弾性、塑性変形しやすいAu、もしくはCuを用いることにより、熱歪により発生した応力をグリッドが変形して吸収することにより接合部への応力集中を避ける。
(6) 真空チャンバ内でプラズマ、原子ビーム、光エネルギーなどのエネルギーにより接合表面を清浄化して常温で接合するので、加熱して接合する時より、接合時の熱歪の発生を抑えることができる。
上記の実施の形態では、図2(a)に示したように1枚の半導体ウエハ18に対して1枚のカバーウエハ19を貼り合わせるものとして説明したが、カバーウエハ19を、図4に示すようにローラー23に巻装したロール状態で供給し、半導体ウエハ18のパターンと位置合わせしながら、接合時に荷重をライン状に印加しながらローラー23を移動させて貼り合わせることにより、連続的な生産が容易となり、パッケージコストが下がる。
実施の形態1では、1枚の半導体ウエハ18に対して1枚のカバーウエハ19を貼り合わせ、これをダイシングソー20によって切断して、電子素子パッケージ22に個片化したが、図5に示すように、1枚の半導体ウエハ18を複数枚の集合体24a〜24nに切断し、その集合体24a〜24nに対して、集合体24a〜24nと同サイズのカバーウエハ19Aを接合し、これをダイシングで個片化する。これにより、元のウエハサイズが大きくなっても接合プロセスは同一の装置で組立てをすることができる。
なお、上記の各実施の形態において、カバー9の少なくとも一方の面に絶縁膜を形成したものを使用することによって、完成した電子素子パッケージの内部に水分が浸透することを防止できる。
8 素子基板
9 カバー
10 電子素子
11 配線電極
12,15,16 電極
13 貫通孔
14 隔壁部
17 電子素子パッケージの内部
18 半導体ウエハ
19 カバーウエハ
21 切断線
22 電子素子パッケージ
23 ローラー
24a〜24n 半導体ウエハ18を切断した集合体
Claims (4)
- 複数の電子素子と前記複数の電子素子のそれぞれを取り囲む第1隔壁部と前記電子素子に接続される第1電極が設けられたウエハを作製する工程と、
前記第1電極に対応して形成された貫通孔とこの貫通孔を通して一部が露出した第2電極と前記第1隔壁部に対応する第2隔壁部が形成されたポリイミドシートからなるウエハカバーを作製する工程と、
前記第1電極と前記第2電極と前記第1隔壁部と前記第2隔壁部をそれぞれ洗浄する清浄化工程と、
前記第1電極と前記第2電極とを位置合わせし、前記第1隔壁部と前記第2隔壁部とを位置合わせし、それぞれを荷重印加して常温接合する接合工程と、
前記第1隔壁部と前記第2隔壁部が積層されている部分を切断して前記電子素子ごとの電子素子パッケージに個片化する分割工程とからなる
電子素子パッケージの製造方法。 - 前記清浄化工程が、
プラズマ、原子ビーム、光エネルギーのいずれか1つを照射することである
請求項1記載の電子素子パッケージの製造方法。 - 前記ウエハカバーをロール状態で供給し、前記ウエハカバーと前記ウエハと位置合わせし、荷重をライン状に印加しながら接合する
請求項1または2のいずれか1項に記載の電子素子パッケージの製造方法。 - 前記ウエハカバーとして、少なくとも一方の面に絶縁膜を形成したものを用いる
請求項1から3のいずれか1項に記載の電子素子パッケージの製造方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2006333909A JP4889466B2 (ja) | 2006-12-12 | 2006-12-12 | 電子素子パッケージの製造方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2006333909A JP4889466B2 (ja) | 2006-12-12 | 2006-12-12 | 電子素子パッケージの製造方法 |
Publications (3)
Publication Number | Publication Date |
---|---|
JP2008147466A JP2008147466A (ja) | 2008-06-26 |
JP2008147466A5 JP2008147466A5 (ja) | 2009-10-22 |
JP4889466B2 true JP4889466B2 (ja) | 2012-03-07 |
Family
ID=39607292
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2006333909A Expired - Fee Related JP4889466B2 (ja) | 2006-12-12 | 2006-12-12 | 電子素子パッケージの製造方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP4889466B2 (ja) |
Families Citing this family (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP5005521B2 (ja) * | 2007-12-07 | 2012-08-22 | シャープ株式会社 | 半導体装置の製造方法、および半導体装置 |
JP5800568B2 (ja) * | 2011-05-13 | 2015-10-28 | スタンレー電気株式会社 | 半導体素子の製造方法 |
JP6314731B2 (ja) * | 2014-08-01 | 2018-04-25 | 株式会社ソシオネクスト | 半導体装置及び半導体装置の製造方法 |
Family Cites Families (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH1019924A (ja) * | 1996-07-05 | 1998-01-23 | Murata Mfg Co Ltd | 小型電子部品 |
JP2004248243A (ja) * | 2002-12-19 | 2004-09-02 | Murata Mfg Co Ltd | 電子部品およびその製造方法 |
JP4342174B2 (ja) * | 2002-12-27 | 2009-10-14 | 新光電気工業株式会社 | 電子デバイス及びその製造方法 |
JP4404647B2 (ja) * | 2004-01-21 | 2010-01-27 | 京セラ株式会社 | 電子装置および電子部品封止用基板 |
JP2006093589A (ja) * | 2004-09-27 | 2006-04-06 | Nippon Dempa Kogyo Co Ltd | 中空樹脂パッケージ装置 |
-
2006
- 2006-12-12 JP JP2006333909A patent/JP4889466B2/ja not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JP2008147466A (ja) | 2008-06-26 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
WO2009104438A1 (ja) | 弾性波装置及びその製造方法 | |
JP5077357B2 (ja) | 圧電デバイス | |
JP4539155B2 (ja) | センサシステムの製造方法 | |
JP2007318058A (ja) | 電子部品及びその製造方法 | |
JP2009044123A (ja) | 電子部品の製造方法および電子部品。 | |
TWI534068B (zh) | 製造構件的方法與製造構件裝置的方法,以及構件和構件裝置 | |
JP4889466B2 (ja) | 電子素子パッケージの製造方法 | |
JP5269301B2 (ja) | 弾性表面波装置 | |
WO2015046402A1 (ja) | 弾性波装置および弾性波モジュール | |
JP5848079B2 (ja) | 弾性波デバイス及びその製造方法 | |
JP2006245090A (ja) | 半導体用パッケージ及びその製造方法 | |
JP5991452B2 (ja) | 水晶振動装置及びその製造方法 | |
TWI640161B (zh) | 電子裝置及電子裝置的製造方法 | |
JP5262136B2 (ja) | 電子部品の製造方法 | |
JP2006186357A (ja) | センサ装置及びその製造方法 | |
JP2006201158A (ja) | センサ装置 | |
JP2007027565A (ja) | 半導体装置の製造方法 | |
KR100862379B1 (ko) | 표면탄성파 디바이스 패키지 및 그 제조방법 | |
JP4455352B2 (ja) | 電子素子用基板の製造方法 | |
JP5823759B2 (ja) | 電子デバイスパッケージの製造方法、電子デバイスパッケージ及び発振器 | |
JP2010501115A (ja) | 基板と基板上の突起電極との間の応力低減 | |
JP2006126212A (ja) | センサ装置 | |
JP2008103382A (ja) | 半導体装置及びその製造方法 | |
JP6557481B2 (ja) | 電子装置 | |
JP2011054791A (ja) | 電子デバイス及びその製造方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
RD04 | Notification of resignation of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7424 Effective date: 20080430 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20090903 |
|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20090903 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20091014 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20110729 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20110809 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20111011 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20111115 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20111213 |
|
R151 | Written notification of patent or utility model registration |
Ref document number: 4889466 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R151 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20141222 Year of fee payment: 3 |
|
LAPS | Cancellation because of no payment of annual fees |