WO2007049417A1 - 回路モジュールの製造方法および回路モジュール - Google Patents

回路モジュールの製造方法および回路モジュール Download PDF

Info

Publication number
WO2007049417A1
WO2007049417A1 PCT/JP2006/318925 JP2006318925W WO2007049417A1 WO 2007049417 A1 WO2007049417 A1 WO 2007049417A1 JP 2006318925 W JP2006318925 W JP 2006318925W WO 2007049417 A1 WO2007049417 A1 WO 2007049417A1
Authority
WO
WIPO (PCT)
Prior art keywords
resin material
wiring board
circuit module
resin
board
Prior art date
Application number
PCT/JP2006/318925
Other languages
English (en)
French (fr)
Inventor
Nobuaki Ogawa
Original Assignee
Murata Manufacturing Co., Ltd.
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Murata Manufacturing Co., Ltd. filed Critical Murata Manufacturing Co., Ltd.
Priority to JP2007542274A priority Critical patent/JP4702370B2/ja
Publication of WO2007049417A1 publication Critical patent/WO2007049417A1/ja

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4871—Bases, plates or heatsinks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/16—Fillings or auxiliary members in containers or encapsulations, e.g. centering rings
    • H01L23/18—Fillings characterised by the material, its physical or chemical properties, or its arrangement within the complete device
    • H01L23/24—Fillings characterised by the material, its physical or chemical properties, or its arrangement within the complete device solid or gel at the normal operating temperature of the device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/16—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different main groups of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. forming hybrid circuits
    • H01L25/165—Containers
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/22—Secondary treatment of printed circuits
    • H05K3/28—Applying non-metallic protective coatings
    • H05K3/284—Applying non-metallic protective coatings for encapsulating mounted components
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4912—Layout
    • H01L2224/49171—Fan-out arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01004—Beryllium [Be]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/095—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00 with a principal constituent of the material being a combination of two or more materials provided in the groups H01L2924/013 - H01L2924/0715
    • H01L2924/097—Glass-ceramics, e.g. devitrified glass
    • H01L2924/09701—Low temperature co-fired ceramic [LTCC]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/1901—Structure
    • H01L2924/1904—Component type
    • H01L2924/19041—Component type being a capacitor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/191—Disposition
    • H01L2924/19101—Disposition of discrete passive components
    • H01L2924/19105—Disposition of discrete passive components in a side-by-side arrangement on a common die mounting substrate
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/01—Dielectrics
    • H05K2201/0183—Dielectric layers
    • H05K2201/0187—Dielectric layers with regions of different dielectrics in the same layer, e.g. in a printed capacitor for locally changing the dielectric properties
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10227—Other objects, e.g. metallic pieces
    • H05K2201/10378—Interposers
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10613—Details of electrical connections of non-printed components, e.g. special leads
    • H05K2201/10954—Other details of electrical connections
    • H05K2201/10977—Encapsulated connections
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/20—Details of printed circuits not provided for in H05K2201/01 - H05K2201/10
    • H05K2201/2018—Presence of a frame in a printed circuit or printed circuit assembly
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/11—Treatments characterised by their effect, e.g. heating, cooling, roughening
    • H05K2203/1147—Sealing or impregnating, e.g. of pores

Definitions

  • the present invention relates to a method for manufacturing a circuit module in which a flat wiring board and a frame-shaped terminal plate are joined, and a circuit module manufactured by the manufacturing method.
  • circuit modules described in Patent Documents 1 to 4 there are circuit modules described in Patent Documents 1 to 4 as circuit modules that can be downsized by increasing the mounting density.
  • a plurality of connection electrodes are formed on the surface of a flat wiring board, and a plurality of connection electrodes corresponding to the plurality of connection electrodes are formed on the surface of a frame-shaped terminal board.
  • the surface of the terminal board faces the surface, and the connection electrode of the wiring board and the connection electrode of the terminal board are joined using a joining material such as solder.
  • a circuit component such as a semiconductor element is mounted on the surface of the wiring board inside the terminal board.
  • the circuit board is covered with a cavity composed of the inner surface of the terminal board and the surface of the wiring board so as to cover the circuit component. Filled with fat.
  • Filling the cavity with grease means protecting the circuit components mounted on the wiring board (when the circuit parts are connected to the wiring board by wire bonding, preventing short-circuiting due to wires, bare chips, etc.
  • the purpose is to prevent short circuit due to foreign matter mixing between fine terminals) and improve mechanical strength.
  • the properties required for the resin are indispensable for the fluidity to enter the gaps between the wires and fine terminals and the good adhesion to the substrate. Therefore, it is preferable that the resin easily wets and spreads on the substrate having a low viscosity at the time of application.
  • connection electrode of the wiring board and the connection electrode of the terminal board are joined using a conductive joining material such as solder
  • a gap is necessarily generated between adjacent joining materials.
  • the low-viscosity resin passes through this gap.
  • the grease that passes through the gap causes the following problems.
  • the resin when the resin is applied when the wiring board is in the sub-board state, the resin protrudes from the outer periphery of the substrate, causing a dimensional defect or a defective appearance due to the protrusion, and a deterioration in quality due to an increase in variation in the external dimension.
  • the back side of the board When the resin wraps around, it covers the surface-mounting terminal electrode, which may cause a connection failure when the wiring board is mounted on another mounting board.
  • Patent Document 1 JP-A-6-216314
  • Patent Document 2 JP-A-7-50357
  • Patent Document 3 Japanese Patent Laid-Open No. 2000-101348
  • Patent Document 4 Japanese Patent Laid-Open No. 2001-339137
  • a preferred embodiment of the present invention aims to provide a circuit module that can prevent the resin from flowing out to the outside when the cavity constituted by the wiring board and the terminal board is filled with the resin.
  • a manufacturing method and a circuit module are provided.
  • a method of manufacturing a circuit module includes a flat wiring board having a plurality of connection electrodes arranged on a surface, and a plurality of connection electrodes.
  • a step of preparing a frame-shaped terminal board having a plurality of corresponding connection electrodes, and a plurality of connection electrodes of the wiring board and a plurality of connection electrodes of the terminal board are each separately provided with a conductive bonding material.
  • a step of applying a first resin material that fills the gap between the two, and after applying the first resin material, the second resin material is applied to the cavity so as to cover the circuit component. And a step of filling in.
  • a flat wiring board and a frame-shaped terminal board are prepared.
  • a plurality of connection electrodes are provided on the surface of the wiring board, and a plurality of connection electrodes corresponding to the connection electrodes of the wiring board are formed on the terminal board.
  • These corresponding connection electrodes are bonded to each other with a conductive bonding material such as solder or a conductive adhesive. Due to the bonding, there is a gap between adjacent conductive bonding materials. A space is formed.
  • circuit components are mounted on the surface of the wiring board inside the terminal board. The circuit components may be mounted before, after, and at the same time before joining the terminal board to the wiring board.
  • the circuit component may be surface-mounted on the wiring board using solder or the like, or may be wire-bonded or mounted face-down using bumps after being mounted face-up.
  • the sealing resin (second resin material) is filled into the cavity formed by the inner surface of the terminal board and the surface of the wiring board.
  • a first resin material that fills the gap between the inner surface of the terminal board and the surface of the wiring board is applied in a ring shape.
  • the first resin material is used as a sealing material to prevent the sealing resin from flowing out through the gap between the bonding materials due to its fluidity when the sealing resin is filled. It has a role.
  • the first resin material fills at least the gap between the terminal board and the wiring board, it is not always necessary to enter the gap between the bonding materials.
  • the application of the first resin material is preferably after the circuit component is mounted, but may be performed before the circuit component is mounted.
  • the cavity is filled with the second resin material that is the sealing resin.
  • the second resin material any material with good leveling properties can be used, so that the surface of the resin after filling can be flattened and can easily go around circuit components. Moreover, the filling time can be shortened. Since the gap between the terminal board and the wiring board is filled with the first resin material, the second resin material can be reliably prevented from flowing out through the gap between the bonding materials.
  • the connection electrode on the wiring board and the connection electrode on the terminal board may be arranged on the frame shape (4 sides), or on the 2 sides, or even on the 3 sides. .
  • the viscosity should be set to be higher than the viscosity so that the first resin material does not flow outside through the gap between the bonding materials.
  • the connection electrode is arranged on the side, since the bonding material (connection electrode) is not provided on at least one side, the first electrode is set so that the flow stops between the terminal board and the wiring board. It is necessary to set the viscosity of the resin material.
  • the first resin material has a higher viscosity at the same temperature before curing than in the same atmosphere, and passes through the gap between the conductive bonding materials to the outside. It should have enough viscosity to prevent it from flowing out. Since the first resin material has a high viscosity, it can be prevented from flowing out without any additional processing. Even if the viscosity of the first resin material is high, it has some fluidity, so it may pass through the gap between the terminal board and the wiring board and enter the gap between the conductive bonding members. It is good that the flow can be stopped between the joining members by the surface tension of the first resin material.
  • the high viscosity may be a level that slightly enters the gap between the wiring board and the terminal board, or may be a level that enters the gap between the conductive bonding materials. 's or more (25 ° C, 5 rpm) is good.
  • the resin material having a high viscosity before curing is required to have a high viscosity even in a high temperature range where the fluidity is improved only at room temperature (at the time of application).
  • the leveling property is deteriorated, and when the cavity is filled, the surface maintains a wavy shape at the time of application. It may not be flat. Moreover, in addition to the problem of the construction method in which a high-viscosity resin takes a long coating time, there is a case where a stable sealing property with poor adhesion to the substrate cannot be obtained. Therefore, as the second resin material, it is preferable to use a resin material having a low viscosity (leveling properties), preferably less than lOOPa's (25 ° C, 5 rpm). .
  • the first resin material and the second resin material are both thermosetting resin materials
  • the first and second resin materials can be thermally cured simultaneously. In other words, only one curing process is required, so the number of processing steps can be reduced, and the thermal effects on circuit components can be reduced.
  • the first resin material and the second resin material are mixed resin compositions of thermosetting resin and inorganic filler, and the content of the inorganic filler contained in the first resin material is It may be higher than the content of the inorganic filler contained in the second resin material. In this case, the viscosity can be freely adjusted according to the content of the inorganic filler. If the thermosetting resin used as the base material for the first and second resin materials is of the same system, it can be cured at the same temperature. In addition, it is possible to prevent the occurrence of peeling or the like due to the good bonding between the two in the cured state.
  • a radiation-curable or radiation-cured dual-use resin material is used as the first resin material, and a thermosetting resin material is used as the second resin material.
  • a thermosetting resin material is used as the second resin material.
  • the flow should be irradiated even if a low-viscosity resin is used. Therefore, it is possible to prevent the first resin material from flowing out through the gap between the bonding materials. In this case, the time required for the coating operation can be shortened and the adhesion to the substrate is good.
  • Examples of radiation include all types of radiation such as ultraviolet rays, electron beams, visible rays, infrared rays, and far infrared rays.
  • ultraviolet rays, electron beams, and visible rays are desirable because they can cure the outer surface of the resin in a short time.
  • Either the radiation curable type or the radiation curable / thermosetting type of resin material may be used as the first resin material.
  • the second resin material is a thermosetting material, radiation is used. Hard and thermosetting resin materials are desirable.
  • the first resin material is applied so as to fill a gap between the conductive bonding materials and terminate at a position where at least a part of the peripheral surface of the conductive bonding material is open to the outside. Good.
  • the first resin material may be applied so that it terminates before reaching the conductive bonding material, or it may be applied so that it terminates at a position surrounding the entire circumference of the conductive bonding material. In the latter case, the first resin material surrounds the entire circumference of the conductive bonding material, so that the effect of reinforcing the bonding material is higher than that of the former and insulation between the bonding materials is good. Can increase the sex.
  • solder flash phenomenon may occur if the solder melts and expands due to heat during mounting on a mother board or the like.
  • the solder completely covered with the resin may peel off the interface between the resin and the substrate due to melting and expansion, and the molten solder may flow into the slight gap to cause a short circuit defect.
  • the first resin material is applied so that the gap between the conductive bonding materials is filled and a part of the peripheral surface of the conductive bonding material is opened to the outside, it is terminated.
  • the solder expanded due to melting can be released and the solder flash phenomenon can be prevented.
  • the first resin material may have a thixotropy that does not flow after coating.
  • the shape after application can be maintained until it is cured, so that application management is easy, and the first resin material passes through the gap between the bonding materials. It can be surely prevented from flowing out.
  • a terminal electrode electrically connected to the connection electrode via a conductor extending in the thickness direction of the terminal plate may be formed on the back surface of the terminal plate.
  • the terminal electrode of the terminal board can be used as a terminal electrode when the circuit module is mounted on a mother board or the like.
  • the conductor extending in the thickness direction of the terminal board may be a via-hole conductor that penetrates the inside of the terminal board, or may be a through-hole or a pattern electrode formed on the outer or inner surface of the terminal board. May be.
  • a circuit component different from the circuit component mounted on the front surface of the wiring board may be mounted on the back surface of the wiring board. In this way, electronic components can be mounted on both sides of the wiring board, and the mounting density can be increased.
  • the wiring board may be a ceramic multilayer board formed by laminating a plurality of ceramic layers
  • the terminal board may be a resin board.
  • a ceramic multilayer substrate is used as the wiring substrate
  • a complicated circuit can be formed inside the wiring substrate, so that the circuit density can be increased.
  • a resin board is used as a terminal board, the resin board can absorb the difference in thermal expansion between the mother board and the wiring board when the circuit module is mounted on a mother board or the like. Effects of the embodiment
  • the gap between the terminal board and the wiring board is filled with the first resin material, and then the cavity is filled with the second resin material.
  • the second grease material one with good leveling can be used, the surface of the second grease material after filling can be flattened, and it can be easily wrapped around the circuit components. Can do.
  • the first grease material can reliably prevent the second grease material from flowing out through the gaps between the bonding materials, so that the appearance failure, poor connection with the outside, breakage failure, etc. Can be prevented.
  • FIG. 1 is a cross-sectional view of a first embodiment of a circuit module according to the present invention.
  • FIG. 2 is a bottom view of the circuit module shown in FIG.
  • FIG. 3 is a cross-sectional view taken along line III-III in FIG.
  • FIG. 4 is an exploded perspective view of the circuit module shown in FIG.
  • FIG. 5 is a process diagram showing the first half of the method for manufacturing the circuit module shown in FIG. 1.
  • FIG. 6 is a process diagram showing the second half of the method for manufacturing the circuit module shown in FIG. 1.
  • FIG. 7 is a view showing another embodiment of a method for applying a first resin material.
  • FIG. 8 is a view showing still another embodiment of the first resin material application method.
  • FIG. 9 is a perspective view showing a modification of the terminal board.
  • FIG. 1 to 4 show a first embodiment of a circuit module according to the present invention.
  • This circuit module A has a structure in which a frame-like terminal board 10 is joined to a flat wiring board 1.
  • the wiring board 1 is a ceramic multilayer board formed by laminating a plurality of ceramic layers such as LTCC (Low-Temperature Coefficient Ceramic) and has a plurality of land on one main surface.
  • An electrode 2 is formed, and a plurality of circuit components 3 are connected thereon.
  • the surface layer and inner layer of the wiring board 1 are provided with electrode patterns mainly made of silver and copper. Wiring for connecting passive element patterns such as capacitors and inductors, and circuit components 3 and passive elements. A pattern is formed.
  • the circuit component 3 is a surface mount component such as a multilayer ceramic capacitor that is soldered to the land electrode 2, and a surface mount such as a semiconductor device that is face down mounted on the land electrode 2 via bumps.
  • the land electrode 2 is connected to a plurality of connection electrodes 6 or a plurality of pad electrodes 7 formed on the other main surface via via-hole conductors 4 and internal wirings 5 provided inside the wiring board 1.
  • the connection electrode 6 is arranged in a frame shape near the outer periphery of the wiring board 1.
  • the nod electrode 7 is formed in a region inside the connection electrode 6 arranged in a frame shape, and via a circuit component 8 such as an integrated circuit element mounted on the other main surface of the wiring board 1 and a bonding wire 9. It is connected.
  • the integrated circuit element 8 is mounted on the other main surface of the wiring board 1.
  • Surface-mounted components such as Mic capacitors and face-down mounted components such as semiconductor devices may be mounted.
  • the wiring board 1 may be a resin board.
  • the terminal board 10 is made of a frame-shaped resin board, and the outer dimension of the terminal board 10 is the same as or slightly smaller than that of the wiring board 1.
  • the terminal board 10 is joined to the other main surface of the wiring board 1 through the conductive bonding material 20. As a result, cavity 11 is formed.
  • the thickness of the terminal board 10 including the bonding material 20 is set to be thicker than the height of the circuit component 8 including the bonding wires 9 mounted on the other main surface of the wiring board 1.
  • a plurality of terminal electrodes 13 see FIG.
  • connection electrodes 12 and the terminal electrodes 13 extend the terminal plate 10 in the thickness direction. They are connected to each other through via hole conductors 14 penetrating through them.
  • the terminal electrode 13 is connected to an electrode of the mounting board when the circuit module A is mounted on a mounting board such as a mother board.
  • the terminal board 10 may be a frame-shaped ceramic board. It is particularly preferable that the interlayer connection conductor is a thin plate conductor obtained by bending a thin metal plate, and the terminal plate 10 is a molded oil-repellent terminal plate formed by molding the thin plate conductor with a resin. If the interlayer connection conductor is formed by bending a thin metal plate, even if stress is applied to the terminal plate 10, connection reliability can be ensured without disconnection of the interlayer connection conductor.
  • connection electrode 6 of the wiring board 1 and the connection electrode 12 of the terminal board 10 are electrically connected via a conductive bonding material 20 such as solder or conductive adhesive, and mechanically bonded. It has been. In this example, solder was used as the bonding material 20.
  • the inner periphery of the terminal board 10 is coated and cured with the first resin material 21 in a ring shape.
  • a gap with the wiring board 1 is filled with the first resin material 21.
  • the remaining region of the cavity 11 is filled and cured with the second resin material 22, and the entire circuit component 8 including the bonding wire 9 is embedded in the second resin material 22.
  • the thickness of the terminal board 10 including the bonding material 20 is thicker than the height of the circuit component 8 including the bonding wire 9, the resin material 22 does not protrude from the terminal board 10.
  • the first resin material 21 and the second resin material 22 are the same type or the same type of thermosetting resin. It is composed of a mixed resin composition with a machine filler.
  • the content of the inorganic filler contained in the first resin material 21 is higher than the content of the inorganic filler contained in the second resin material 22.
  • the viscosity is set higher than the viscosity at the time of filling the second resin material 22.
  • the first resin material 21 has a higher viscosity at the same temperature and the same atmosphere before curing than the second resin material 22 and flows out through the gap between the bonding materials 20. It is preferable to have a viscosity that can prevent this.
  • the second resin material 22 should have a fluidity that can easily go around the gaps of the bonding wires 9 and the circuit components 8 that have good leveling properties.
  • the surface of the second resin material 22 is provided so as to be convex near the center in the cavity 11! However, it may be concave near the center. .
  • thermosetting resin used as the base material of the first and second resin materials 21 and 22 examples include epoxy resin, phenol resin, and cyanate resin excellent in heat resistance and moisture resistance.
  • examples of inorganic fillers that can be used include alumina, silica, and titer. If the first and second resin materials 21, 22 and the resin constituting the terminal board 10 are of the same system or the same quality, the bonding properties of the resin materials 21, 22 and the terminal board 10 are also good. It becomes.
  • FIG. 5 (a) shows a state in which the wiring board 1 is prepared.
  • the connection electrode 6 and the pad electrode 7 are arranged so as to face the upper side of the wiring board 1.
  • FIG. 5B shows a state in which the connection electrode 12 of the terminal board 10 is connected to the connection electrode 6 of the wiring board 1 through the bonding material 20.
  • solder is used as the bonding material 20
  • mass production can be improved by performing reflow soldering.
  • a gap ⁇ is formed between the bonding materials 20 arranged between the wiring board 1 and the terminal board 10.
  • FIG. 5C shows a state in which the circuit component 8 is mounted on the upper surface of the wiring board 1 surrounded by the terminal board 10 and the circuit component 8 and the pad electrode 7 are connected by the bonding wire 9.
  • FIG. 6 (a) shows the inside of the cavity 11 constituted by the terminal board 10 and the wiring board 1, and the first resin material 21 is applied along the inner peripheral surface of the terminal board 10. Indicates the state.
  • An automatic application device such as a dispenser can be used for application.
  • the first resin material 21 has a high viscosity at the time of application (for example, lOOPa's or more, preferably 200Pa's or more (25 ° C, 5rp m)) Therefore, the resin material 21 fills the gap between the wiring board 1 and the terminal board 10 and does not flow outside through the gap ⁇ between the bonding materials 20.
  • the resin material 21 is applied such that it fills the gap ⁇ between the bonding materials 20 and a part of the peripheral surface of the bonding material 20 is terminated at a position opened to the outside (see FIG. 3). . Therefore, the resin material 21 can reinforce the bonding material 20 to increase the bonding strength, and the resin material 21 can increase the insulation between the bonding materials 20. Furthermore, since a part of the peripheral surface of the bonding material 20 is exposed to the outside, even if the bonding material (solder) 20 melts and expands due to heat when the circuit module ⁇ is mounted on the mother board, etc. Since the expanded pressure can be released from the open portion, the solder flash phenomenon can be prevented. Note that the first resin material 21 may be cured by heating at this stage, but in this example, it is not cured. The first resin material 21 should be applied so that it does not adhere to the circuit components 8 and the bonding wires 9!
  • FIG. 6B shows a state in which the second resin material 22 is filled in the cavity 11 to which the first resin material 21 is applied.
  • the second resin material 22 is a low-viscosity resin (lOOPa's or less (25 ° C, 5 rpm) is better) than the first resin material 21, so that it has good fluidity. It can easily flow into the gaps and around circuit components 8. Since the gap between the terminal board 10 and the wiring board 1 is already filled with the first resin material 21, the terminal board 10 and the wiring board 1 can be used even with the second resin material 22 having good fluidity. Will not leak outside through the gap.
  • lOOPa's or less (25 ° C, 5 rpm) is better
  • the first resin material 21 and the second resin material 22 are thermally cured simultaneously. If both resin materials 21 and 22 are made of the same type (or the same type) of thermosetting resin, they are cured at the same temperature, which simplifies the heat treatment process and allows multiple thermal cycles to be applied to circuit components. No need to give to 8. By curing the resin materials 21 and 22, a protective layer for protecting the circuit component 8 is formed, but the protective layer does not protrude from the terminal electrode 13 of the terminal board 10 to the outside. Finally, as shown in FIG. 6 (c), the circuit module A is completed by connecting the circuit component 3 to the land electrode 2 on the back side of the wiring board 1.
  • the first resin material 21 is applied so as to be terminated at a position where the gap ⁇ between the bonding materials 20 is satisfied was shown.
  • the first resin material 21 may be applied so that it terminates between the terminal board 10 and the wiring board 1 before reaching the bonding material 20.
  • the resin material 21 maintains the form at the time of application, so that it reaches the bonding material 20 as described above. It can be made to terminate between the terminal board 10 and the wiring board 1.
  • FIG. 7B shows an example in which the first resin material 21 is applied so as to completely surround the bonding material 20. This is a case where a material having a relatively low viscosity is used as the first resin material 21, and the first resin material 21 is heated with hot air or hot wire so that it does not spread more than necessary. The flow of the resin material (in the case of thermosetting resin) 21 may be stopped.
  • FIG. 8 shows another example of the application method of the first resin material 21.
  • the first resin material 21 is a radiation-curing type or radiation-curing / thermosetting type resin material.
  • an ultraviolet irradiation type resin or an ultraviolet ray thermosetting type resin may be used.
  • the second resin material is a thermosetting resin material as described above.
  • the radiation UV such as ultraviolet rays is applied when the first resin material 21 fills the gap between the bonding materials 20. Irradiate.
  • the radiation irradiation site is the outside of the terminal board 10, but it may be inside.
  • the resin material 21 that fills the gaps between the bonding materials 20 is cured, so that further outflow can be prevented.
  • the resin material 21 facing the cavity side is cured by irradiation of the radiation, so that the resin material 21 flows further. Can be prevented. Since the irradiation of the radiation only needs to stop the flow of the resin material 21, it takes a short time of about 1 to several seconds and does not require time for curing.
  • the resin material 21 is temporarily cured by irradiation with radiation as described above.
  • the resin material 22 of 2 By filling the resin material 22 of 2 and then heat-treating, both the resin materials 21 and 22 can be fully cured at the same time.
  • Radiation curable type or radiation curable Since the viscosity at the time of application is relatively low, the coating time can be shortened.
  • FIG. 9 shows various modified examples of the frame-shaped terminal board.
  • FIG. 9 (a) is an example in which the connection electrode 12 on the front surface of the terminal plate 10A and the terminal electrode (not shown) on the back surface are connected by the connection pattern electrode 15 formed on the side surface.
  • the connection pattern electrode 15 may be formed on either the outer surface or the inner surface of the terminal board 10A.
  • FIG. 9B shows an example in which the connection electrode 12 on the front surface of the terminal plate 10B and the terminal electrode 13 on the back surface are connected by the through hole 16.
  • the through hole 16 is an electrode formed on the inner surface of a hole that penetrates the terminal board 10B in the thickness direction.
  • connection electrode 12 on the front surface of the terminal plate 10C and the terminal electrode (not shown) on the back surface are connected by the connection pattern electrode 17 formed on the side surface.
  • Reference numeral 17 is formed on the inner surface of the groove.
  • FIG. 9 (d) shows a connection pattern of a concave groove structure in which a connection electrode 12 on the front surface of a terminal plate 10D and a terminal electrode (not shown) on the back surface are formed as a via-hole conductor (not shown).
  • connection pattern electrode 18 is applied to an electrode 12a having a large amount of solder such as a ground electrode (electrode having a large land). This is because a large-area electrode such as a ground electrode is most susceptible to thermal expansion due to solder melting.
  • the wiring board 1 in the child board state is prepared and the terminal board 10 is joined to the wiring board 1
  • the wiring board 1 in the aggregate board state is prepared and the wiring A method may be used in which a plurality of terminal boards 10 are joined to the substrate 1 and the circuit components 8 are mounted and the resin materials 21 and 22 are filled and then divided into sub-substrates.
  • the resin materials 21 and 22 do not protrude to the dividing line (break groove), so that a break failure can be prevented.
  • the wiring board of the present invention has a flat plate shape.
  • the flat plate plate shape may be formed with shallow irregularities formed only when the surface is completely flat.
  • a shallow recess may be formed in a wiring board, and a circuit component may be mounted therein.
  • the connection electrodes of the wiring board and the connection electrodes of the terminal board may be arranged on the frame side, that is, on the two sides or on the three sides. Also in this case, since the gap between the wiring board 1 and the terminal board 10 can be filled with the first grease material 21, the second grease material 22 flows to the outside. Can be prevented.

Abstract

【課題】配線基板と端子板とで構成されるキャビティに樹脂を充填する場合に、樹脂が外部へ流れ出すのを防止できる回路モジュールの製造方法を提供する。 【解決手段】配線基板１の接続電極６と枠状端子板１０の接続電極１２とをそれぞれ導電性接合材２０により接合し、端子板１０の内側面と配線基板１の表面とで構成されるキャビティ１１内に回路部品８を搭載する。端子板１０の内側面と配線基板１の表面との間に両者の隙間を埋める高粘度の第１の樹脂材料２１を塗布した後、回路部品８を覆うように低粘度の第２の樹脂材料２２をキャビティ１１に充填する。第１の樹脂材料２１によって第２の樹脂材料２２が接合材２０の隙間を通って外部へ流れ出すのを防止できる。

Description

明 細 書
回路モジュールの製造方法および回路モジュール 技術分野
[0001] 本発明は、平板状の配線基板と枠状の端子板とを接合した回路モジュールの製造 方法およびその製造方法により製造された回路モジュールに関するものである。 背景技術
[0002] 従来、実装密度を高めて小型化できる回路モジュールとして、特許文献 1〜4に記 載のものがある。この回路モジュールは、平板状の配線基板の表面に複数の接続電 極を形成するとともに、枠状の端子板の表面に前記複数の接続電極に対応する複数 の接続電極を形成し、配線基板の表面に端子板の表面を対向させて、配線基板の 接続電極と端子板の接続電極とをはんだなどの接合材を用いて接合したものである 。端子板の内側の配線基板の表面には、半導体素子のような回路部品が搭載され、 この回路部品を覆うように、端子板の内側面と配線基板の表面とで構成されるキヤビ ティに榭脂が充填される。
[0003] キヤビティに榭脂を充填するのは、配線基板上に搭載された回路部品の保護（回 路部品がワイヤボンディングで配線基板に接続される場合には、ワイヤーよれによる 短絡防止、ベアチップゃフリップチップの場合には微細端子間への異物混入による 短絡等の防止）と機械的強度向上とを目的としている。そのため、榭脂に求められる 特性は、ワイヤや微細端子間の隙間に入り込む流動性や、基板との良好な密着性な どが不可欠である。よって、榭脂は塗布時の粘度が低ぐ基板にぬれ広がり易いこと が好ましい。
[0004] ところが、前記のように配線基板の接続電極と端子板の接続電極とをはんだなどの 導電性接合材を用いて接合した場合、隣合う接合材間には必ず隙間が発生するの で、粘度の低い榭脂はこの隙間を通り抜けてしまう。隙間を通り抜けた榭脂は、以下 のような問題を引き起こす。すなわち、配線基板が子基板状態のときに榭脂を塗布す る場合には、榭脂が基板の外周からはみ出し、そのはみ出しによる寸法不良や外観 不良、外形寸法バラツキの増大による品質低下を引き起こす。さらに、基板の裏面側 へ榭脂が回り込むことで、表面実装用の端子電極を覆ってしまい、配線基板を別の 実装基板に実装する際に接続不良を引き起こす可能性がある。また、配線基板が集 合基板状態のときに榭脂を塗布する場合には、集合基板を子基板に分割 (ブレイク） するためのブレイク溝を、外周へはみ出た榭脂が埋めてしまうことがある。そのため、 ブレイク強度が上がってしまい、ブレイク不良による生産性の低下を引き起こす。 特許文献 1 :特開平 6— 216314号公報
特許文献 2：特開平 7— 50357号公報
特許文献 3 :特開 2000— 101348号公報
特許文献 4：特開 2001— 339137号公報
発明の開示
発明が解決しょうとする課題
[0005] そこで、本発明の好ま ヽ実施形態の目的は、配線基板と端子板とで構成されるキ ャビティに榭脂を充填する場合に、榭脂が外部へ流れ出すのを防止できる回路モジ ユールの製造方法および回路モジュールを提供することにある。
課題を解決するための手段
[0006] 前記目的を達成するため、本発明の好ましい実施形態に係る回路モジュールの製 造方法は、表面に配置された複数の接続電極を有する平板状の配線基板と、前記 複数の接続電極に対応する複数の接続電極を有する枠状の端子板とを準備するェ 程と、前記配線基板の複数の接続電極と前記端子板の複数の接続電極とをそれぞ れ個別に導電性接合材を介して接合する工程と、前記端子板の内側面と前記配線 基板の表面とで構成されるキヤビティ内に、回路部品を搭載する工程と、前記端子板 の内側面と前記配線基板の表面との間に、両者の隙間を埋める第 1の榭脂材料を塗 布する工程と、前記第 1の榭脂材料を塗布した後、前記回路部品を覆うように、第 2 の榭脂材料を前記キヤビティに充填する工程と、を有するものである。
[0007] 本発明では、まず平板状の配線基板と枠状の端子板とを準備する。配線基板の表 面には複数の接続電極が設けられ、端子板には配線基板の接続電極に対応する複 数の接続電極が形成されている。これら対応する接続電極同士を半田や導電性接 着剤などの導電性接合材で接合する。接合によって、隣合う導電性接合材間には隙 間が形成される。次に、端子板より内側の配線基板の表面に、回路部品を搭載する 。なお、回路部品の搭載は、配線基板に端子板を接合する前、後、さらには同時でも よい。回路部品は、配線基板に対して半田などを用いて表面実装してもよいし、フエ ースアップで搭載した後、ワイヤーボンディングしてもよぐあるいはバンプを用いてフ エースダウン実装してもよい。次に、端子板の内側面と配線基板の表面とで構成され るキヤビティに封止用榭脂 (第 2の榭脂材料)を充填するのであるが、封止用榭脂の 充填の前に、端子板の内側面と配線基板の表面との間に、両者の隙間を埋める第 1 の榭脂材料を環状に塗布する。第 1の榭脂材料は、封止用榭脂を充填した時、封止 用榭脂がその流動性によって接合材間の隙間を通って外部へ流れ出るのを防止す るためのシーリング材としての役割を持つものである。第 1の榭脂材料は少なくとも端 子板と配線基板との隙間を埋めるものであればよぐ必ずしも接合材間の隙間に入り 込む必要はない。なお、第 1の榭脂材料の塗布は、回路部品を搭載する後であること が好ましいが、回路部品を搭載する前でもよい。第 1の榭脂材料によって端子板と配 線基板との隙間を埋めた後、キヤビティに封止用榭脂である第 2の榭脂材料を充填 する。第 2の榭脂材料はレべリング性のよい任意の材料を用いることができるので、充 填後の榭脂表面を平坦にすることができ、回路部品の周囲にも容易に回り込むこと ができ、しかも充填時間を短縮できる。端子板と配線基板との隙間が第 1の榭脂材料 によって埋められているので、第 2の榭脂材料が接合材間の隙間を通って外部へ流 れ出すのを確実に防止できる。
第 1の榭脂材料と第 2の榭脂材料とは異なる成分組成を有するものであることが望 ましいが、異なる成分組成とは、異なる榭脂で構成される場合のほか、母材となる榭 脂は同じで、添加物の量や種類が異なる場合も含む。配線基板の接続電極および 端子板の接続電極は、枠状 (4辺）に配置されたもののほカゝ、 2辺に配置されたもので もよぐさらには 3辺に配置されたものでもよい。接続電極が 4辺に配置されている場 合には、第 1の榭脂材料が接合材間の隙間を通って外部へ流出しないような粘度以 上に設定すればよいが、 2辺または 3辺に接続電極が配置されている場合には、少 なくとも 1辺は接合材 (接続電極)が設けられていないため、端子板と配線基板との間 で流動が停止するように第 1の榭脂材料の粘度を設定する必要がある。 [0009] 第 1の榭脂材料は、第 2の榭脂材料に比べて、硬化前における同一温度'同一雰 囲気下での粘度が高ぐかつ導電性接合材間の隙間を通って外部へ流れ出すのを 防止できる程度の粘度を有するのがよい。第 1の榭脂材料の粘度が高いので、何ら の追加的処理を行うことなく外部への流れ出しを防止できる。第 1の榭脂材料の粘度 が高いといっても、ある程度の流動性を有するため、端子板と配線基板との隙間を通 り、導電性接合部材間の隙間に入り込む可能性があるが、第 1の榭脂材料の表面張 力により接合部材の間で流動を止めることができる程度がよい。ここで、高い粘度とは 、配線基板と端子板の隙間に若干入りこむ程度であってもよいし、導電性接合材間 の隙間に入り込む程度であってもよぐ lOOPa ' s以上、好ましくは 200Pa ' s以上（25 °C、 5rpm)がよい。なお、硬化前の粘度が高い榭脂材料とは、常温時 (塗布時)だけ でなぐ流動性のよくなる高温域においても、同様に粘度が高いことが必要である。
[0010] 第 2の榭脂材料として粘度の高い榭脂を使用すると、レべリング性が悪くなり、キヤ ビティに充填した際に表面が塗布時の波うつた形状を維持してしま 、、平坦にならな いことがある。また、粘度の高い榭脂は塗布時間が長くかかるという工法上の問題の ほか、基板との密着性が悪ぐ安定した封止性が得られないこともある。したがって、 第 2の榭脂材料としては、粘度が低!ヽ（レべリング性のょ ヽ)榭脂材料を用いるのがよ く、好ましくは lOOPa' s以下（25°C、 5rpm)がよい。
[0011] 第 1の榭脂材料を第 2の榭脂材料より高い粘度とした場合に、第 1の榭脂材料と第 2 の榭脂材料を共に熱硬化型榭脂材料とし、第 1の榭脂材料と第 2の榭脂材料とを同 時に熱硬化させる工程をさらに有するのがよい。この場合には、第 1の榭脂材料を塗 布し、第 2の榭脂材料を充填した後で、第 1,第 2の榭脂材料を同時に熱硬化させる ことができる。つまり、硬化処理は 1回で済むので、処理工数を減らすことができ、回 路部品などへの熱影響を少なくすることができる。
[0012] 第 1の榭脂材料と第 2の榭脂材料を熱硬化型榭脂と無機フィラーとの混合榭脂組 成物とし、第 1の榭脂材料に含まれる無機フィラーの含有率を第 2の榭脂材料に含ま れる無機フィラーの含有率より高くしてもよい。この場合には、無機フィラーの含有率 によって粘度を自由に調整することができる。なお、第 1と第 2の榭脂材料の母材とな る熱硬化性榭脂を同系統とした場合には、同一温度で熱硬化させることができるとと もに、硬化状態での両者の接合性がよぐ剥離等の発生を防止できる。
[0013] 第 1の榭脂材料として放射線硬化型または放射線硬化'熱硬化両用型榭脂材料を 使用し、第 2の榭脂材料として熱硬化型榭脂材料を使用し、第 1の榭脂材料を塗布 する工程と第 2の榭脂材料を充填する工程との間に、第 1の榭脂材料に放射線を照 射して硬化させる工程を設けてもょ ヽ。第 1の榭脂材料として放射線硬化型または放 射線硬化 ·熱硬化両用型榭脂材料を使用した場合には、粘性の低!ヽ榭脂を使用し ても、その流動を放射線を照射することで停止させることができるため、第 1の榭脂材 料が接合材間の隙間を通って外部へ流れ出てしまうのを防止できる。この場合には、 塗布作業の時間を短縮でき、かつ基板との密着性もよい。放射線としては、紫外線、 電子線、可視光線、赤外線、遠赤外線などあらゆる放射線を含む。特に、紫外線、電 子線、可視光線は、短時間で榭脂の外表面を硬化させることができる点で望ましい。 なお、第 1の榭脂材料として放射線硬化型または放射線硬化 ·熱硬化両用型榭脂材 料のいずれを使用してもよいが、第 2の榭脂材料が熱硬化型の場合には、放射線硬 ィ匕 ·熱硬化両用型榭脂材料が望ましい。
[0014] 第 1の榭脂材料を、導電性接合材間の隙間を満たし、かつ導電性接合材の周面の 少なくとも一部が外部に開放された位置で終端となるように塗布するのがよい。第 1の 榭脂材料を導電性接合材に到達する前で終端となるように塗布してもよ 、し、導電性 接合材の周囲全周を取り巻く位置で終端となるように塗布してもよいが、後者の場合 には、第 1の榭脂材料が導電性接合材の周囲全周を取り巻いているため、前者に比 ベて接合材を補強する効果が高ぐかつ接合材間の絶縁性を高めることができる。伹 し、接合材が半田の場合、半田がマザ一ボード等への実装時の熱で溶融'膨張する と、半田フラッシュ現象が発生する可能性がある。つまり、榭脂により完全に覆われた 半田は、溶融'膨張により樹脂と基板との界面を引き剥がし、その僅かな隙間に溶融 した半田が流れ込み、ショート不良を発生させる可能性がある。これに対し、第 1の榭 脂材料を、導電性接合材間の隙間を満たし、かつ導電性接合材の周面の一部が外 部に開放された位置で終端となるように塗布した場合には、接合材の補強効果と絶 縁性の向上効果の他に、溶融により膨張した半田を開放部力 逃がすことができる ので、半田フラッシュ現象を防止できる。 [0015] 第 1の榭脂材料は、塗布後に流動しないようなチキソ性を有するものを使用してもよ い。第 1の榭脂材料がチキソ性を有する場合には、塗布後の形状を硬化するまで保 持できるので、塗布管理が容易であり、第 1の榭脂材料が接合材間の隙間を通って 外部へ流れ出てしまうのを確実に防止できる。
[0016] 端子板の裏面に、端子板の厚み方向に延びる導電体を介して接続電極と電気的 に接続された端子電極を形成してもよい。この場合には、端子板の端子電極を回路 モジュールをマザ一ボードなどに実装する際の端子電極として用いることができる。 端子板の厚み方向に延びる導電体としては、端子板の内部を貫通するビアホール導 体であってもよいし、スルーホールでもよぐさらに端子板の外側面または内側面に 形成されたパターン電極であってもよ 、。
[0017] 配線基板の裏面に、配線基板の表面に搭載した回路部品とは別の回路部品を実 装してもよい。このようにすれば、配線基板の両面に電子部品を搭載することができ、 実装密度を高めることができる。
[0018] 配線基板は複数のセラミック層を積層してなるセラミック多層基板であり、端子板は 榭脂基板であってもよい。配線基板としてセラミック多層基板を用いた場合、配線基 板の内部に複雑な回路を構成できるので、回路密度を高めることができる。また、端 子板として榭脂基板を用いると、この回路モジュールをマザ一ボードなどに実装した とき、マザ一ボードと配線基板との熱膨張差を榭脂基板が吸収できるため、望ましい 発明の好ましい実施形態の効果
[0019] 以上のように、本発明によれば、第 1の榭脂材料によって端子板と配線基板との隙 間を埋めた後、キヤビティに第 2の榭脂材料を充填するようにしたので、第 2の榭脂材 料としてレべリング性のよいものを使用でき、充填後の第 2の榭脂材料の表面を平坦 にすることができ、回路部品の周囲にも容易に回り込ませることができる。また、第 2 の榭脂材料が接合材間の隙間を通って外部へ流れ出すのを、第 1の榭脂材料によ つて確実に阻止できるため、外観不良や外部との接続不良、ブレイク不良などの発 生を防止できる。
図面の簡単な説明 [0020] [図 1]本発明にかかる回路モジュールの第 1実施形態の断面図である。
[図 2]図 1に示す回路モジュールの底面図である。
[図 3]図 1の III III線断面図である。
[図 4]図 1に示す回路モジュールの分解斜視図である。
[図 5]図 1に示す回路モジュールの製造方法の前半を示す工程図である。
[図 6]図 1に示す回路モジュールの製造方法の後半を示す工程図である。
[図 7]第 1の榭脂材料の塗布方法の他の実施形態を示す図である。
[図 8]第 1の榭脂材料の塗布方法のさらに他の実施形態を示す図である。
[図 9]端子板の変形例を示す斜視図である。
発明を実施するための最良の形態
[0021] (第 1実施形態）
図 1〜図 4は本発明にかかる回路モジュールの第 1実施形態を示す。この回路モジ ユール Aは、平板状の配線基板 1に枠状の端子板 10を接合した構造となって ヽる。
[0022] 配線基板 1は、例えば LTCC (Low-Temperature Co- firable Ceramic：低温焼結セ ラミック)などの複数のセラミック層を積層してなるセラミック多層基板であり、一主面に は複数のランド電極 2が形成され、その上に複数の回路部品 3が接続されている。ま た、配線基板 1の表層や内層には銀や銅を主とする電極パターンが設けられており、 キャパシタゃインダクタのような受動素子パターンや回路部品 3と受動素子とを接続 するための配線パターンを形成している。この例では、回路部品 3はランド電極 2には んだ付けされた例えば積層型セラミックコンデンサ等の表面実装部品と、ランド電極 2 にバンプを介してフェースダウン実装された例えば半導体デバイス等の表面実装部 品との組み合わせである力 これに限るものではない。ランド電極 2は、配線基板 1の 内部に設けられたビアホール導体 4および内部配線 5を介して他主面に形成された 複数の接続電極 6または複数のパッド電極 7と接続されている。接続電極 6は、図 4に 示すように配線基板 1の外周部近傍に枠状に配置されている。ノッド電極 7は枠状に 配置された接続電極 6より内側の領域に形成されており、配線基板 1の他主面に搭 載された集積回路素子などの回路部品 8とボンディングワイヤ 9を介して接続されて いる。この例では、配線基板 1の他主面に集積回路素子 8を搭載したが、積層型セラ ミックコンデンサ等の表面実装部品や半導体デバイス等のフェースダウン実装部品 などを搭載してもよい。なお、配線基板 1は榭脂基板であってもよい。
[0023] 端子板 10は枠状の榭脂基板よりなり、その外形寸法は配線基板 1と同一あるいは やや小さぐ端子板 10を配線基板 1の他主面に導電性接合材 20を介して接合する こと〖こよって、キヤビティ 11が形成される。接合材 20を含む端子板 10の厚みは、配 線基板 1の他主面に搭載されたボンディングワイヤ 9を含む回路部品 8の高さより厚く 設定されている。配線基板 1の他主面と対向する端子板 10の一主面には、配線基板 1の接続電極 6と対向する複数の接続電極 12が枠状に配置されている。また、端子 板 10の他主面には、接続電極 12と対応する複数の端子電極 13 (図 4参照）が形成 されており、接続電極 12と端子電極 13とは、端子板 10を厚み方向に貫通するビアホ ール導体 14を介して相互に接続されている。端子電極 13は、この回路モジュール A をマザ一ボード等の実装基板に実装する際、実装基板の電極と接続される。なお、 端子板 10は枠状のセラミック板であってもよい。なお、層間接続導体が金属薄板を 折り曲げ加工した薄板状導体であり、端子板 10がこの薄板状導体を榭脂でモールド 成型してなるモールド榭脂性の端子板であることが特に好ま 、。層間接続導体が 金属薄板を折り曲げカ卩ェしたものであれば、端子板 10に応力が加わったとしても、 層間接続導体が断線することなぐ接続信頼性を確保できる。
[0024] 配線基板 1の接続電極 6と、端子板 10の接続電極 12とは、それぞれ半田や導電性 接着剤などの導電性接合材 20を介して電気的に接続され、かつ機械的に接合され ている。この例では、接合材 20として半田を用いた。
[0025] 端子板 10と配線基板 1とで形成されるキヤビティ 11のうち、端子板 10の内周面に は環状に第 1の榭脂材料 21が塗布'硬化されており、端子板 10と配線基板 1との隙 間が第 1の榭脂材料 21によって埋められている。キヤビティ 11の残りの領域には第 2 の榭脂材料 22が充填'硬化されており、ボンディングワイヤ 9を含む回路部品 8の全 体が第 2の榭脂材料 22の中に埋設されて 、る。接合材 20を含む端子板 10の厚み は、ボンディングワイヤ 9を含む回路部品 8の高さより厚いので、榭脂材料 22が端子 板 10より突出することはない。
[0026] 第 1の榭脂材料 21と第 2の榭脂材料 22は同系統または同質の熱硬化型榭脂と無 機フイラ一との混合榭脂組成物で構成されている。特に、第 1の榭脂材料 21に含ま れる無機フィラーの含有率は第 2の榭脂材料 22に含まれる無機フィラーの含有率よ り高ぐそのために第 1の榭脂材料 21の塗布時の粘度は第 2の榭脂材料 22の充填 時の粘度より高く設定されている。特に、第 1の榭脂材料 21は、第 2の榭脂材料 22に 比べて、硬化前における同一温度 ·同一雰囲気下での粘度が高ぐかつ接合材 20 間の隙間を通って外部へ流れ出すのを防止できる程度の粘度を有するのがよい。一 方、第 2の榭脂材料 22は、レべリング性がよぐボンディングワイヤ 9の隙間や回路部 品 8の周囲に容易に回り込むことができる流動性を持つものがよい。なお、図 1では、 第 2榭脂材料 22の表面がキヤビティ 11内の中央部付近で凸状になるように設けられ て!、るが、中央部付近で凹状になって 、てもよ 、。
[0027] 第 1,第 2の榭脂材料 21 , 22の母材となる熱硬化性榭脂としては、例えば耐熱性、 耐湿性に優れたエポキシ榭脂、フエノール榭脂、シァネート榭脂などを用いることが でき、無機フイラ一としては、例えばアルミナ、シリカ、チタ-ァなどを用いることができ る。なお、第 1,第 2の榭脂材料 21, 22と端子板 10を構成する榭脂とが同系統また は同質であれば、榭脂材料 21, 22と端子板 10との接合性も良好となる。
[0028] ここで、回路モジュール Aの製造方法を、図 5,図 6を参照して説明する。図 5の（a) は、配線基板 1を準備した状態を示す。ここでは、接続電極 6とパッド電極 7とが配線 基板 1の上側を向くように配置されている。図 5の（b)は、配線基板 1の接続電極 6に 対して、端子板 10の接続電極 12を接合材 20を介して接続した状態を示す。接合材 20として半田を使用した場合には、リフロー半田付けを行うことで、量産性を高めるこ とができる。配線基板 1と端子板 10との間に配置された各接合材 20間には、隙間 δ (図 3参照）が形成される。図 5の (c)は、端子板 10で囲まれた配線基板 1の上面に回 路部品 8を搭載するとともに、ボンディングワイヤ 9によって回路部品 8とパッド電極 7と を接続した状態を示す。
[0029] 図 6の（a)は、端子板 10と配線基板 1とで構成されたキヤビティ 11内であって、端子 板 10の内周面に沿って第 1の榭脂材料 21を塗布した状態を示す。塗布には、デイス ペンサなどの自動塗布装置を用いることができる。第 1の榭脂材料 21は、その塗布 時における粘度が高く（例えば lOOPa ' s以上、好ましくは 200Pa ' s以上（25°C、 5rp m) )、そのため榭脂材料 21は配線基板 1と端子板 10との隙間を埋め、接合材 20間 の隙間 δを通って外部へ流れ出すことがない。この例では榭脂材料 21が接合材 20 間の隙間 δを満たし、接合材 20の周面の一部が外部に開放された位置で終端とな るように塗布されている（図 3参照)。そのため、榭脂材料 21が接合材 20を補強して 接合強度を高めることができ、かつ榭脂材料 21が接合材 20間の絶縁性を高めること ができる。さらに、接合材 20の周面の一部が外部へ露出しているので、回路モジュ ール Αをマザ一ボード等へ実装する際の熱で接合材 (半田） 20が溶融 '膨張しても、 膨張した圧力を開放部から逃がすことができので、半田フラッシュ現象を防止できる 。なお、この段階で第 1の榭脂材料 21を加熱硬化させてもよいが、この例では硬化さ せない。なお、第 1の榭脂材料 21は回路部品 8およびボンディングワイヤ 9に付着し な 、ように塗布するのがよ!/、。
[0030] 図 6の (b)は、第 1の榭脂材料 21が塗布されたキヤビティ 11内に第 2の榭脂材料 22 を充填した状態を示す。第 2の榭脂材料 22は第 1の榭脂材料 21に比べて粘度が低 ぃ榭脂（lOOPa ' s以下（25°C、 5rpm)がよい）であるため、流動性がよぐワイヤ 9の 隙間や回路部品 8の周囲へ容易に流れ込むことができる。端子板 10と配線基板 1と の隙間は第 1の榭脂材料 21で既に埋められているので、流動性のよい第 2の榭脂材 料 22であっても、端子板 10と配線基板 1との隙間を通って外部へ漏れ出ることがな い。
[0031] その後、第 1の榭脂材料 21と第 2の榭脂材料 22を同時に熱硬化させる。両方の榭 脂材料 21 , 22が同系統 (または同質)の熱硬化型榭脂よりなる場合には、同一温度 で硬化するので、熱処理工程が簡易になるとともに、複数回の熱サイクルを回路部品 8に与えずに済む。榭脂材料 21, 22を硬化させることにより、回路部品 8を保護する 保護層が形成されるが、その保護層は端子板 10の端子電極 13より外部へ突出する ことがない。最後に、図 6の（c)のように、配線基板 1の裏面側にあるランド電極 2に回 路部品 3を接続することによって、回路モジュール Aが完成する。
[0032] (第 2実施形態）
前記実施形態では、図 3,図 6の (a)に示すように、第 1の榭脂材料 21が接合材 20 間の隙間 δを満たした位置で終端となるように塗布した例を示したが、図 7の (a)に 示すように、第 1の榭脂材料 21が接合材 20に到達することなぐ端子板 10と配線基 板 1との間で終端となるように塗布してもよい。第 1の榭脂材料 21としてさらに高粘度 の材料あるいはチキソ性を有する材料を使用した場合、榭脂材料 21が塗布時の形 態を保持するため、上述のように接合材 20に到達することなく端子板 10と配線基板 1との間で終端とさせることができる。また、図 7の (b)は、第 1の榭脂材料 21が接合 材 20を完全に取り巻くように塗布した例である。これは、第 1の榭脂材料 21として比 較的粘度の低い材料を用いた場合であり、第 1の榭脂材料 21が必要以上に広がら ないように、熱風や熱線を用いて第 1の榭脂材料 (熱硬化性榭脂の場合) 21の流動 を止めてもよい。
[0033] (第 3実施形態）
図 8は、第 1の榭脂材料 21の塗布方法の他の例を示す。この実施形態では、第 1の 榭脂材料 21として、放射線硬化型または放射線硬化 '熱硬化両用型榭脂材料を使 用したものである。例えば、紫外線照射型榭脂または紫外線'熱硬化両用型榭脂を 使用すればよい。なお、第 2の榭脂材料は上述と同様に熱硬化型榭脂材料を使用し ている。
[0034] この場合には、第 1の榭脂材料 21をデイスペンサなどで塗布した後、第 1の榭脂材 料 21が接合材 20間の隙間を満たした段階で、紫外線などの放射線 UVを照射する 。図 8では、放射線の照射箇所を端子板 10の外側としたが、内側であってもよい。外 側の場合には、接合材 20間の隙間を満たした榭脂材料 21が硬化するため、それ以 上の流出を防止できる。内側の場合には、榭脂材料 21が接合材 20間の隙間を満た した段階で、放射線の照射によってキヤビティ側に面する榭脂材料 21が硬化するの で、榭脂材料 21がそれ以上流れ出るのを防止できる。放射線の照射は、榭脂材料 2 1の流動を止める程度でよいので、 1〜数秒程度の短時間で済み、硬化に時間を要 しない。
[0035] 第 1の榭脂材料 21として、放射線硬化'熱硬化両用型榭脂材料を使用した場合に は、上述のように放射線の照射によって榭脂材料 21を仮硬化させた状態で、第 2の 榭脂材料 22を充填し、その後で熱処理することで両方の榭脂材料 21, 22を同時に 本硬化させることができる。放射線硬化型または放射線硬化 ·熱硬化両用型榭脂材 料は、塗布時の粘度が比較的低いので、塗布時間を短縮できる。
[0036] (第 4実施形態）
図 9は、枠状の端子板として種々の変形例を示したものである。図 9の（a)は、端子 板 10Aの表面の接続電極 12と裏面の端子電極（図示せず）とを側面に形成した接 続用パターン電極 15によって接続した例である。接続用パターン電極 15は、端子板 10Aの外側面または内側面のいずれに形成してもよい。図 9の（b)は、端子板 10B の表面の接続電極 12と裏面の端子電極 13とをスルーホール 16によって接続した例 である。スルーホール 16は、端子板 10Bを厚み方向に貫通する穴の内面に電極を 形成したものである。図 9の（c)は、端子板 10Cの表面の接続電極 12と裏面の端子 電極（図示せず）とを側面に形成した接続用パターン電極 17によって接続した例で あるが、接続用パターン電極 17が凹溝の内面に形成されたものである。図 9の（d)は 、端子板 10Dの表面の接続電極 12と裏面の端子電極（図示せず）とを、ビアホール 導体（図示せず)と、側面に形成した凹溝構造の接続用パターン電極 18とで接続し た例である。特に、グランド電極などのはんだ量の多い電極 (ランドの大きい電極） 12 aに接続用パターン電極 18を適用した例である。グランド電極などの広い面積の電 極は、はんだ溶融による熱膨張の影響を最も受けやす 、からである。
[0037] 前記各実施形態では、子基板状態の配線基板 1を準備し、この配線基板 1に端子 板 10を接合する例について説明したが、集合基板状態の配線基板 1を準備し、その 配線基板 1に複数の端子板 10を接合し、回路部品 8の搭載、榭脂材料 21, 22の塗 布'充填後、子基板に分割する方法を用いてもよい。集合基板を子基板にチョコレー トブレイクで分割する場合、榭脂材料 21, 22が分割線 (ブレイク溝)まではみ出ない ので、ブレイク不良を防止できる。本発明の配線基板は平板状である力 平板状とは その表面が完全に平面である場合だけでなぐ浅い凹凸部が形成されたものでもよ い。例えば、特許文献 1に示されるように配線基板に浅い凹部を形成し、その中に回 路部品を搭載するようにしてもよい。前記各実施形態では、配線基板の接続電極お よび端子板の接続電極を、共に枠状すなわち 4辺すべてに配置した力 2辺あるいは 3辺に接続電極を配置してもよい。この場合も、第 1の榭脂材料 21によって配線基板 1と端子板 10との隙間を埋めることができるので、第 2の榭脂材料 22が外部へ流れ 出すのを防止できる。

Claims

請求の範囲
[1] 表面に配置された複数の接続電極を有する平板状の配線基板と、前記複数の接 続電極に対応する複数の接続電極を有する枠状の端子板とを準備する工程と、 前記配線基板の複数の接続電極と前記端子板の複数の接続電極とをそれぞれ個 別に導電性接合材を介して接合する工程と、
前記端子板の内側面と前記配線基板の表面とで構成されるキヤビティ内に、回路 部品を搭載する工程と、
前記端子板の内側面と前記配線基板の表面との間に、両者の隙間を埋める第 1の 榭脂材料を塗布する工程と、
前記第 1の榭脂材料を塗布した後、前記回路部品を覆うように、第 2の榭脂材料を 前記キヤビティに充填する工程と、
を有する回路モジュールの製造方法。
[2] 前記第 1の榭脂材料は、前記第 2の榭脂材料に比べて、硬化前における同一温度 •同一雰囲気下での粘度が高ぐかつ前記導電性接合材間の隙間を通って外部へ 流れ出すのを防止できる程度の粘度を有することを特徴とする請求項 1に記載の回 路モジュールの製造方法。
[3] 前記第 1の榭脂材料と前記第 2の榭脂材料は共に熱硬化型榭脂材料よりなり、前 記第 1の榭脂材料と前記第 2の榭脂材料とを同時に熱硬化させる工程をさらに有す ることを特徴とする請求項 2に記載の回路モジュールの製造方法。
[4] 前記第 1の榭脂材料と前記第 2の榭脂材料は、熱硬化型榭脂と無機フィラーとの混 合榭脂組成物であり、前記第 1の榭脂材料に含まれる無機フィラーの含有率は前記 第 2の榭脂材料に含まれる無機フィラーの含有率より高いことを特徴とする請求項3 に記載の回路モジュールの製造方法。
[5] 前記第 1の榭脂材料は放射線硬化型または放射線硬化 ·熱硬化両用型榭脂材料 であり、前記第 2の榭脂材料は熱硬化型榭脂材料であり、前記第 1の榭脂材料を塗 布する工程と前記第 2の榭脂材料を充填する工程との間に、前記第 1の榭脂材料に 放射線を照射して硬化させる工程を有することを特徴とする請求項 1に記載の回路 モジュールの製造方法。
[6] 前記第 1の榭脂材料を、前記導電性接合材間の隙間を満たし、かつ前記導電性接 合材の周面の少なくとも一部が外部に開放された位置で終端となるように塗布するこ とを特徴とする請求項 1ないし 5のいずれか 1項に記載の回路モジュールの製造方法
[7] 前記第 1の榭脂材料は、塗布後に流動しないようなチキソ性を有することを特徴と する請求項 1に記載の回路モジュールの製造方法。
[8] 前記端子板の裏面には、前記端子板の厚み方向に延びる導電体を介して前記接 続電極と電気的に接続された端子電極が形成されていることを特徴とする請求項 1な
V、し 7の 、ずれか 1項に記載の回路モジュールの製造方法。
[9] 前記配線基板の裏面には、別の回路部品が実装されていることを特徴とする請求 項 1な 、し 8の 、ずれか 1項に記載の回路モジュールの製造方法。
[10] 前記配線基板は複数のセラミック層を積層してなるセラミック多層基板であり、前記 端子板は榭脂基板であることを特徴とする請求項 1な 、し 9の 、ずれか 1項に記載の 回路モジュールの製造方法。
[11] 表面に配置された複数の接続電極を有する平板状の配線基板と、前記複数の接 続電極に対応する複数の接続電極を有する枠状の端子板とを備え、
前記配線基板の前記複数の接続電極と前記端子板の前記複数の接続電極とが導 電性接合材を介してそれぞれ接続されており、
前記端子板の内側面と前記配線基板の表面とで構成されるキヤビティ内に回路部 品が収納されており、
前記端子板の内側面と前記配線基板の表面との間に、両者の隙間を生める第 1の 榭脂材料が設けられており、かつ、前記キヤビティ内に、前記回路部品を覆うように、 第 2の榭脂材料が充填されている、
ことを特徴とする回路モジュール。
PCT/JP2006/318925 2005-10-24 2006-09-25 回路モジュールの製造方法および回路モジュール WO2007049417A1 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2007542274A JP4702370B2 (ja) 2005-10-24 2006-09-25 回路モジュールの製造方法

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2005-309129 2005-10-24
JP2005309129 2005-10-24

Publications (1)

Publication Number Publication Date
WO2007049417A1 true WO2007049417A1 (ja) 2007-05-03

Family

ID=37967539

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/JP2006/318925 WO2007049417A1 (ja) 2005-10-24 2006-09-25 回路モジュールの製造方法および回路モジュール

Country Status (2)

Country Link
JP (1) JP4702370B2 (ja)
WO (1) WO2007049417A1 (ja)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2009158801A (ja) * 2007-12-27 2009-07-16 Elpida Memory Inc 半導体装置の製造方法および半導体装置
WO2011077968A1 (ja) * 2009-12-22 2011-06-30 株式会社村田製作所 回路モジュールの製造方法、回路モジュール及び回路モジュールを備える電子機器
WO2015064642A1 (ja) * 2013-10-30 2015-05-07 京セラ株式会社 配線基板およびこれを用いた実装構造体
WO2017044736A1 (en) * 2015-09-11 2017-03-16 Ahmad Syed Taymur Process for protecting an electronic device by selective deposition of polymer coatings

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH10150069A (ja) * 1996-11-21 1998-06-02 Sony Corp 半導体パッケージ及びその製造方法
JPH11121655A (ja) * 1997-10-09 1999-04-30 Mitsubishi Electric Corp 半導体実装基板及びその封止方法

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004095767A (ja) * 2002-08-30 2004-03-25 Murata Mfg Co Ltd セラミック多層基板およびその製造方法
JP4048974B2 (ja) * 2003-02-24 2008-02-20 株式会社村田製作所 多層セラミック基板を備える電子部品の製造方法
CN100472764C (zh) * 2004-02-09 2009-03-25 株式会社村田制作所 元器件内装组件及其制造方法

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH10150069A (ja) * 1996-11-21 1998-06-02 Sony Corp 半導体パッケージ及びその製造方法
JPH11121655A (ja) * 1997-10-09 1999-04-30 Mitsubishi Electric Corp 半導体実装基板及びその封止方法

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2009158801A (ja) * 2007-12-27 2009-07-16 Elpida Memory Inc 半導体装置の製造方法および半導体装置
WO2011077968A1 (ja) * 2009-12-22 2011-06-30 株式会社村田製作所 回路モジュールの製造方法、回路モジュール及び回路モジュールを備える電子機器
CN102668074A (zh) * 2009-12-22 2012-09-12 株式会社村田制作所 电路模块的制造方法、电路模块及包括电路模块的电子设备
JPWO2011077968A1 (ja) * 2009-12-22 2013-05-02 株式会社村田製作所 回路モジュールの製造方法、回路モジュール及び回路モジュールを備える電子機器
WO2015064642A1 (ja) * 2013-10-30 2015-05-07 京セラ株式会社 配線基板およびこれを用いた実装構造体
WO2017044736A1 (en) * 2015-09-11 2017-03-16 Ahmad Syed Taymur Process for protecting an electronic device by selective deposition of polymer coatings
US9683132B2 (en) 2015-09-11 2017-06-20 Advanced Consulting Technologies, Inc. Process for protecting an electronic device by selective deposition of polymer coatings

Also Published As

Publication number Publication date
JPWO2007049417A1 (ja) 2009-04-30
JP4702370B2 (ja) 2011-06-15

Similar Documents

Publication Publication Date Title
US8324740B2 (en) Semiconductor device, and method of manufacturing multilayer wiring board and semiconductor device
CN101911852B (zh) 多层印刷布线板及利用该布线板的安装体
US20060087020A1 (en) Semiconductor device and method for producing the same
US7450395B2 (en) Circuit module and circuit device including circuit module
US20150318228A1 (en) Module and method for producing module
JPH1167968A (ja) ボールグリッドアレーパッケージ用印刷回路基板及びボールグリッドアレーパッケージ並びにそれらの製造方法
JP2001015650A (ja) ボールグリッドアレイパッケージとその製造方法
WO2009104599A1 (ja) 電子装置、実装基板積層体及びそれらの製造方法
US7663254B2 (en) Semiconductor apparatus and method of manufacturing the same
JPH09199635A (ja) 回路基板形成用多層フィルム並びにこれを用いた多層回路基板および半導体装置用パッケージ
KR20070024366A (ko) 언더필 재료를 사용하여 전자 부품을 탑재한 기판 및 그제조 방법
JP4725817B2 (ja) 複合基板の製造方法
JP2008159682A (ja) 多層プリント配線板およびその製造方法
JP4702370B2 (ja) 回路モジュールの製造方法
KR100748558B1 (ko) 칩 사이즈 패키지 및 그 제조 방법
TWI770405B (zh) 封裝元件及其製備方法
JP3666576B2 (ja) 多層モジュールおよびその製造方法
JP4849926B2 (ja) 半導体装置及び半導体装置の製造方法
JP2012182350A (ja) モジュール部品及びモジュール部品の製造方法
JP2005502187A (ja) 電子部品組立体の熱機械的信頼性を向上するためにパッケージレベルで予め塗布されるアンダーフィル
JP2001068604A (ja) 固定樹脂、異方性導電樹脂、半導体装置及びその製造方法、回路基板並びに電子機器
JP2967080B1 (ja) 半導体装置の実装体の製造方法
KR20030085449A (ko) 개량된 플립 칩 패키지
JPH0846084A (ja) 表面実装型半導体パッケージ及びその製造方法並びに半導体装置
JP2004014870A (ja) 回路モジュール及びその製造方法

Legal Events

Date Code Title Description
121 Ep: the epo has been informed by wipo that ep was designated in this application
WWE Wipo information: entry into national phase

Ref document number: 2007542274

Country of ref document: JP

NENP Non-entry into the national phase

Ref country code: DE

122 Ep: pct application non-entry in european phase

Ref document number: 06810493

Country of ref document: EP

Kind code of ref document: A1