JPH0258345A - 半導体装置 - Google Patents
半導体装置Info
- Publication number
- JPH0258345A JPH0258345A JP20833888A JP20833888A JPH0258345A JP H0258345 A JPH0258345 A JP H0258345A JP 20833888 A JP20833888 A JP 20833888A JP 20833888 A JP20833888 A JP 20833888A JP H0258345 A JPH0258345 A JP H0258345A
- Authority
- JP
- Japan
- Prior art keywords
- substrate
- semiconductor chip
- marks
- alignment
- pattern
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 58
- 239000000758 substrate Substances 0.000 claims abstract description 49
- 238000000034 method Methods 0.000 claims description 13
- 238000004519 manufacturing process Methods 0.000 claims description 8
- 239000000523 sample Substances 0.000 abstract description 2
- 230000000694 effects Effects 0.000 description 3
- 230000000007 visual effect Effects 0.000 description 3
- 238000009792 diffusion process Methods 0.000 description 1
- 238000009826 distribution Methods 0.000 description 1
- 238000005304 joining Methods 0.000 description 1
- 238000005476 soldering Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
- H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
［産業上の利用分野］
本発明は、半導体装置の製造方法に関するもので、さら
に詳しくは、半導体チップをフェースダウンで基板に固
着する場合に適用して有効な技術に関するものである。
に詳しくは、半導体チップをフェースダウンで基板に固
着する場合に適用して有効な技術に関するものである。
［従来の技術］
半導体チップを半導体チップをフェースダウンで基板に
固着する技術としてＣＣＢ等のワイヤレスボンディング
技術が知られている。
固着する技術としてＣＣＢ等のワイヤレスボンディング
技術が知られている。
このワイヤレスボンディング技術は、第３図に示すよう
に、半導体チップ１の表面（拡散面）を下側に向けた状
態で基板２に対して固着するものである。この場合の固
着は、半導体チップ１の電極上に形成されたバンプ１ａ
と基板２の上に形成されたパターン２ａとを半田付けで
接合することによって行われる。
に、半導体チップ１の表面（拡散面）を下側に向けた状
態で基板２に対して固着するものである。この場合の固
着は、半導体チップ１の電極上に形成されたバンプ１ａ
と基板２の上に形成されたパターン２ａとを半田付けで
接合することによって行われる。
ところで、上記のように半導体チップ１を基板２に対し
てフェースダウンで固着する場合、半導体チップ１の表
面に形成したバンプ１ａと基板２のパターン２ａとを合
致させる必要がある。
てフェースダウンで固着する場合、半導体チップ１の表
面に形成したバンプ１ａと基板２のパターン２ａとを合
致させる必要がある。
そこで、従来においては、第３図に符号３で示すハーフ
ミラ−を用いて次のようにして半導体チップ側のバンプ
１ａと基板側のパターン２ａとを合致させていた。
ミラ−を用いて次のようにして半導体チップ側のバンプ
１ａと基板側のパターン２ａとを合致させていた。
即ち、ハーフミラ−３を介して光をその固着予定領域に
横から投射し、それからの反射像をハーフミラ−３を介
して上方から目視観察することによって半導体チップ側
のバンプ１ａと基板側のパターン２ａとを合致させてい
た。
横から投射し、それからの反射像をハーフミラ−３を介
して上方から目視観察することによって半導体チップ側
のバンプ１ａと基板側のパターン２ａとを合致させてい
た。
［発明が解決しようとする課題］
しかし、上記のようにして半導体チップ側のバンプ１ａ
と基板側のパターン２ａとを合致させる場合には下記の
ような問題があった。
と基板側のパターン２ａとを合致させる場合には下記の
ような問題があった。
即ち、」−配力法では、半導体チップ側のバンプ１ａと
基板側のパターン２ａとを合致させるため。
基板側のパターン２ａとを合致させるため。
ハーフミラ−３を通じて半導体チップ側のバンプ１ａと
基板側のパターン２ａとの現況を目視ｖＡ察しているの
で、その作業性が悪く、スループットの低下を招来する
という問題があった。
基板側のパターン２ａとの現況を目視ｖＡ察しているの
で、その作業性が悪く、スループットの低下を招来する
という問題があった。
また、半導体チップ側のバンプ１ａと基板側のパターン
２ｂは細かいため、ハーフミラ−１ａを通じての目視観
察が難しく、したがって、半導体チップ１の基板２に対
する位置合せ精度が悪く。
２ｂは細かいため、ハーフミラ−１ａを通じての目視観
察が難しく、したがって、半導体チップ１の基板２に対
する位置合せ精度が悪く。
ボンディングの信頼性の低下を招来するという問題があ
った。これがため、フェースダウンボンディングを利用
する半導体装置の多ビン化が妨げられていた。
った。これがため、フェースダウンボンディングを利用
する半導体装置の多ビン化が妨げられていた。
本発明は、かかる点に鑑みなされたもので、スループッ
トの向上およびボンディングの信頼性の向上を図れる半
導体装置の製造方法を提供することを目的としている。
トの向上およびボンディングの信頼性の向上を図れる半
導体装置の製造方法を提供することを目的としている。
この発明の前記ならびにそのほかの目的と新規な特徴に
ついては、本明細書の記述および添附図面から明らかに
なるであろう。
ついては、本明細書の記述および添附図面から明らかに
なるであろう。
［課題を解決するための手段］
本願において開示される発明のうち代表的なものの概要
を説明すれば、下記のとおりである。
を説明すれば、下記のとおりである。
即ち１本発明の方法は、予め、基板の固着面に基準マー
クを形成しておくと共に半導体チップの裏面に上記基準
マークに対応する合せマークを形成しておき、上記基準
マークと上記合せマークとによって半導体チップの表面
に形成したバンプと基板のパターンとを合致させ、その
状態で半導体チップを基板に対しフェースダウンで接合
するようにしたものである。
クを形成しておくと共に半導体チップの裏面に上記基準
マークに対応する合せマークを形成しておき、上記基準
マークと上記合せマークとによって半導体チップの表面
に形成したバンプと基板のパターンとを合致させ、その
状態で半導体チップを基板に対しフェースダウンで接合
するようにしたものである。
［作用コ
上記した手段によれば、半導体チップ側のバンプと基板
側のパターンとを合致させるため、基板の固着面に設け
た基準マークと半導体チップ裏面に設けた合せマークと
を用いているため、目視観察が容易化され、しかも自動
認識も可能となり、簡単かつ迅速に半導体チップの基板
への位置合せが行えるという作用によって、位置合せ精
度が向上すると共に作業性が向上する。その結果、スル
ープットの向上およびボンディングの信頼性向上という
上記目的が達成されることになる。
側のパターンとを合致させるため、基板の固着面に設け
た基準マークと半導体チップ裏面に設けた合せマークと
を用いているため、目視観察が容易化され、しかも自動
認識も可能となり、簡単かつ迅速に半導体チップの基板
への位置合せが行えるという作用によって、位置合せ精
度が向上すると共に作業性が向上する。その結果、スル
ープットの向上およびボンディングの信頼性向上という
上記目的が達成されることになる。
［実施例］
以下１本発明に係る半導体装置の製造方法の実施例を図
面に基づいて説明する。
面に基づいて説明する。
第１図にはボンディングの際の半導体チップ１１と基板
１２の状態が示されている。
１２の状態が示されている。
ここで、基板１２には、半導体チップ１１の搭載領域外
側に基準マーク１２ａ、１２ｂ、１２ｃ。
側に基準マーク１２ａ、１２ｂ、１２ｃ。
１２ｄが付されている。ここで、基準マーク１２ａと基
準マーク１２ｂとは基板１２の横方向に半導体チップ１
１の搭載領域を挟むようにして設けられている。また、
基準マーク１２ｃと基準マーク１２ｄとは基板１２の縦
方向に半導体チップ１１の搭載領域を挟むようにして設
けられている。
準マーク１２ｂとは基板１２の横方向に半導体チップ１
１の搭載領域を挟むようにして設けられている。また、
基準マーク１２ｃと基準マーク１２ｄとは基板１２の縦
方向に半導体チップ１１の搭載領域を挟むようにして設
けられている。
一方、半導体チップ１１には、その裏面に合せマークｌ
ｌａ、ｌｌｂ、ｌｌｃが付されている。
ｌａ、ｌｌｂ、ｌｌｃが付されている。
これら合せマークｌｌａ、ｌｌｂ、ｌｌｃはそれらが一
直線上に並ばないように設けられている。
直線上に並ばないように設けられている。
つまり、ここでは合せマークｌｌａ、ｌｌｂを結ぶ直線
と合せマークｌｌｂ、ｌｌｃを結ぶ直線とが直交するよ
うな状態で合せマークｌｌａ、１１ｂ、ｌｌｃが形成さ
れており、半導体チップ１１が正規位置にあるとき即ち
半導体チップ１１の表面に形成したバンプと基板１２の
パターンとが合致した状態にあるとき１合せマークｌｌ
ａ、１１ｂの延長線上に上記基板１２の基準マーク１２
ａ。
と合せマークｌｌｂ、ｌｌｃを結ぶ直線とが直交するよ
うな状態で合せマークｌｌａ、１１ｂ、ｌｌｃが形成さ
れており、半導体チップ１１が正規位置にあるとき即ち
半導体チップ１１の表面に形成したバンプと基板１２の
パターンとが合致した状態にあるとき１合せマークｌｌ
ａ、１１ｂの延長線上に上記基板１２の基準マーク１２
ａ。
１２ｂが位置すると共に合せマークｌｌｂ、１１Ｃの延
長線上に上記基板１２の基準マーク１２Ｃ１１２ｄが位
置するようにされている。
長線上に上記基板１２の基準マーク１２Ｃ１１２ｄが位
置するようにされている。
上記合せマークｌｌａ、ｌｌｂ、ｌｌｃの形成は例えば
第２図で示すような器具１３を用いて行われるが、その
場合、半導体チップ１１の表面の。
第２図で示すような器具１３を用いて行われるが、その
場合、半導体チップ１１の表面の。
形成しようとする合せマークｌｌａ、ｌｌｂ、１１ｃに
対応する部分に例えばＡｆｌからなる合せマーク形成用
パターンを予め形成しておく。
対応する部分に例えばＡｆｌからなる合せマーク形成用
パターンを予め形成しておく。
そして、上記器具１３の上側の探針１３ａを上記合せマ
ーク形成用パターンに合致させ、下側の針１３ｂによっ
てインクを付着させるか、またはレーザによって合せマ
ークｌｌａ、ｌｌｂ、１１Ｃを形成する。
ーク形成用パターンに合致させ、下側の針１３ｂによっ
てインクを付着させるか、またはレーザによって合せマ
ークｌｌａ、ｌｌｂ、１１Ｃを形成する。
なお、基準マーク１２ａ、１２ｂ、１２ｃ、１２ｄの形
成はインク、レーザ等によって行われる。
成はインク、レーザ等によって行われる。
しかして、上記半導体チップ１１を基板１２に対して固
着する場合には１合せマークＬｌａ、１１ｂの延長線上
に上記基板１２の基準マーク１２ａ、１２ｂが位置する
ようにすると共に合せマークｌｌｂ、ｌｌｃの延長線上
に上記基板１２の基準マーク１２ｃ、１２ｄが位置する
ようにしてＸ。
着する場合には１合せマークＬｌａ、１１ｂの延長線上
に上記基板１２の基準マーク１２ａ、１２ｂが位置する
ようにすると共に合せマークｌｌｂ、ｌｌｃの延長線上
に上記基板１２の基準マーク１２ｃ、１２ｄが位置する
ようにしてＸ。
Ｙ方向の位置決めをし、その状態で半導体チップ１１の
基板１２への固着を行う。
基板１２への固着を行う。
上記した方法によれば下記のような効果を得ることがで
きる。
きる。
上記した方法によれば、半導体チップ１１側のバンプと
基板１２側のパターンとを合致させるため、基板１１の
固着面に設けた基準マーク１２ａ。
基板１２側のパターンとを合致させるため、基板１１の
固着面に設けた基準マーク１２ａ。
１２ｂ、１２ｃ、１２ｄと半導体チップ裏面に設けた合
せマークｌｌａ、ｌｌｂ、ｌｌｃとを用いそいるので、
その目視観察が容易となりしかも自動認識も可能となり
、簡単かつ迅速に半導体チップ１１の基板１２への位置
合せが行えるという作用によって、位置合せ精度が向上
すると共に作業性が向上する。その結果、スループット
の向上およびボンディングの信頼性向上を図れることに
なる。
せマークｌｌａ、ｌｌｂ、ｌｌｃとを用いそいるので、
その目視観察が容易となりしかも自動認識も可能となり
、簡単かつ迅速に半導体チップ１１の基板１２への位置
合せが行えるという作用によって、位置合せ精度が向上
すると共に作業性が向上する。その結果、スループット
の向上およびボンディングの信頼性向上を図れることに
なる。
以上本発明者によってなされた発明を実施例に基づき具
体的に説明したが１本発明は上記実施例に限定されるも
のではなく、その要旨を逸脱しない範囲で種々変更可能
であることはいうまでもない。
体的に説明したが１本発明は上記実施例に限定されるも
のではなく、その要旨を逸脱しない範囲で種々変更可能
であることはいうまでもない。
例えば、上記方法では、Ｘ、Ｙ方向の位置合わせを行う
ため合せマークを３個としているが、勿論合せマークを
４個以上設けても良い。
ため合せマークを３個としているが、勿論合せマークを
４個以上設けても良い。
また、上記方法では、Ｘ、Ｙ方向の位置合わせを行うた
め基準マークを４個設けているが、各方向１個ずつあれ
ば良い。
め基準マークを４個設けているが、各方向１個ずつあれ
ば良い。
［発明の効果］
本願において開示される発明のうち代表的なものによっ
て得られる効果を簡単に説明すれば下記のとおりである
。
て得られる効果を簡単に説明すれば下記のとおりである
。
即ち１本発明の方法では、予め、基板の固着面に基準マ
ークを形成しておくと共に半導体チップの裏面に上記基
市マークに対応する合せマークを形成しておき、上記基
準マークと上記合せマークとによって半導体チップの表
面に形成したバンプと基板のパターンとを合致させ、そ
の状態で半導体チップを基板に対しフェースダウンで接
合するようにしたので、目視観察が容易化されしかも自
動ｖ、ｍも可能となり、簡単かつ迅速に半導体チップの
基板への位置合せが行えることになる。その結果、位置
合せ精度が向上すると共に作業性が向上する。したがっ
て、スループットの向上およびボンディングの信頼性向
上が図れることになる。
ークを形成しておくと共に半導体チップの裏面に上記基
市マークに対応する合せマークを形成しておき、上記基
準マークと上記合せマークとによって半導体チップの表
面に形成したバンプと基板のパターンとを合致させ、そ
の状態で半導体チップを基板に対しフェースダウンで接
合するようにしたので、目視観察が容易化されしかも自
動ｖ、ｍも可能となり、簡単かつ迅速に半導体チップの
基板への位置合せが行えることになる。その結果、位置
合せ精度が向上すると共に作業性が向上する。したがっ
て、スループットの向上およびボンディングの信頼性向
上が図れることになる。
第１図は本発明に係る半導体装置の製造方法を説明する
ための半導体チップおよび基板の平面図。 第２図は半導体チップと合せマークを形成するために用
いられる器具の正面図、 第３図は半導体装置の製造方法を説明するための半導体
チップおよび基板の正面図である。
ための半導体チップおよび基板の平面図。 第２図は半導体チップと合せマークを形成するために用
いられる器具の正面図、 第３図は半導体装置の製造方法を説明するための半導体
チップおよび基板の正面図である。
Claims (1)
- 【特許請求の範囲】 １、半導体チップの表面に形成したバンプと基板のパタ
ーンとを合致させた状態で、半導体チップを基板に対し
フェースダウンで固着するにあたり、上記基板の固着面
に基準マークを形成しておくと共に上記半導体チップの
裏面に上記基準マークに対応する合せマークを形成して
おき、上記基準マークと上記合せマークとによって半導
体チップ側のバンプと基板側のパターンとを合致させ、
その状態で半導体チップを基板に対して固着するように
したことを特徴とする半導体装置の製造方法。 ２、上記Ｘ、Ｙ方向の位置合せのために上記基準マーク
および合せマークを２組設けたことを特徴とする請求項
１記載の半導体装置の製造方法。 ３、上記合せマークを半導体チップ裏面に形成するにあ
たり、半導体チップ表面における上記合せマークに対応
する部分に合せマーク形成用パターンを予め形成してお
くことを特徴とする請求項１または請求項２記載の半導
体装置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP20833888A JPH0258345A (ja) | 1988-08-24 | 1988-08-24 | 半導体装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP20833888A JPH0258345A (ja) | 1988-08-24 | 1988-08-24 | 半導体装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0258345A true JPH0258345A (ja) | 1990-02-27 |
Family
ID=16554619
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP20833888A Pending JPH0258345A (ja) | 1988-08-24 | 1988-08-24 | 半導体装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0258345A (ja) |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2001332863A (ja) * | 2000-02-25 | 2001-11-30 | Ibiden Co Ltd | 多層プリント配線板の製造方法 |
| US7842887B2 (en) | 2000-02-25 | 2010-11-30 | Ibiden Co., Ltd. | Multilayer printed circuit board |
| US7852634B2 (en) | 2000-09-25 | 2010-12-14 | Ibiden Co., Ltd. | Semiconductor element, method of manufacturing semiconductor element, multi-layer printed circuit board, and method of manufacturing multi-layer printed circuit board |
| JP2014229664A (ja) * | 2013-05-20 | 2014-12-08 | オリンパス株式会社 | 半導体装置、半導体装置の位置決め方法および半導体装置の位置決め装置 |
-
1988
- 1988-08-24 JP JP20833888A patent/JPH0258345A/ja active Pending
Cited By (14)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US8079142B2 (en) | 2000-02-25 | 2011-12-20 | Ibiden Co., Ltd. | Printed circuit board manufacturing method |
| US7842887B2 (en) | 2000-02-25 | 2010-11-30 | Ibiden Co., Ltd. | Multilayer printed circuit board |
| US8438727B2 (en) | 2000-02-25 | 2013-05-14 | Ibiden Co., Ltd. | Multilayer printed circuit board and multilayer printed circuit board manufacturing method |
| JP2001332863A (ja) * | 2000-02-25 | 2001-11-30 | Ibiden Co Ltd | 多層プリント配線板の製造方法 |
| US8186045B2 (en) | 2000-02-25 | 2012-05-29 | Ibiden Co., Ltd. | Multilayer printed circuit board and multilayer printed circuit board manufacturing method |
| US7855342B2 (en) | 2000-09-25 | 2010-12-21 | Ibiden Co., Ltd. | Semiconductor element, method of manufacturing semiconductor element, multi-layer printed circuit board, and method of manufacturing multi-layer printed circuit board |
| US7999387B2 (en) | 2000-09-25 | 2011-08-16 | Ibiden Co., Ltd. | Semiconductor element connected to printed circuit board |
| US7908745B2 (en) | 2000-09-25 | 2011-03-22 | Ibiden Co., Ltd. | Method of manufacturing multi-layer printed circuit board |
| US7893360B2 (en) | 2000-09-25 | 2011-02-22 | Ibiden Co., Ltd. | Semiconductor element, method of manufacturing semiconductor element, multi-layer printed circuit board, and method of manufacturing multi-layer printed circuit board |
| US7852634B2 (en) | 2000-09-25 | 2010-12-14 | Ibiden Co., Ltd. | Semiconductor element, method of manufacturing semiconductor element, multi-layer printed circuit board, and method of manufacturing multi-layer printed circuit board |
| US8959756B2 (en) | 2000-09-25 | 2015-02-24 | Ibiden Co., Ltd. | Method of manufacturing a printed circuit board having an embedded electronic component |
| US9245838B2 (en) | 2000-09-25 | 2016-01-26 | Ibiden Co., Ltd. | Semiconductor element |
| JP2014229664A (ja) * | 2013-05-20 | 2014-12-08 | オリンパス株式会社 | 半導体装置、半導体装置の位置決め方法および半導体装置の位置決め装置 |
| US10446501B2 (en) | 2013-05-20 | 2019-10-15 | Olympus Corporation | Semiconductor device, method of positioning semiconductor device, and positioning apparatus for semiconductor device |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6278193B1 (en) | Optical sensing method to place flip chips | |
| JPS61111561A (ja) | 半導体装置 | |
| MY129530A (en) | A method of and apparatus for aligning the bonding head of an apparatus for bonding semiconductor chips to a career material | |
| JPH0258345A (ja) | 半導体装置 | |
| US3700155A (en) | Apparatus for improving alignment of beam leaded bonding tools | |
| ATE163800T1 (de) | Verfahren und vorrichtung zum stapeln von substraten, die durch bonden miteinander zu verbinden sind | |
| JPH0587949U (ja) | 半導体チップ | |
| JP2534912B2 (ja) | ワイヤボンディング装置 | |
| JPS5826664B2 (ja) | 自動ワイヤボンデイング方法 | |
| KR19990063108A (ko) | 플립 칩 본딩용 부품, 플립 칩 본딩 확인용 부품 및 플립 칩본딩 방법 | |
| KR20000010954A (ko) | 반도체 장치의 제조방법 및 필름 캐리어 테이프 | |
| JPH0323646A (ja) | 半導体チップのパターン認識方法 | |
| JPH0467641A (ja) | 認識マーク付きフリツプチツプｉｃ | |
| KR940007536B1 (ko) | 범프 부착방법 | |
| JPS60198740A (ja) | 半導体装置 | |
| JPS62137818A (ja) | 半導体装置の製造方法 | |
| JPS6292342A (ja) | 表面実装用半導体パツケ−ジ | |
| JPH06310569A (ja) | 半導体素子のフェースダウンボンディング法 | |
| JPH0752740B2 (ja) | ボンディング方法 | |
| JPS61206234A (ja) | 感熱記録ヘツドのｉｃチツプリペア方法 | |
| JPH03272151A (ja) | ワイヤボンデイング装置の位置補正方法 | |
| JPH0198235A (ja) | 半導体装置の実装方法 | |
| JPH03160738A (ja) | フェースダウンチップとその製造方法およびその実装基板 | |
| JP2659286B2 (ja) | 半導体装置のワイヤボンディング方法 | |
| JPH03228390A (ja) | 混成集積回路装置 |