JP2958520B2 - 半導体装置の接合方法 - Google Patents
半導体装置の接合方法Info
- Publication number
- JP2958520B2 JP2958520B2 JP10012003A JP1200398A JP2958520B2 JP 2958520 B2 JP2958520 B2 JP 2958520B2 JP 10012003 A JP10012003 A JP 10012003A JP 1200398 A JP1200398 A JP 1200398A JP 2958520 B2 JP2958520 B2 JP 2958520B2
- Authority
- JP
- Japan
- Prior art keywords
- electrode
- film
- bump electrode
- bump
- photoresist
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/11—Manufacturing methods
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
- H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
- H01L2224/13001—Core members of the bump connector
- H01L2224/13005—Structure
- H01L2224/13007—Bump connector smaller than the underlying bonding area, e.g. than the under bump metallisation [UBM]
Landscapes
- Wire Bonding (AREA)
Description
【０００１】
【発明の属する技術分野】この発明は、バンプ電極を備
えた半導体装置の接合方法に関する。
えた半導体装置の接合方法に関する。
【０００２】
【従来の技術】従来、ＴＡＢ(Tape Automated Bonding)
方式においては、半導体装置にバンプ電極を形成し、こ
のバンプ電極をテープキャリアのフィンガリードに直接
ボンディング（接合）している。この場合、従来のバン
プ電極を備えた半導体装置は、図８に示すように構成さ
れている。すなわち、シリコンウエハ１上にはアルミニ
ウム又はアルミニウム合金からなる電極パッド２が形成
されている。電極パッド２は、図示してしないが、シリ
コンウエハ１のゲート等の内部電極と接続されている。
電極パッド２の周縁部は、この電極パッド２に対向して
開口３ａが形成された窒化シリコン等からなる絶縁膜３
で被覆されている。電極パッド２上には、バリアメタル
層４ａと接着メタル層４ｂとで構成されるアンダバンプ
層４が形成されている。アンダバンプ層４は、蒸着又は
スパッタにより形成されるもので、同図においては電極
パッド２およびこの電極パッド２の周囲の絶縁膜３上に
のみ形成されているが、実際の工程としては電極パッド
２および絶縁膜３上の全面に形成した上、バンプ電極５
を形成した後に、図示の如く、エッチング処理されるも
のである。この場合、アンダバンプ層４は電極パッド２
およびこの電極パッド２の周囲の絶縁膜３に固着され、
この固着面積が大きいことにより十分な接合強度が確保
される。アンダバンプ層４上には金からなるバンプ電極
５が形成されるが、このバンプ電極５はメッキにより形
成されるものであるため、その下地層としてアンダバン
プ層４上に金薄膜５ａが形成されている。この後、前述
した如く、バンプ電極５をマスクとして、バンプ電極５
の外側部分のアンダバンプ層４をエッチングにより除去
する。この場合、通常、等方性のウェットエッチングが
用いられる。
方式においては、半導体装置にバンプ電極を形成し、こ
のバンプ電極をテープキャリアのフィンガリードに直接
ボンディング（接合）している。この場合、従来のバン
プ電極を備えた半導体装置は、図８に示すように構成さ
れている。すなわち、シリコンウエハ１上にはアルミニ
ウム又はアルミニウム合金からなる電極パッド２が形成
されている。電極パッド２は、図示してしないが、シリ
コンウエハ１のゲート等の内部電極と接続されている。
電極パッド２の周縁部は、この電極パッド２に対向して
開口３ａが形成された窒化シリコン等からなる絶縁膜３
で被覆されている。電極パッド２上には、バリアメタル
層４ａと接着メタル層４ｂとで構成されるアンダバンプ
層４が形成されている。アンダバンプ層４は、蒸着又は
スパッタにより形成されるもので、同図においては電極
パッド２およびこの電極パッド２の周囲の絶縁膜３上に
のみ形成されているが、実際の工程としては電極パッド
２および絶縁膜３上の全面に形成した上、バンプ電極５
を形成した後に、図示の如く、エッチング処理されるも
のである。この場合、アンダバンプ層４は電極パッド２
およびこの電極パッド２の周囲の絶縁膜３に固着され、
この固着面積が大きいことにより十分な接合強度が確保
される。アンダバンプ層４上には金からなるバンプ電極
５が形成されるが、このバンプ電極５はメッキにより形
成されるものであるため、その下地層としてアンダバン
プ層４上に金薄膜５ａが形成されている。この後、前述
した如く、バンプ電極５をマスクとして、バンプ電極５
の外側部分のアンダバンプ層４をエッチングにより除去
する。この場合、通常、等方性のウェットエッチングが
用いられる。
【０００３】
【発明が解決しようとする課題】ところで、上記の半導
体装置のバンプ電極５は、通常、フォトレジストを用い
て電解メッキにより形成されるが、フォトレジストの厚
さを厚くすることができないため、フォトレジストの上
方へ突出して形成される。しかし、フォトレジストの上
方ではメッキ形成速度が等方性を有するため、バンプ電
極５の頭部形状が図８に示すような「きのこ」状に盛り
上がる。すなわち、バンプ電極５の頭部は中央部がほぼ
平坦で外周部が外輪山状に盛り上がった形状となる。こ
のため、このバンプ電極５の頭部表面に図示しないテー
プキャリアのフィンガリードをボンディングするために
ただ単に接触させたとき、バンプ電極５の頭部の外輪山
状の外周部表面の一部のみにフィンガリードが接触する
こととなり、この結果ボンディング（熱圧着）の条件に
よってはフィンガリードがバンプ電極５の頭部の外輪山
状の外周部表面のみに接合され、バンプ電極５の頭部の
ほぼ平坦な中央部表面に接合されないことがあり、ひい
ては接合強度が低下することがあるという問題がある。
この発明の課題は、十分な接合強度を得ることができる
半導体装置の接合方法を提供することである。
体装置のバンプ電極５は、通常、フォトレジストを用い
て電解メッキにより形成されるが、フォトレジストの厚
さを厚くすることができないため、フォトレジストの上
方へ突出して形成される。しかし、フォトレジストの上
方ではメッキ形成速度が等方性を有するため、バンプ電
極５の頭部形状が図８に示すような「きのこ」状に盛り
上がる。すなわち、バンプ電極５の頭部は中央部がほぼ
平坦で外周部が外輪山状に盛り上がった形状となる。こ
のため、このバンプ電極５の頭部表面に図示しないテー
プキャリアのフィンガリードをボンディングするために
ただ単に接触させたとき、バンプ電極５の頭部の外輪山
状の外周部表面の一部のみにフィンガリードが接触する
こととなり、この結果ボンディング（熱圧着）の条件に
よってはフィンガリードがバンプ電極５の頭部の外輪山
状の外周部表面のみに接合され、バンプ電極５の頭部の
ほぼ平坦な中央部表面に接合されないことがあり、ひい
ては接合強度が低下することがあるという問題がある。
この発明の課題は、十分な接合強度を得ることができる
半導体装置の接合方法を提供することである。
【０００４】
【課題を解決するための手段】この発明は、電極パッド
上に該電極パッドを露出させる開口を有する絶縁膜を設
け、該絶縁膜上および該絶縁膜の開口から露出された前
記電極パッド上に中間接続膜および金薄膜を設け、該金
薄膜上に粘度数百〜千数百ＣＰＳのフォトレジスト液を
滴下して、回転速度が数百ｒｐｍのスピンコーティング
により形成すべきバンプ電極の高さ以上で且つ３０μｍ
以下の厚さとなし、露光、現像してその周縁部が前記絶
縁膜の開口と前記電極パッドの周縁部との間に位置する
開口部が形成されたフォトレジスト膜を設け、該フォト
レジスト膜の開口から露出された前記金薄膜に金をメッ
キにより前記フォトレジスト膜から突出しない厚さに設
けて、高さ１０〜２５μｍの柱状のバンプ電極を形成
し、前記フォトレジスト膜を取り除いた上、前記バンプ
電極と他の電子部品の接続端子とを接合するようにした
ものである。この発明によれば、フォトレジスト膜の開
口から露出された金薄膜に金をメッキにより形成すべき
バンプ電極の高さ以上で且つ３０μｍ以下の厚さに形成
されたフォトレジスト膜の上面から突出しない厚さに設
けて高さ１０〜２５μｍのバンプ電極を形成しているの
で、バンプ電極が柱状となり、その上面がほぼ平坦とな
り、このためこのバンプ電極のほぼ平坦な上面に他の電
子部品の接続端子をボンディングのためにただ単に接触
させても、十分な接触面積を得ることができ、したがっ
て十分な接合強度を得ることができる。この場合、請求
項２に記載の如く、前記金薄膜上に滴下するフォトレジ
スト液の粘度は、ほぼ千ＣＰＳ程度とすることが望まし
い。
上に該電極パッドを露出させる開口を有する絶縁膜を設
け、該絶縁膜上および該絶縁膜の開口から露出された前
記電極パッド上に中間接続膜および金薄膜を設け、該金
薄膜上に粘度数百〜千数百ＣＰＳのフォトレジスト液を
滴下して、回転速度が数百ｒｐｍのスピンコーティング
により形成すべきバンプ電極の高さ以上で且つ３０μｍ
以下の厚さとなし、露光、現像してその周縁部が前記絶
縁膜の開口と前記電極パッドの周縁部との間に位置する
開口部が形成されたフォトレジスト膜を設け、該フォト
レジスト膜の開口から露出された前記金薄膜に金をメッ
キにより前記フォトレジスト膜から突出しない厚さに設
けて、高さ１０〜２５μｍの柱状のバンプ電極を形成
し、前記フォトレジスト膜を取り除いた上、前記バンプ
電極と他の電子部品の接続端子とを接合するようにした
ものである。この発明によれば、フォトレジスト膜の開
口から露出された金薄膜に金をメッキにより形成すべき
バンプ電極の高さ以上で且つ３０μｍ以下の厚さに形成
されたフォトレジスト膜の上面から突出しない厚さに設
けて高さ１０〜２５μｍのバンプ電極を形成しているの
で、バンプ電極が柱状となり、その上面がほぼ平坦とな
り、このためこのバンプ電極のほぼ平坦な上面に他の電
子部品の接続端子をボンディングのためにただ単に接触
させても、十分な接触面積を得ることができ、したがっ
て十分な接合強度を得ることができる。この場合、請求
項２に記載の如く、前記金薄膜上に滴下するフォトレジ
スト液の粘度は、ほぼ千ＣＰＳ程度とすることが望まし
い。
【０００５】
【発明の実施の形態】以下、図面と共に、この発明の実
施形態を説明する。図１はバンプ電極を備えた半導体装
置の断面図を示す。この図において、１０はシリコンウ
エハであり、通常は直径４〜８インチのものが使用され
る。シリコンウエハ１０上にはゲート等の内部電極１１
および酸化シリコンからなる絶縁膜１２が形成されてい
る。絶縁膜１２上には内部電極１１に接続された電極パ
ッド１３が形成されている。電極パッド１３はアルミニ
ウム（Ａｌ）、アルミニウム（Ａｌ）−けい素（Ｓ
ｉ）、アルミニウム（Ａｌ）−銅（Ｃｕ）−けい素（Ｓ
ｉ）等のアルミニウム合金からなっている。電極パッド
１３の周縁部および絶縁膜１２上には窒化シリコンから
なる絶縁膜１４が形成されている。電極パッド１３と対
応する部分の絶縁膜１４には開口１４ａが形成されてい
る。開口１４ａに対向する電極パッド１３およびこの電
極パッド１３の周縁部を覆っている部分の絶縁膜１４上
にはアンダバンプ層（中間接続膜）１５が形成されてい
る。アンダバンプ層１５はバリアメタルと接着メタルと
の合金、例えばチタン（Ｔｉ）−タングステン（Ｗ）、
白金（Ｐｔ）−チタン（Ｔｉ）、パラジウム（Ｐｄ）−
チタン（Ｔｉ）等の合金からなる。このようなバリアメ
タルと接着メタルとの合金は、単一層でもバリア機能の
他、バンプ電極１６ｂと電極パッド１３との接合強度を
確保する機能を合わせ持つ。好ましくは、チタンを原子
量比で１０％、重量比で３０％混合したチタン−タング
ステン合金を用い、スパッタリングにより数千Åの厚さ
に形成する。アンダバンプ層１５の外側端は電極パッド
１３の外側端と絶縁膜１４の開口１４ａとの間に位置付
けされている。アンダバンプ層１５上には金（Ａｕ）か
らなる外部電極１６が柱状に形成されている。この外部
電極１６は金薄膜１６ａとバンプ電極１６ｂとからな
り、全体の厚さが１０〜２５μｍ程度に形成され、その
外側端はアンダバンプ層１５の外側端とほぼ同一面とさ
れている。金薄膜１６ａは、メッキにより形成されるバ
ンプ電極１６ｂのメッキ用下地層であり、スパッタによ
りアンダバンプ層１５に付着される。バンプ電極１６ｂ
の頭部表面には微細なＶ字状溝１７が形成されている。
施形態を説明する。図１はバンプ電極を備えた半導体装
置の断面図を示す。この図において、１０はシリコンウ
エハであり、通常は直径４〜８インチのものが使用され
る。シリコンウエハ１０上にはゲート等の内部電極１１
および酸化シリコンからなる絶縁膜１２が形成されてい
る。絶縁膜１２上には内部電極１１に接続された電極パ
ッド１３が形成されている。電極パッド１３はアルミニ
ウム（Ａｌ）、アルミニウム（Ａｌ）−けい素（Ｓ
ｉ）、アルミニウム（Ａｌ）−銅（Ｃｕ）−けい素（Ｓ
ｉ）等のアルミニウム合金からなっている。電極パッド
１３の周縁部および絶縁膜１２上には窒化シリコンから
なる絶縁膜１４が形成されている。電極パッド１３と対
応する部分の絶縁膜１４には開口１４ａが形成されてい
る。開口１４ａに対向する電極パッド１３およびこの電
極パッド１３の周縁部を覆っている部分の絶縁膜１４上
にはアンダバンプ層（中間接続膜）１５が形成されてい
る。アンダバンプ層１５はバリアメタルと接着メタルと
の合金、例えばチタン（Ｔｉ）−タングステン（Ｗ）、
白金（Ｐｔ）−チタン（Ｔｉ）、パラジウム（Ｐｄ）−
チタン（Ｔｉ）等の合金からなる。このようなバリアメ
タルと接着メタルとの合金は、単一層でもバリア機能の
他、バンプ電極１６ｂと電極パッド１３との接合強度を
確保する機能を合わせ持つ。好ましくは、チタンを原子
量比で１０％、重量比で３０％混合したチタン−タング
ステン合金を用い、スパッタリングにより数千Åの厚さ
に形成する。アンダバンプ層１５の外側端は電極パッド
１３の外側端と絶縁膜１４の開口１４ａとの間に位置付
けされている。アンダバンプ層１５上には金（Ａｕ）か
らなる外部電極１６が柱状に形成されている。この外部
電極１６は金薄膜１６ａとバンプ電極１６ｂとからな
り、全体の厚さが１０〜２５μｍ程度に形成され、その
外側端はアンダバンプ層１５の外側端とほぼ同一面とさ
れている。金薄膜１６ａは、メッキにより形成されるバ
ンプ電極１６ｂのメッキ用下地層であり、スパッタによ
りアンダバンプ層１５に付着される。バンプ電極１６ｂ
の頭部表面には微細なＶ字状溝１７が形成されている。
【０００６】次に、図２（Ａ）〜（Ｅ）を参照して、シ
リコンウエハ１０に外部電極１６を形成する方法につい
て説明する。まず、図２（Ａ）に示すように、シリコン
ウエハ１０上に内部電極１１および酸化シリコンからな
る絶縁膜１２を形成し、その上にアルミニウム又はアル
ミニウム合金からなる電極パッド１３を形成する。次
に、電極パッド１３および絶縁膜１２上に亘って窒化シ
リコンからなる絶縁膜１４を形成する。絶縁膜１４には
電極パッド１３の外形よりも少し小さい開口１４ａをエ
ッチングにより形成し、この開口１４ａから電極パッド
１３が露出されるようにする。この状態では、チタン−
タングステン等の合金からなるアンダバンプ層用合金お
よび金を順次スパッタリングすることにより、シリコン
ウエハ１０上の電極パッド１３および絶縁膜１４の全面
に亘って、アンダバンプ層１５および金薄膜１６ａをそ
れぞれ数千Åの厚さに形成する。但し、金薄膜１６ａの
厚さは数百Å程度でもよい。この場合、付着する金属粒
子を均一にするために、スパッタリングが最適である。
また、この処理を行う前には、必要に応じてアルミニウ
ムの酸化膜を除去する除去処理を行う。
リコンウエハ１０に外部電極１６を形成する方法につい
て説明する。まず、図２（Ａ）に示すように、シリコン
ウエハ１０上に内部電極１１および酸化シリコンからな
る絶縁膜１２を形成し、その上にアルミニウム又はアル
ミニウム合金からなる電極パッド１３を形成する。次
に、電極パッド１３および絶縁膜１２上に亘って窒化シ
リコンからなる絶縁膜１４を形成する。絶縁膜１４には
電極パッド１３の外形よりも少し小さい開口１４ａをエ
ッチングにより形成し、この開口１４ａから電極パッド
１３が露出されるようにする。この状態では、チタン−
タングステン等の合金からなるアンダバンプ層用合金お
よび金を順次スパッタリングすることにより、シリコン
ウエハ１０上の電極パッド１３および絶縁膜１４の全面
に亘って、アンダバンプ層１５および金薄膜１６ａをそ
れぞれ数千Åの厚さに形成する。但し、金薄膜１６ａの
厚さは数百Å程度でもよい。この場合、付着する金属粒
子を均一にするために、スパッタリングが最適である。
また、この処理を行う前には、必要に応じてアルミニウ
ムの酸化膜を除去する除去処理を行う。
【０００７】次に、図２（Ｂ）に示すように、金薄膜１
６ａ上にフォトレジスト液を滴下してスピンコーティン
グによりフォトレジスト膜１９を厚く形成する。このフ
ォトレジスト膜１９は厚さを２０〜３０μｍ程度にする
ために、粘度が数百〜千数百ＣＰＳ（センチポイズ）
で、通常のスピンコーティングのものよりも数倍ないし
数十倍高いもの（例えば東京応化工業（株）製のＢＭＲ
１０００）を使用する。なお、回転速度は数百ｒｐｍで
ある。この場合、フォトレジスト液の粘度が百ＣＰＳ以
下であると、所定の厚さにすることはできない。次に、
このように形成されたフォトレジスト膜１９を乾燥処理
した後、その上面にマスク（図示せず）をアライメント
する。このマスクの透光部は、電極パッド１３と絶縁膜
１４の開口１４ａとの外側縁部間に透光部の外側縁部が
位置するような大きさに形成されている。そして、この
マスクを介してフォトレジスト膜１９を露光し、現像す
ることにより、図２（Ｃ）に示すように、フォトレジス
ト膜１９に開口１９ａを形成する。次に、開口１９ａを
介して露出された金薄膜１６ａに金を電解メッキするこ
とにより、バンプ電極１６ｂを形成する。このバンプ電
極１６ｂの形成は、その上面がフォトレジスト膜１９の
上面よりも突出しないところで止め、その厚さを２０〜
３０μｍ程度にする。この結果、バンプ電極１６ｂは柱
状となり、その上面はほぼ平坦となる。なお、フォトレ
ジスト膜１９の現像に使用する現像液はキシレンを主成
分とする有機溶剤（例えば東京応化工業（株）製のＣ−
３）である。
６ａ上にフォトレジスト液を滴下してスピンコーティン
グによりフォトレジスト膜１９を厚く形成する。このフ
ォトレジスト膜１９は厚さを２０〜３０μｍ程度にする
ために、粘度が数百〜千数百ＣＰＳ（センチポイズ）
で、通常のスピンコーティングのものよりも数倍ないし
数十倍高いもの（例えば東京応化工業（株）製のＢＭＲ
１０００）を使用する。なお、回転速度は数百ｒｐｍで
ある。この場合、フォトレジスト液の粘度が百ＣＰＳ以
下であると、所定の厚さにすることはできない。次に、
このように形成されたフォトレジスト膜１９を乾燥処理
した後、その上面にマスク（図示せず）をアライメント
する。このマスクの透光部は、電極パッド１３と絶縁膜
１４の開口１４ａとの外側縁部間に透光部の外側縁部が
位置するような大きさに形成されている。そして、この
マスクを介してフォトレジスト膜１９を露光し、現像す
ることにより、図２（Ｃ）に示すように、フォトレジス
ト膜１９に開口１９ａを形成する。次に、開口１９ａを
介して露出された金薄膜１６ａに金を電解メッキするこ
とにより、バンプ電極１６ｂを形成する。このバンプ電
極１６ｂの形成は、その上面がフォトレジスト膜１９の
上面よりも突出しないところで止め、その厚さを２０〜
３０μｍ程度にする。この結果、バンプ電極１６ｂは柱
状となり、その上面はほぼ平坦となる。なお、フォトレ
ジスト膜１９の現像に使用する現像液はキシレンを主成
分とする有機溶剤（例えば東京応化工業（株）製のＣ−
３）である。
【０００８】次に、図２（Ｄ）に示すように、フォトレ
ジスト膜１９をエチルセルソルブ、ジクロルベンゼンを
主成分とする有機溶剤（例えば東京応化工業（株）製の
剥離液ＳＰ）で剥離する。そして、この状態で、金薄膜
１６ａをヨウ素系のエッチング液でエッチングして、不
要な部分つまりバンプ電極１６ｂと対応しない部分の金
薄膜１６ａを除去する。この状態を図２（Ｅ）に示す。
次に、シリコンウエハ１０（図面は、バンプ電極構造の
拡大部分のみを示すが、実際は、４〜８インチの円盤形
状）を図３に示すスパッタ（エッチング）装置２０に格
納して反応性イオン（スパッタ）エッチングを行う。ス
パッタ装置２０は、真空室２１内にプレート２２、２３
を備えており、シリコンウエハ１０はプレート２３上に
配される。プレート２３には、１３．５６ＭＨｚの高周
波信号がマッチングボックス２４、ブロックコンデンサ
２５を介して印加される。真空室２１内は、図示しない
真空ポンプにより高真空度に保持され、バルブ２６の開
放により反応性イオンガス２８が真空室２１内に導入さ
れる。反応性イオンガス２８の流入量を流量計２７で計
測してバルブ２６の開閉を制御することにより、真空室
２１内は１５〜３０Ｐａ（パスカル：１Ｐａ＝１／１３
３Ｔｏｒｒ）のガス圧力に設定されている。反応性イオ
ンガス２８としては、ハロゲン化ガスと塩素系ガスとの
混合ガスを用いる。ハロゲン化ガスとしては、ＣＦ4、
Ｃ2Ｆ6、Ｃ3Ｆ8、ＣＨＦ3、ＳＦ6等を用いることができ
る。また、塩素系ガスとしては、ＣＦ3Ｃｌ、ＣＦ2Ｃｌ
2、ＣＦＣｌ3、Ｃｌ2、ＳｉＣｌ4、ＢＣｌ3、ＨＣｌ、
ＣＣｌ4等を用いることができる。代表的な組合わせと
しては、ＳＦ6＋ＣＦＣｌ3が挙げられる。
ジスト膜１９をエチルセルソルブ、ジクロルベンゼンを
主成分とする有機溶剤（例えば東京応化工業（株）製の
剥離液ＳＰ）で剥離する。そして、この状態で、金薄膜
１６ａをヨウ素系のエッチング液でエッチングして、不
要な部分つまりバンプ電極１６ｂと対応しない部分の金
薄膜１６ａを除去する。この状態を図２（Ｅ）に示す。
次に、シリコンウエハ１０（図面は、バンプ電極構造の
拡大部分のみを示すが、実際は、４〜８インチの円盤形
状）を図３に示すスパッタ（エッチング）装置２０に格
納して反応性イオン（スパッタ）エッチングを行う。ス
パッタ装置２０は、真空室２１内にプレート２２、２３
を備えており、シリコンウエハ１０はプレート２３上に
配される。プレート２３には、１３．５６ＭＨｚの高周
波信号がマッチングボックス２４、ブロックコンデンサ
２５を介して印加される。真空室２１内は、図示しない
真空ポンプにより高真空度に保持され、バルブ２６の開
放により反応性イオンガス２８が真空室２１内に導入さ
れる。反応性イオンガス２８の流入量を流量計２７で計
測してバルブ２６の開閉を制御することにより、真空室
２１内は１５〜３０Ｐａ（パスカル：１Ｐａ＝１／１３
３Ｔｏｒｒ）のガス圧力に設定されている。反応性イオ
ンガス２８としては、ハロゲン化ガスと塩素系ガスとの
混合ガスを用いる。ハロゲン化ガスとしては、ＣＦ4、
Ｃ2Ｆ6、Ｃ3Ｆ8、ＣＨＦ3、ＳＦ6等を用いることができ
る。また、塩素系ガスとしては、ＣＦ3Ｃｌ、ＣＦ2Ｃｌ
2、ＣＦＣｌ3、Ｃｌ2、ＳｉＣｌ4、ＢＣｌ3、ＨＣｌ、
ＣＣｌ4等を用いることができる。代表的な組合わせと
しては、ＳＦ6＋ＣＦＣｌ3が挙げられる。
【０００９】上記の条件で反応性イオンエッチングを行
うと、アンダバンプ層１５およびバンプ電極１６ｂに反
応性イオンによるスパッタリング効果が作用し、異方性
エッチングが進行する。この場合、アンダバンプ層１５
に比しバンプ電極１６ｂの厚さは極めて大きいので、ア
ンダバンプ層１５は完全に除去されるが、バンプ電極１
６ｂは頭部の表面にスパッタリングによる、微細な、し
かし、比較的深いＶ字状溝１７が形成される。図６は、
バンプ電極１６ｂをメッキ形成した時点の状態、すなわ
ち、図２（Ｃ）〜（Ｅ）の状態におけるバンプ電極１６
ｂの顕微鏡写真である。図６におけるバンプ電極１６ｂ
の頭部表面にも微細な凹凸面は観察される。しかし、こ
の状態におけるバンプ電極１６ｂの頭部表面には、先端
側が球状に隆起した微小な凸部が形成されている。ま
た、図７は、反応性イオンエッチングを実施した後の状
態、すなわち、図１に示す状態におけるバンプ電極１６
ｂの顕微鏡写真である。この状態のバンプ電極１６ｂの
頭部表面には、先端側が鋭く尖った微小な隆起物が観察
される。このように両者を比較すると、反応性イオンエ
ッチング処理を実施する前と後では、バンプ電極１６ｂ
の頭部表面の構造が全く異なることが認識される。
うと、アンダバンプ層１５およびバンプ電極１６ｂに反
応性イオンによるスパッタリング効果が作用し、異方性
エッチングが進行する。この場合、アンダバンプ層１５
に比しバンプ電極１６ｂの厚さは極めて大きいので、ア
ンダバンプ層１５は完全に除去されるが、バンプ電極１
６ｂは頭部の表面にスパッタリングによる、微細な、し
かし、比較的深いＶ字状溝１７が形成される。図６は、
バンプ電極１６ｂをメッキ形成した時点の状態、すなわ
ち、図２（Ｃ）〜（Ｅ）の状態におけるバンプ電極１６
ｂの顕微鏡写真である。図６におけるバンプ電極１６ｂ
の頭部表面にも微細な凹凸面は観察される。しかし、こ
の状態におけるバンプ電極１６ｂの頭部表面には、先端
側が球状に隆起した微小な凸部が形成されている。ま
た、図７は、反応性イオンエッチングを実施した後の状
態、すなわち、図１に示す状態におけるバンプ電極１６
ｂの顕微鏡写真である。この状態のバンプ電極１６ｂの
頭部表面には、先端側が鋭く尖った微小な隆起物が観察
される。このように両者を比較すると、反応性イオンエ
ッチング処理を実施する前と後では、バンプ電極１６ｂ
の頭部表面の構造が全く異なることが認識される。
【００１０】次に、図４および図５を参照して、上記の
ように構成された半導体装置の外部電極１６にフィンガ
リードを接続する場合について説明する。まず、シリコ
ンウエハ１０をダイシングにより切断して、複数の半導
体チップ３０に分離する。この半導体チップ３０の１つ
には上述した外部電極１６が多数配列されている。ま
た、フィンガリード４１は、銅箔をテープキャリア４０
にラミネートした上、エッチングにより所定の形状に形
成されたもので、各フィンガリード４１には半田４２が
メッキされている。各フィンガリード４１の一端はテー
プキャリア４０の中央に形成された四角い孔４３内に突
出され、この突出された各端部は半導体チップ３０の各
外部電極１６と対応して配列されている。この場合、フ
ィンガリード４１の表面にメッキされる半田４２はすず
（Ｓｎ）と鉛（Ｐｂ）が８：２程度の合金からなり、そ
の厚さが０．２〜０．６μｍ程度である。
ように構成された半導体装置の外部電極１６にフィンガ
リードを接続する場合について説明する。まず、シリコ
ンウエハ１０をダイシングにより切断して、複数の半導
体チップ３０に分離する。この半導体チップ３０の１つ
には上述した外部電極１６が多数配列されている。ま
た、フィンガリード４１は、銅箔をテープキャリア４０
にラミネートした上、エッチングにより所定の形状に形
成されたもので、各フィンガリード４１には半田４２が
メッキされている。各フィンガリード４１の一端はテー
プキャリア４０の中央に形成された四角い孔４３内に突
出され、この突出された各端部は半導体チップ３０の各
外部電極１６と対応して配列されている。この場合、フ
ィンガリード４１の表面にメッキされる半田４２はすず
（Ｓｎ）と鉛（Ｐｂ）が８：２程度の合金からなり、そ
の厚さが０．２〜０．６μｍ程度である。
【００１１】さて、半導体チップ３０の各外部電極１６
にフィンガリード４１を接続する場合には、各外部電極
１６にそれぞれフィンガリード４１を対応させて熱圧着
する。この熱圧着の条件は温度が２００〜４００℃で、
圧着力が３０〜３６０ｇ／ｍｍ2で、時間が１〜５ｓｅ
ｃである。このように外部電極１６にフィンガリード４
１が熱圧着されると、バンプ電極１６ｂとフィンガリー
ド４１の表面の半田４２はＡｕ−Ｓｎ共晶接合される。
しかも、バンプ電極１６ｂの頭部表面には微細なＶ字状
溝１７が形成されており、このＶ字状溝１７に半田４２
が喰い付くので、半田のバンプ電極粗面へのアンカー効
果が得られ、信頼性の高い接合が達成される。なお、バ
ンプ電極１６ｂの頭部表面に微細なＶ字状溝１７を形成
しなくても、バンプ電極１６ｂが柱状であってその上面
がほぼ平坦であるので、このバンプ電極１６ｂのほぼ平
坦な上面にテープキャリア４０のフィンガリード４１
（他の電子部品の接続端子）をボンディングのためにた
だ単に接触させても、十分な接触面積を得ることがで
き、したがって十分な接合強度を得ることができる。ま
た、上記実施形態において金薄膜１６ａをウェットエッ
チングとしているのは、エッチングにより除去された金
を回収して再使用するためであり、このエッチングはア
ンダバンプ層１５と同様、反応性イオンエッチングによ
り同時に除去することは当然可能なことである。
にフィンガリード４１を接続する場合には、各外部電極
１６にそれぞれフィンガリード４１を対応させて熱圧着
する。この熱圧着の条件は温度が２００〜４００℃で、
圧着力が３０〜３６０ｇ／ｍｍ2で、時間が１〜５ｓｅ
ｃである。このように外部電極１６にフィンガリード４
１が熱圧着されると、バンプ電極１６ｂとフィンガリー
ド４１の表面の半田４２はＡｕ−Ｓｎ共晶接合される。
しかも、バンプ電極１６ｂの頭部表面には微細なＶ字状
溝１７が形成されており、このＶ字状溝１７に半田４２
が喰い付くので、半田のバンプ電極粗面へのアンカー効
果が得られ、信頼性の高い接合が達成される。なお、バ
ンプ電極１６ｂの頭部表面に微細なＶ字状溝１７を形成
しなくても、バンプ電極１６ｂが柱状であってその上面
がほぼ平坦であるので、このバンプ電極１６ｂのほぼ平
坦な上面にテープキャリア４０のフィンガリード４１
（他の電子部品の接続端子）をボンディングのためにた
だ単に接触させても、十分な接触面積を得ることがで
き、したがって十分な接合強度を得ることができる。ま
た、上記実施形態において金薄膜１６ａをウェットエッ
チングとしているのは、エッチングにより除去された金
を回収して再使用するためであり、このエッチングはア
ンダバンプ層１５と同様、反応性イオンエッチングによ
り同時に除去することは当然可能なことである。
【発明の効果】以上説明したように、この発明によれ
ば、フォトレジスト膜の開口から露出された金薄膜に金
をメッキにより形成すべきバンプ電極の高さ以上で且つ
３０μｍ以下の厚さに形成されたフォトレジスト膜の上
面から突出しない厚さに設けて高さ１０〜２５μｍのバ
ンプ電極を形成しているので、バンプ電極が柱状とな
り、その上面がほぼ平坦となり、このためこのバンプ電
極のほぼ平坦な上面に他の電子部品の接続端子をボンデ
ィングのためにただ単に接触させても、十分な接触面積
を得ることができ、したがって十分な接合強度を得るこ
とができる。
ば、フォトレジスト膜の開口から露出された金薄膜に金
をメッキにより形成すべきバンプ電極の高さ以上で且つ
３０μｍ以下の厚さに形成されたフォトレジスト膜の上
面から突出しない厚さに設けて高さ１０〜２５μｍのバ
ンプ電極を形成しているので、バンプ電極が柱状とな
り、その上面がほぼ平坦となり、このためこのバンプ電
極のほぼ平坦な上面に他の電子部品の接続端子をボンデ
ィングのためにただ単に接触させても、十分な接触面積
を得ることができ、したがって十分な接合強度を得るこ
とができる。
【００１１】
【発明の効果】以上説明したように、この発明によれ
ば、フォトレジスト膜の開口から露出された金薄膜に金
をメッキによりフォトレジスト膜の上面から突出しない
厚さに設けてバンプ電極を形成しているので、バンプ電
極が柱状となり、その上面がほぼ平坦となり、このため
このバンプ電極のほぼ平坦な上面に他の電子部品の接続
端子をボンディングのためにただ単に接触させても、十
分な接触面積を得ることができ、したがって十分な接合
強度を得ることができる。
ば、フォトレジスト膜の開口から露出された金薄膜に金
をメッキによりフォトレジスト膜の上面から突出しない
厚さに設けてバンプ電極を形成しているので、バンプ電
極が柱状となり、その上面がほぼ平坦となり、このため
このバンプ電極のほぼ平坦な上面に他の電子部品の接続
端子をボンディングのためにただ単に接触させても、十
分な接触面積を得ることができ、したがって十分な接合
強度を得ることができる。
【図１】この発明の一実施形態におけるバンプ電極を備
えた半導体装置の断面図。
えた半導体装置の断面図。
【図２】（Ａ）〜（Ｅ）はそれぞれ図１に示す半導体装
置の各形成工程を示す断面図。
置の各形成工程を示す断面図。
【図３】図２（Ｅ）に示す半導体装置のバンプ電極等を
エッチングするための反応性イオンエッチング装置の断
面図。
エッチングするための反応性イオンエッチング装置の断
面図。
【図４】図１に示す半導体装置をテープキャリアに搭載
した状態の平面図。
した状態の平面図。
【図５】図１に示す半導体装置のバンプ電極とテープキ
ャリアのフィンガリードとを接合した状態の断面図。
ャリアのフィンガリードとを接合した状態の断面図。
【図６】図２（Ｃ）〜（Ｅ）に示す状態におけるつまり
反応性イオンエッチングを行う前の状態におけるバンプ
電極の粒子構造の顕微鏡写真。
反応性イオンエッチングを行う前の状態におけるバンプ
電極の粒子構造の顕微鏡写真。
【図７】図１に示す状態におけるつまり反応性イオンエ
ッチングを行った後の状態におけるバンプ電極の粒子構
造の顕微鏡写真図。
ッチングを行った後の状態におけるバンプ電極の粒子構
造の顕微鏡写真図。
【図８】従来のバンプ電極を備えた半導体装置の断面
図。
図。
１０ シリコンウエハ １３ 電極パッド １４ 絶縁膜 １５ アンダバンプ層 １６ａ 金薄膜 １６ｂ バンプ電極 ４０ テープキャリア ４１ フィンガリード
───────────────────────────────────────────────────── フロントページの続き (58)調査した分野(Int.Cl.6，ＤＢ名) H01L 21/60
Claims (2)
- 【請求項１】 電極パッド上に該電極パッドを露出させ
る開口を有する絶縁膜を設け、該絶縁膜上および該絶縁
膜の開口から露出された前記電極パッド上に中間接続膜
および金薄膜を設け、該金薄膜上に粘度数百〜千数百Ｃ
ＰＳのフォトレジスト液を滴下して、回転速度が数百ｒ
ｐｍのスピンコーティングにより形成すべきバンプ電極
の高さ以上で且つ３０μｍ以下の厚さとなし、露光、現
像してその周縁部が前記絶縁膜の開口と前記電極パッド
の周縁部との間に位置する開口部が形成されたフォトレ
ジスト膜を設け、該フォトレジスト膜の開口から露出さ
れた前記金薄膜に金をメッキにより前記フォトレジスト
膜から突出しない厚さに設けて、高さ１０〜２５μｍの
柱状のバンプ電極を形成し、前記フォトレジスト膜を取
り除いた上、前記バンプ電極と他の電子部品の接続端子
とを接合することを特徴とする半導体装置の接合方法。 - 【請求項２】 請求項１記載の発明において、前記金薄
膜上に滴下するフォトレジスト液の粘度は、ほぼ千ＣＰ
Ｓ程度であることを特徴とする半導体装置の接合方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP10012003A JP2958520B2 (ja) | 1998-01-07 | 1998-01-07 | 半導体装置の接合方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP10012003A JP2958520B2 (ja) | 1998-01-07 | 1998-01-07 | 半導体装置の接合方法 |
Related Parent Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP7204012A Division JP2800729B2 (ja) | 1995-07-19 | 1995-07-19 | 金属層のエッチング方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH10189635A JPH10189635A (ja) | 1998-07-21 |
| JP2958520B2 true JP2958520B2 (ja) | 1999-10-06 |
Family
ID=11793420
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP10012003A Expired - Lifetime JP2958520B2 (ja) | 1998-01-07 | 1998-01-07 | 半導体装置の接合方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2958520B2 (ja) |
Families Citing this family (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP4854845B2 (ja) * | 2000-02-25 | 2012-01-18 | イビデン株式会社 | 多層プリント配線板 |
| KR100890534B1 (ko) | 2000-02-25 | 2009-03-27 | 이비덴 가부시키가이샤 | 다층프린트배선판 및 다층프린트배선판의 제조방법 |
| WO2002027786A1 (fr) | 2000-09-25 | 2002-04-04 | Ibiden Co., Ltd. | Element semi-conducteur, procede de fabrication d'un element semi-conducteur, carte a circuit imprime multicouche, et procede de fabrication d'une carte a circuit imprime multicouche |
| JP4869488B2 (ja) * | 2000-12-15 | 2012-02-08 | イビデン株式会社 | 多層プリント配線板の製造方法 |
| US6914332B2 (en) * | 2002-01-25 | 2005-07-05 | Texas Instruments Incorporated | Flip-chip without bumps and polymer for board assembly |
| JP4247690B2 (ja) | 2006-06-15 | 2009-04-02 | ソニー株式会社 | 電子部品及その製造方法 |
-
1998
- 1998-01-07 JP JP10012003A patent/JP2958520B2/ja not_active Expired - Lifetime
Non-Patent Citations (1)
| Title |
|---|
| 平成７年審判第１３４２９号審決書 |
Also Published As
| Publication number | Publication date |
|---|---|
| JPH10189635A (ja) | 1998-07-21 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5108950A (en) | Method for forming a bump electrode for a semiconductor device | |
| US7642629B2 (en) | Methods and apparatus for packaging integrated circuit devices | |
| US20060175686A1 (en) | Semiconductor device and fabrication method thereof | |
| JP3778256B2 (ja) | 半導体装置及びその製造方法、回路基板並びに電子機器 | |
| JP4564166B2 (ja) | ウエハ・パッシベーション層の形成方法 | |
| JP2698827B2 (ja) | バンプ電極を備えた半導体装置の製造方法 | |
| US6649507B1 (en) | Dual layer photoresist method for fabricating a mushroom bumping plating structure | |
| JP3538029B2 (ja) | 半導体装置の製造方法 | |
| JP2958520B2 (ja) | 半導体装置の接合方法 | |
| JP2800729B2 (ja) | 金属層のエッチング方法 | |
| JP2958519B2 (ja) | 半導体装置の接合方法 | |
| JP2958871B2 (ja) | 半導体装置の製造方法 | |
| JP3446021B2 (ja) | 半導体装置のバンプ電極構造およびその形成方法 | |
| JP2011029314A (ja) | 半導体装置の製造方法 | |
| JPH0828366B2 (ja) | 半導体装置の電極形成方法 | |
| JP3792545B2 (ja) | 半導体装置の製造方法 | |
| JP4119740B2 (ja) | 半導体装置の製造方法 | |
| JPH0828365B2 (ja) | 半導体装置のバンプ電極の形成方法 | |
| JP4161754B2 (ja) | 半導体装置の製造方法 | |
| JP3003394B2 (ja) | 突起電極の製造方法 | |
| JP2717835B2 (ja) | 半導体装置の製造方法 | |
| JP2001028371A (ja) | 半導体装置及びその製造方法 | |
| JPH0793309B2 (ja) | 半導体装置の接続方法 | |
| JPH1126466A (ja) | 半導体装置の製造方法 | |
| JP3371757B2 (ja) | バンプ電極を備えた半導体装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20070730 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080730 Year of fee payment: 9 |
|
| EXPY | Cancellation because of completion of term | ||
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080730 Year of fee payment: 9 |