JP3003394B2 - 突起電極の製造方法 - Google Patents
突起電極の製造方法Info
- Publication number
- JP3003394B2 JP3003394B2 JP4165843A JP16584392A JP3003394B2 JP 3003394 B2 JP3003394 B2 JP 3003394B2 JP 4165843 A JP4165843 A JP 4165843A JP 16584392 A JP16584392 A JP 16584392A JP 3003394 B2 JP3003394 B2 JP 3003394B2
- Authority
- JP
- Japan
- Prior art keywords
- electrode
- resin layer
- conductive resin
- bump
- semiconductor wafer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Classifications
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/22—Secondary treatment of printed circuits
- H05K3/24—Reinforcing the conductive pattern
- H05K3/241—Reinforcing the conductive pattern characterised by the electroplating method; means therefor, e.g. baths or apparatus
Landscapes
- Wire Bonding (AREA)
- Electroplating Methods And Accessories (AREA)
Description
【０００１】
【産業上の利用分野】本発明は、半導体装置の製造方法
に関し、特にマイクロコンピューターや、ゲートアレー
等の多電極，狭ピッチのＬＳＩチップの実装方式である
ＴＡＢ方式や、フリップチップ方式に用いるＬＳＩチッ
プの突起電極の製造方法に関するものである。
に関し、特にマイクロコンピューターや、ゲートアレー
等の多電極，狭ピッチのＬＳＩチップの実装方式である
ＴＡＢ方式や、フリップチップ方式に用いるＬＳＩチッ
プの突起電極の製造方法に関するものである。
【０００２】
【従来の技術】近年、ＬＳＩチップは、ますます高密度
化されそれに伴いＬＳＩチップの電極が増大しかつ、狭
ピッチ化が進んでいる。このような、多電極、狭ピッチ
のＬＳＩチップの実装方式としてＴＡＢ方式や、フリッ
プチップ方式が用いられておりこれらの方式のほとんど
はＬＳＩチップの電極に突起電極を必要とするものであ
る。
化されそれに伴いＬＳＩチップの電極が増大しかつ、狭
ピッチ化が進んでいる。このような、多電極、狭ピッチ
のＬＳＩチップの実装方式としてＴＡＢ方式や、フリッ
プチップ方式が用いられておりこれらの方式のほとんど
はＬＳＩチップの電極に突起電極を必要とするものであ
る。
【０００３】以下図面を参照しながら、上記した従来の
突起電極の製造方法の一例について説明する。
突起電極の製造方法の一例について説明する。
【０００４】（図２）は従来の突起電極の製造方法の工
程別断面図を示すものである。（図２）において、１は
半導体ウェハー、２はアルミ電極、３は保護膜、４はバ
リアメタル、５は鍍金用フォトレジスト、６はフォトレ
ジストの開口部、７は突起電極、８はバリアメタルエッ
チング用フォトレジストである。
程別断面図を示すものである。（図２）において、１は
半導体ウェハー、２はアルミ電極、３は保護膜、４はバ
リアメタル、５は鍍金用フォトレジスト、６はフォトレ
ジストの開口部、７は突起電極、８はバリアメタルエッ
チング用フォトレジストである。
【０００５】まず始めに（図２）ａに示すように半導体
ウェハーの表面にバリアメタル４を蒸着により形成す
る。バリアメタル４は、Ｃｒ−Ｃｕ−Ａｕ，Ｔｉ−Ｐｄ
−Ａｕ等である。次に（図２）ｂに示すように、バリア
メタル４上に鍍金用フォトレジスト５を塗布する。次に
（図２）ｂに示すようにフォトリソ技術により鍍金用フ
ォトレジスト５のアルミ電極２の部分に開口部６を形成
する。次に（図２）ｃに示すようにバリアメタル４を電
極とし電解鍍金を行ないＡｕ、Ｃｕよりなる突起電極７
を形成する。突起電極７の寸法は、通常厚みが１５〜３
０μｍ、径は８０〜１００μｍ程度である。次に（図
２）ｄ、ｅに示すようにバリアメタルエッチング用フォ
トレジスト８を突起電極７を覆うように形成した後バリ
アメタル４をエッチングし他の突起電極とは分離された
突起電極７を得るものである。
ウェハーの表面にバリアメタル４を蒸着により形成す
る。バリアメタル４は、Ｃｒ−Ｃｕ−Ａｕ，Ｔｉ−Ｐｄ
−Ａｕ等である。次に（図２）ｂに示すように、バリア
メタル４上に鍍金用フォトレジスト５を塗布する。次に
（図２）ｂに示すようにフォトリソ技術により鍍金用フ
ォトレジスト５のアルミ電極２の部分に開口部６を形成
する。次に（図２）ｃに示すようにバリアメタル４を電
極とし電解鍍金を行ないＡｕ、Ｃｕよりなる突起電極７
を形成する。突起電極７の寸法は、通常厚みが１５〜３
０μｍ、径は８０〜１００μｍ程度である。次に（図
２）ｄ、ｅに示すようにバリアメタルエッチング用フォ
トレジスト８を突起電極７を覆うように形成した後バリ
アメタル４をエッチングし他の突起電極とは分離された
突起電極７を得るものである。
【０００６】
【発明が解決しようとする課題】しかしながら上記のよ
うな構成では、突起電極を得るのに工程数が非常に多
く、またバリアメタルを必要とするため高価な蒸着装置
が必要となり非常にコストの高いものであるという問題
点を有していた。
うな構成では、突起電極を得るのに工程数が非常に多
く、またバリアメタルを必要とするため高価な蒸着装置
が必要となり非常にコストの高いものであるという問題
点を有していた。
【０００７】本発明は上記問題点に鑑み、低コストな突
起電極の製造方法を提供するものである。
起電極の製造方法を提供するものである。
【０００８】
【課題を解決するための手段】上記問題点を解決するた
めに本発明の突起電極の製造方法は、半導体ウェハーの
表面に導電性樹脂層を形成する工程、前記導電性樹脂層
上に絶縁性樹脂を塗布する工程、半導体ウェハーの電極
上の前記導電性樹脂層及び前記絶縁性樹脂に開口部を形
成する工程、前記導電性樹脂層を電極とし電解鍍金を施
し、前記開口部の内壁に鍍金物を成長させることにより
前記電極上に金属突起を形成する工程、前記絶縁性樹脂
及び導電性樹脂層を除去する工程により構成されてい
る。
めに本発明の突起電極の製造方法は、半導体ウェハーの
表面に導電性樹脂層を形成する工程、前記導電性樹脂層
上に絶縁性樹脂を塗布する工程、半導体ウェハーの電極
上の前記導電性樹脂層及び前記絶縁性樹脂に開口部を形
成する工程、前記導電性樹脂層を電極とし電解鍍金を施
し、前記開口部の内壁に鍍金物を成長させることにより
前記電極上に金属突起を形成する工程、前記絶縁性樹脂
及び導電性樹脂層を除去する工程により構成されてい
る。
【０００９】さらに本発明の突起電極の製造方法は、絶
縁性樹脂及び導電性樹脂層が感光性で構成されている。
縁性樹脂及び導電性樹脂層が感光性で構成されている。
【００１０】また、本発明の突起電極の製造方法は、金
属突起を形成した後に前記金属突起と前記半導体ウェハ
ーの電極を拡散接合させる工程で構成されている。
属突起を形成した後に前記金属突起と前記半導体ウェハ
ーの電極を拡散接合させる工程で構成されている。
【００１１】
【作用】本発明は上記した構成によってバリアメタルを
必要とせず、塗布により形成が可能な導電性樹脂を電極
とし電解鍍金により半導体ウェハーの電極に突起電極を
形成する方法であるため非常に容易に低コストな突起電
極を得ることができる。
必要とせず、塗布により形成が可能な導電性樹脂を電極
とし電解鍍金により半導体ウェハーの電極に突起電極を
形成する方法であるため非常に容易に低コストな突起電
極を得ることができる。
【００１２】
【実施例】以下本発明の一実施例の突起電極の製造方法
について、図面を参照しながら説明する。
について、図面を参照しながら説明する。
【００１３】（図１）は本発明の実施例における突起電
極の製造方法の工程別断面図を示すものである。図１に
おいて、１１は半導体ウェハー、１２はアルミ電極，１
３は保護膜，１４は導電性樹脂層，１５は感光性樹脂，
１６は開口部，１７はバンプである。
極の製造方法の工程別断面図を示すものである。図１に
おいて、１１は半導体ウェハー、１２はアルミ電極，１
３は保護膜，１４は導電性樹脂層，１５は感光性樹脂，
１６は開口部，１７はバンプである。
【００１４】まず、（図１）ａに示すように半導体ウェ
ハー１１の表面に導電性樹脂層１４を形成する。導電性
樹脂層１４はポリアセチレン，ポリピロール等の導電性
高分子あるいは金属粉末を混入したエポキシ，ポリイミ
ド等の導電性樹脂である。形成の方法は、フィルム状の
ものを接着する方法あるいは液状の導電性樹脂を印刷，
または回転塗布により形成し硬化する。導電性樹脂層１
４の厚みは１μｍ〜３０μｍ程度である。つぎに導電性
樹脂層１４上に感光性樹脂１５を形成する。感光性樹脂
１５はネガ型あるいはポジ型のフォトレジストである。
次に（図１）ｂに示すようにフォトリソ技術により半導
体ウェハー１１のアルミ電極１２上の感光性樹脂１５に
開口部を形成し、感光性樹脂１５をマスクとし導電性樹
脂層１４に開口部１６を形成する。開口部１６の形成
は、ウェットエッチングあるいはドライエッチングによ
り行なう。開口部１６の径は５μｍ〜５０μｍ程度であ
る。次に図（１）ｃに示すように導電性樹脂層１４を電
極とし、Ａｕ，Ｃｕ等の電解めっきを行い開口部１６内
にバンプ１７を形成する。次に図（１）ｄに示すように
感光性樹脂１５及び導電性樹脂層１４を除去し半導体ウ
ェハー１１のアルミ電極１２上にバンプ１７を形成した
ものである。またアルミ電極１２とバンプ１７の密着力
が弱い場合は、図（１）ｅに示すように加熱。加圧ツー
ル１８を用いバンプ１７を加熱加圧し、バンプ１７とア
ルミ電極１２を拡散接合させることにより密着力を高め
ることもできる。またこの拡散接合させる工程は感光性
樹脂１５及び導電性樹脂層１４を除去する前に行なって
もかまわない。
ハー１１の表面に導電性樹脂層１４を形成する。導電性
樹脂層１４はポリアセチレン，ポリピロール等の導電性
高分子あるいは金属粉末を混入したエポキシ，ポリイミ
ド等の導電性樹脂である。形成の方法は、フィルム状の
ものを接着する方法あるいは液状の導電性樹脂を印刷，
または回転塗布により形成し硬化する。導電性樹脂層１
４の厚みは１μｍ〜３０μｍ程度である。つぎに導電性
樹脂層１４上に感光性樹脂１５を形成する。感光性樹脂
１５はネガ型あるいはポジ型のフォトレジストである。
次に（図１）ｂに示すようにフォトリソ技術により半導
体ウェハー１１のアルミ電極１２上の感光性樹脂１５に
開口部を形成し、感光性樹脂１５をマスクとし導電性樹
脂層１４に開口部１６を形成する。開口部１６の形成
は、ウェットエッチングあるいはドライエッチングによ
り行なう。開口部１６の径は５μｍ〜５０μｍ程度であ
る。次に図（１）ｃに示すように導電性樹脂層１４を電
極とし、Ａｕ，Ｃｕ等の電解めっきを行い開口部１６内
にバンプ１７を形成する。次に図（１）ｄに示すように
感光性樹脂１５及び導電性樹脂層１４を除去し半導体ウ
ェハー１１のアルミ電極１２上にバンプ１７を形成した
ものである。またアルミ電極１２とバンプ１７の密着力
が弱い場合は、図（１）ｅに示すように加熱。加圧ツー
ル１８を用いバンプ１７を加熱加圧し、バンプ１７とア
ルミ電極１２を拡散接合させることにより密着力を高め
ることもできる。またこの拡散接合させる工程は感光性
樹脂１５及び導電性樹脂層１４を除去する前に行なって
もかまわない。
【００１５】
【発明の効果】以上のように本発明はウェハー上に形成
した導電性樹脂層を電極とし電解めっきによりバンプを
形成する方法であるため従来のように高価な設備を必要
とせず非常に安価にバンプを得ることができる。
した導電性樹脂層を電極とし電解めっきによりバンプを
形成する方法であるため従来のように高価な設備を必要
とせず非常に安価にバンプを得ることができる。
【図１】本発明の第１の実施例における工程別の断面図
【図２】従来のバンプ形成方法の工程別断面図
１１ 半導体ウェハー １２ アルミ電極 １３ 保護膜 １４ 導電性樹脂層 １５ 感光性樹脂 １６ 開口部 １７ バンプ
Claims (1)
- 【請求項１】 半導体ウェハーの表面に感光性の導電性
樹脂層を形成する工程、前記導電性樹脂層上に感光性の
絶縁性樹脂を塗布する工程、半導体ウェハーの電極上の
前記導電性樹脂層及び前記絶縁性樹脂に開口部を形成す
る工程、前記導電性樹脂層を電極とし電解鍍金を施し、
前記開口部の内壁に鍍金物を成長させることにより前記
電極上に金属突起を形成する工程、前記絶縁性樹脂及び
導電性樹脂層を除去する工程とを備えた突起電極の製造
方法であって、前記金属突起を形成した後に前記金属突
起と前記半導体ウェハーの電極とを拡散接合させる工程
を備えたことを特徴とする突起電極の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4165843A JP3003394B2 (ja) | 1992-06-24 | 1992-06-24 | 突起電極の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4165843A JP3003394B2 (ja) | 1992-06-24 | 1992-06-24 | 突起電極の製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH0613385A JPH0613385A (ja) | 1994-01-21 |
| JP3003394B2 true JP3003394B2 (ja) | 2000-01-24 |
Family
ID=15820056
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP4165843A Expired - Fee Related JP3003394B2 (ja) | 1992-06-24 | 1992-06-24 | 突起電極の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3003394B2 (ja) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP4718305B2 (ja) * | 2005-11-09 | 2011-07-06 | 新光電気工業株式会社 | 配線基板の製造方法および半導体装置の製造方法 |
| WO2024116856A1 (ja) * | 2022-11-30 | 2024-06-06 | 東京エレクトロン株式会社 | 基板処理方法 |
-
1992
- 1992-06-24 JP JP4165843A patent/JP3003394B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0613385A (ja) | 1994-01-21 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5108950A (en) | Method for forming a bump electrode for a semiconductor device | |
| US6586323B1 (en) | Method for dual-layer polyimide processing on bumping technology | |
| US6759319B2 (en) | Residue-free solder bumping process | |
| JP3654485B2 (ja) | 半導体装置の製造方法 | |
| US6956292B2 (en) | Bumping process to increase bump height and to create a more robust bump structure | |
| US6852621B2 (en) | Semiconductor device and manufacturing method therefor, circuit board, and electronic equipment | |
| US20050142835A1 (en) | Method of disposing conductive bumps onto a semiconductor device and semiconductor devices so formed | |
| JP3630777B2 (ja) | マルチチップ・モジュールの製造方法 | |
| KR960016007B1 (ko) | 반도체 칩 범프의 제조방법 | |
| US20090133908A1 (en) | Interconnect structure for a microelectronic device, method of manfacturing same, and microelectronic structure containing same | |
| US6649507B1 (en) | Dual layer photoresist method for fabricating a mushroom bumping plating structure | |
| JP3538029B2 (ja) | 半導体装置の製造方法 | |
| JP2006287095A (ja) | 半導体装置及びその製造方法 | |
| JP3297144B2 (ja) | 突起電極およびその製造方法 | |
| JP3003394B2 (ja) | 突起電極の製造方法 | |
| JP3178417B2 (ja) | 半導体キャリアおよびその製造方法 | |
| JP3446021B2 (ja) | 半導体装置のバンプ電極構造およびその形成方法 | |
| JP2958520B2 (ja) | 半導体装置の接合方法 | |
| JP2800729B2 (ja) | 金属層のエッチング方法 | |
| JPH0338084A (ja) | 回路基板の接続方法 | |
| JP2001007135A (ja) | 半導体装置の製造方法 | |
| JP2003218151A (ja) | 無電解メッキバンプの形成方法、半導体装置及びその製造方法 | |
| JP2005302816A (ja) | 半導体装置及びその製造方法 | |
| JPH09232321A (ja) | バンプ電極及びその製造方法 | |
| JP2958519B2 (ja) | 半導体装置の接合方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |