JP3371757B2 - バンプ電極を備えた半導体装置 - Google Patents
バンプ電極を備えた半導体装置Info
- Publication number
- JP3371757B2 JP3371757B2 JP13919697A JP13919697A JP3371757B2 JP 3371757 B2 JP3371757 B2 JP 3371757B2 JP 13919697 A JP13919697 A JP 13919697A JP 13919697 A JP13919697 A JP 13919697A JP 3371757 B2 JP3371757 B2 JP 3371757B2
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor device
- electrode
- film
- protective film
- bump electrode
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/11—Manufacturing methods
Landscapes
- Wire Bonding (AREA)
Description
【０００１】
【産業上の利用分野】この発明はバンプ電極を備えた半
導体装置に関する。
導体装置に関する。
【０００２】
【従来の技術】例えばＴＡＢ方式と呼ばれる半導体装置
（ＩＣチップ）の実装技術では、半導体装置をＴＡＢテ
ープ上に搭載している。この場合、半導体装置に設けら
れたバンプ電極をＴＡＢテープのフィンガリード（イン
ナリード）に金すず共晶法や金金熱圧着法等によるボン
ディングによって接続している。
（ＩＣチップ）の実装技術では、半導体装置をＴＡＢテ
ープ上に搭載している。この場合、半導体装置に設けら
れたバンプ電極をＴＡＢテープのフィンガリード（イン
ナリード）に金すず共晶法や金金熱圧着法等によるボン
ディングによって接続している。
【０００３】ところで、半導体装置は、一般に、シリコ
ンウエハ（半導体装置本体）上に形成されたパッシベー
ション膜に形成された開口部を介してシリコンウエハ上
に形成された接続用電極が露出され、この接続用電極上
にバンプ電極が形成された構造となっている。そして、
このような構造の半導体装置を製造する場合、バンプ電
極を形成する前に、アルミニウムやアルミニウム合金か
らなる接続用電極の表面に形成された自然酸化膜をアル
ゴンイオンによるドライエッチングにより除去してい
る。
ンウエハ（半導体装置本体）上に形成されたパッシベー
ション膜に形成された開口部を介してシリコンウエハ上
に形成された接続用電極が露出され、この接続用電極上
にバンプ電極が形成された構造となっている。そして、
このような構造の半導体装置を製造する場合、バンプ電
極を形成する前に、アルミニウムやアルミニウム合金か
らなる接続用電極の表面に形成された自然酸化膜をアル
ゴンイオンによるドライエッチングにより除去してい
る。
【０００４】
【発明が解決しようとする課題】ところで、最近では、
半導体装置の表面をより一層保護するために、窒化シリ
コン等からなるパッシベーション膜の上面にポリイミド
からなる保護膜を形成した構造のものが試みられてい
る。しかるに、このような構造の半導体装置を製造する
場合、接続用電極の表面に形成された自然酸化膜を除去
するためにアルゴンイオンによるドライエッチングを行
うと、ポリイミドからなる保護膜の表面層がアルゴンイ
オンの影響を受けて変質し、保護膜の絶縁抵抗が低下
し、最終的にはリーク不良を生じてしまうことがあると
いう問題があった。この発明の目的は、ポリイミドから
なる保護膜の表面層が変質しても、この変質による悪影
響が生じないようにすることのできるバンプ電極を備え
た半導体装置を提供することにある。
半導体装置の表面をより一層保護するために、窒化シリ
コン等からなるパッシベーション膜の上面にポリイミド
からなる保護膜を形成した構造のものが試みられてい
る。しかるに、このような構造の半導体装置を製造する
場合、接続用電極の表面に形成された自然酸化膜を除去
するためにアルゴンイオンによるドライエッチングを行
うと、ポリイミドからなる保護膜の表面層がアルゴンイ
オンの影響を受けて変質し、保護膜の絶縁抵抗が低下
し、最終的にはリーク不良を生じてしまうことがあると
いう問題があった。この発明の目的は、ポリイミドから
なる保護膜の表面層が変質しても、この変質による悪影
響が生じないようにすることのできるバンプ電極を備え
た半導体装置を提供することにある。
【０００５】
【課題を解決するための手段】この発明は、半導体装置
上に形成された接続用電極の周縁部とバンプ電極の周縁
部との間に無機絶縁膜とポリイミドからなる保護膜が介
在され、前記接続用電極の表面に形成された酸化膜が除
去され、かつ、前記バンプ電極の周縁部から露出した領
域において、前記接続用電極の表面の酸化膜を除去する
際に前記保護膜の表面に形成される変質層が除去されて
いるものである。
上に形成された接続用電極の周縁部とバンプ電極の周縁
部との間に無機絶縁膜とポリイミドからなる保護膜が介
在され、前記接続用電極の表面に形成された酸化膜が除
去され、かつ、前記バンプ電極の周縁部から露出した領
域において、前記接続用電極の表面の酸化膜を除去する
際に前記保護膜の表面に形成される変質層が除去されて
いるものである。
【０００６】
【作用】この発明によれば、接続用電極の表面に形成さ
れた自然酸化膜を除去するためのドライエッチングによ
りポリイミドからなる保護膜の表面層が変質しても、こ
のポリイミドからなる保護膜の表面層を除去しているの
で、保護膜の表面層の変質による悪影響が生じないよう
にすることができる。
れた自然酸化膜を除去するためのドライエッチングによ
りポリイミドからなる保護膜の表面層が変質しても、こ
のポリイミドからなる保護膜の表面層を除去しているの
で、保護膜の表面層の変質による悪影響が生じないよう
にすることができる。
【０００７】
【実施例】図１（Ａ）〜（Ｅ）はそれぞれこの発明の一
実施例における半導体装置の各製造工程を示したもので
ある。そこで、これらの図を順に参照しながら、この実
施例の半導体装置の構造についてその製造方法と併せ説
明する。
実施例における半導体装置の各製造工程を示したもので
ある。そこで、これらの図を順に参照しながら、この実
施例の半導体装置の構造についてその製造方法と併せ説
明する。
【０００８】まず、図１（Ａ）に示すように、シリコン
ウエハ（半導体装置本体）１の上面にゲート電極等の内
部電極２および酸化シリコン等からなる絶縁膜３を形成
し、絶縁膜３の上面にアルミニウムやアルミニウム合金
からなる接続用電極４を内部電極２と接続させて形成す
る。次に、接続用電極４を含む絶縁膜３の上面全体に窒
化シリコン等からなるパッシベーション膜（無機絶縁
膜）５を形成した後、パッシベーション膜５の所定の個
所にエッチングにより開口部６を形成することにより、
接続用電極４の周縁部および絶縁膜３の上面にパッシベ
ーション膜５を残存させるとともに、パッシベーション
膜５の開口部６を介して接続用電極４の中央部を露出さ
せる。次に、接続用電極４を含むパッシベーション膜５
の上面全体にポリイミドからなる保護膜７を厚さ１〜５
μｍ程度に形成した後、保護膜７の所定の個所にエッチ
ングにより開口部８を形成することにより、パッシベー
ション膜５の開口部６の周囲を除く上面に保護膜７を残
存させるとともに、保護膜７の開口部８を介して接続用
電極４の中央部を露出させる。
ウエハ（半導体装置本体）１の上面にゲート電極等の内
部電極２および酸化シリコン等からなる絶縁膜３を形成
し、絶縁膜３の上面にアルミニウムやアルミニウム合金
からなる接続用電極４を内部電極２と接続させて形成す
る。次に、接続用電極４を含む絶縁膜３の上面全体に窒
化シリコン等からなるパッシベーション膜（無機絶縁
膜）５を形成した後、パッシベーション膜５の所定の個
所にエッチングにより開口部６を形成することにより、
接続用電極４の周縁部および絶縁膜３の上面にパッシベ
ーション膜５を残存させるとともに、パッシベーション
膜５の開口部６を介して接続用電極４の中央部を露出さ
せる。次に、接続用電極４を含むパッシベーション膜５
の上面全体にポリイミドからなる保護膜７を厚さ１〜５
μｍ程度に形成した後、保護膜７の所定の個所にエッチ
ングにより開口部８を形成することにより、パッシベー
ション膜５の開口部６の周囲を除く上面に保護膜７を残
存させるとともに、保護膜７の開口部８を介して接続用
電極４の中央部を露出させる。
【０００９】次に、接続用電極４の表面に形成された自
然酸化膜（図示せず）を除去するためにアルゴンイオン
によるドライエッチングを行う。この場合、ポリイミド
からなる保護膜７の表面層がアルゴンイオンの影響を受
けて変質し、厚さ１０００〜２０００Å程度の変質層
（図示せず）が形成される。次に、接続用電極４の表面
酸化を防止するためにシリコンウエハ１を真空中で次工
程に移動させ、そしてチタン−タングステン等の合金お
よび金をこの順で蒸着またはスパッタリングすることに
より、上面全体に中間接続膜形成用膜９および金薄膜形
成用薄膜１０をそれぞれ数千Å程度の厚さに形成する。
然酸化膜（図示せず）を除去するためにアルゴンイオン
によるドライエッチングを行う。この場合、ポリイミド
からなる保護膜７の表面層がアルゴンイオンの影響を受
けて変質し、厚さ１０００〜２０００Å程度の変質層
（図示せず）が形成される。次に、接続用電極４の表面
酸化を防止するためにシリコンウエハ１を真空中で次工
程に移動させ、そしてチタン−タングステン等の合金お
よび金をこの順で蒸着またはスパッタリングすることに
より、上面全体に中間接続膜形成用膜９および金薄膜形
成用薄膜１０をそれぞれ数千Å程度の厚さに形成する。
【００１０】次に、図１（Ｂ）に示すように、金薄膜形
成用薄膜１０の上面に、フォトレジスト液を滴下してス
ピンコーティングすることにより、フォトレジスト膜１
１を膜厚が２０〜３０μｍ程度となるように比較的厚く
形成する。この場合、フォトレジスト膜１１の膜厚を２
０〜３０μｍ程度と比較的厚くするために、フォトレジ
スト液として粘度が数百〜千数百ＣＰＳ（センチポイ
ズ）で通常のスピンコーティングのものよりも数倍ない
し数十倍高いもの（例えば東京応化工業（株）製のＢＭ
Ｒ１０００）を使用し、スピンコーティング時の回転速
度を数百ｒｐｍとする。
成用薄膜１０の上面に、フォトレジスト液を滴下してス
ピンコーティングすることにより、フォトレジスト膜１
１を膜厚が２０〜３０μｍ程度となるように比較的厚く
形成する。この場合、フォトレジスト膜１１の膜厚を２
０〜３０μｍ程度と比較的厚くするために、フォトレジ
スト液として粘度が数百〜千数百ＣＰＳ（センチポイ
ズ）で通常のスピンコーティングのものよりも数倍ない
し数十倍高いもの（例えば東京応化工業（株）製のＢＭ
Ｒ１０００）を使用し、スピンコーティング時の回転速
度を数百ｒｐｍとする。
【００１１】次に、所定のマスク１２を用いてフォトレ
ジスト膜１１を露光し、次いで現像すると、図１（Ｃ）
に示すように、フォトレジスト膜１１の所定の個所つま
り保護膜７の開口部８およびその周囲に対応する部分に
開口部１３が形成される。この場合、現像液としてはキ
シレンを主成分とする有機溶剤（例えば東京応化工業
（株）製のＣ−３）を用いる。次に、開口部１３内に金
を電解メッキすることにより、図１（Ｄ）に示すよう
に、開口部１３内の金薄膜形成用薄膜１０の上面にバン
プ電極１４を形成する。この場合、バンプ電極１４の上
面を平坦とするために、バンプ電極１４の厚さを２０〜
３０μｍ程度とし、その上面がフォトレジスト膜１１の
上面から突出しないようにする。この後、フォトレジス
ト膜１１をエチルセルソルブ、ジクロルベンゼンを主成
分とする有機溶剤（例えば東京応化工業（株）製の剥離
液ＳＰ）を用いて剥離する
ジスト膜１１を露光し、次いで現像すると、図１（Ｃ）
に示すように、フォトレジスト膜１１の所定の個所つま
り保護膜７の開口部８およびその周囲に対応する部分に
開口部１３が形成される。この場合、現像液としてはキ
シレンを主成分とする有機溶剤（例えば東京応化工業
（株）製のＣ−３）を用いる。次に、開口部１３内に金
を電解メッキすることにより、図１（Ｄ）に示すよう
に、開口部１３内の金薄膜形成用薄膜１０の上面にバン
プ電極１４を形成する。この場合、バンプ電極１４の上
面を平坦とするために、バンプ電極１４の厚さを２０〜
３０μｍ程度とし、その上面がフォトレジスト膜１１の
上面から突出しないようにする。この後、フォトレジス
ト膜１１をエチルセルソルブ、ジクロルベンゼンを主成
分とする有機溶剤（例えば東京応化工業（株）製の剥離
液ＳＰ）を用いて剥離する
【００１２】次に、図１（Ｅ）に示すように、バンプ電
極１４をマスクとして金薄膜形成用薄膜１０の不要な部
分をヨウ素系のエッチング液でエッチングして除去する
と、残存する金薄膜形成用薄膜１０によって金薄膜１０
ａが形成される。次に、再びバンプ電極１４をマスクと
して中間接続膜形成用膜９の不要な部分をドライエッチ
ングして除去すると、残存する中間接続膜形成用膜９に
よって中間接続膜９ａが形成される。次に、酸素プラズ
マによるドライエッチングを行い、保護膜１４の表面の
変質層を除去する。この場合、マイクロ波アッシャー
（例えばキャノン（株）製のＭＡＳ８００）を用い、周
波数２４５０ＭＨｚ、出力５００Ｗ、プレート温度１５
０℃、酸素流量１５０ＳＣＣＭ、圧力０．８ｍｍＴｏｒ
ｒ、処理時間２０〜４０秒としたところ、ポリイミドか
らなる保護膜１４の表面が２０００〜５０００Å程度除
去された。なお、ＲＦアッシャー等を用いてもよく、ま
たオゾン処理等を行ってもよい。
極１４をマスクとして金薄膜形成用薄膜１０の不要な部
分をヨウ素系のエッチング液でエッチングして除去する
と、残存する金薄膜形成用薄膜１０によって金薄膜１０
ａが形成される。次に、再びバンプ電極１４をマスクと
して中間接続膜形成用膜９の不要な部分をドライエッチ
ングして除去すると、残存する中間接続膜形成用膜９に
よって中間接続膜９ａが形成される。次に、酸素プラズ
マによるドライエッチングを行い、保護膜１４の表面の
変質層を除去する。この場合、マイクロ波アッシャー
（例えばキャノン（株）製のＭＡＳ８００）を用い、周
波数２４５０ＭＨｚ、出力５００Ｗ、プレート温度１５
０℃、酸素流量１５０ＳＣＣＭ、圧力０．８ｍｍＴｏｒ
ｒ、処理時間２０〜４０秒としたところ、ポリイミドか
らなる保護膜１４の表面が２０００〜５０００Å程度除
去された。なお、ＲＦアッシャー等を用いてもよく、ま
たオゾン処理等を行ってもよい。
【００１３】このようにして得られた半導体装置では、
接続用電極４の表面に形成された自然酸化膜を除去する
ためのドライエッチングにより保護膜７の表面層が変質
しても、バンプ電極１４、金薄膜１０ａおよび中間接続
膜９ａを形成した後に、保護膜７の表面層をドライエッ
チングにより除去しているので、保護膜７の表面層の変
質による悪影響が生じないようにすることができる。
接続用電極４の表面に形成された自然酸化膜を除去する
ためのドライエッチングにより保護膜７の表面層が変質
しても、バンプ電極１４、金薄膜１０ａおよび中間接続
膜９ａを形成した後に、保護膜７の表面層をドライエッ
チングにより除去しているので、保護膜７の表面層の変
質による悪影響が生じないようにすることができる。
【００１４】次に、図２（Ａ）および（Ｂ）を参照し
て、上記のように構成された半導体装置のバンプ電極を
ＴＡＢテープのフィンガリードに接続する場合について
説明する。まず、上述した処理工程を経た後シリコンウ
エハ１はダイシングにより切断され、複数の半導体装置
２１に分割される。ここで、１つの半導体装置２１には
上述したバンプ電極１４が複数配列されている。一方、
ＴＡＢテープ２２の複数のフィンガリード２３は、表面
に半田２３ａがメッキされた銅箔２３ｂをベーステープ
２４上にラミネートした後エッチングして所定の形状に
パターン形成したものからなり、ベーステープ２４に形
成されたデバイスホール２５内に突出されている。そし
て、半導体装置２１をデバイスホール２５内に配置し、
各バンプ電極１４をそれぞれ対応するフィンガリード２
３にボンディングして接続する。なお、半導体装置２１
のバンプ電極１４をＴＡＢテープ２２のフィンガリード
２３に接続した後は、半導体装置２１上に図示しない保
護用レジンをポッティングして、このポッティングした
保護用レジンによって半導体装置２１を覆って保護し、
この後図２（Ａ）において一点鎖線で示す部分で切断す
ることになる。
て、上記のように構成された半導体装置のバンプ電極を
ＴＡＢテープのフィンガリードに接続する場合について
説明する。まず、上述した処理工程を経た後シリコンウ
エハ１はダイシングにより切断され、複数の半導体装置
２１に分割される。ここで、１つの半導体装置２１には
上述したバンプ電極１４が複数配列されている。一方、
ＴＡＢテープ２２の複数のフィンガリード２３は、表面
に半田２３ａがメッキされた銅箔２３ｂをベーステープ
２４上にラミネートした後エッチングして所定の形状に
パターン形成したものからなり、ベーステープ２４に形
成されたデバイスホール２５内に突出されている。そし
て、半導体装置２１をデバイスホール２５内に配置し、
各バンプ電極１４をそれぞれ対応するフィンガリード２
３にボンディングして接続する。なお、半導体装置２１
のバンプ電極１４をＴＡＢテープ２２のフィンガリード
２３に接続した後は、半導体装置２１上に図示しない保
護用レジンをポッティングして、このポッティングした
保護用レジンによって半導体装置２１を覆って保護し、
この後図２（Ａ）において一点鎖線で示す部分で切断す
ることになる。
【００１５】次に、図３はこの発明を適用した半導体装
置の変形例を示したものである。この変形例の半導体装
置では、図１（Ｅ）に示すものと比較して、保護膜８の
開口部８がパッシベーション膜５の開口部６よりも小さ
くなっている。
置の変形例を示したものである。この変形例の半導体装
置では、図１（Ｅ）に示すものと比較して、保護膜８の
開口部８がパッシベーション膜５の開口部６よりも小さ
くなっている。
【００１６】
【発明の効果】以上説明したように、この発明によれ
ば、接続用電極の表面に形成された自然酸化膜を除去す
るためのドライエッチングによりポリイミドからなる保
護膜の表面層が変質しても、このポリイミドからなる保
護膜の表面層を除去しているので、保護膜の表面層の変
質による悪影響が生じないようにすることができる。
ば、接続用電極の表面に形成された自然酸化膜を除去す
るためのドライエッチングによりポリイミドからなる保
護膜の表面層が変質しても、このポリイミドからなる保
護膜の表面層を除去しているので、保護膜の表面層の変
質による悪影響が生じないようにすることができる。
【図１】（Ａ）〜（Ｅ）はそれぞれこの発明の一実施例
における半導体装置の各製造工程を示す断面図。
における半導体装置の各製造工程を示す断面図。
【図２】（Ａ）はこの半導体装置のバンプ電極をＴＡＢ
テープのフィンガリードに接続した状態の平面図、
（Ｂ）はその一部の断面図。
テープのフィンガリードに接続した状態の平面図、
（Ｂ）はその一部の断面図。
【図３】この発明を適用した半導体装置の変形例を示す
断面図。
断面図。
１ シリコンウエハ（半導体装置本体）
４ 接続用電極
５ パッシベーション膜（無機絶縁膜）
６ 開口部
７ 保護膜
８ 開口部
１４ バンプ電極
Claims (4)
- 【請求項１】 半導体装置上に形成された接続用電極の
周縁部とバンプ電極の周縁部との間に無機絶縁膜とポリ
イミドからなる保護膜が介在され、前記接続用電極の表
面に形成された酸化膜が除去され、かつ、前記バンプ電
極の周縁部から露出した領域において、前記接続用電極
の表面の酸化膜を除去する際に前記保護膜の表面に形成
される変質層が除去されていることを特徴とするバンプ
電極を備えた半導体装置。 - 【請求項２】 前記接続用電極と前記バンプ電極は、前
記無機絶縁膜の開口部とこの開口部よりも大きく形成さ
れた前記ポリイミドからなる保護膜の開口部を介して接
続されていることを特徴とする請求項１記載のバンプ電
極を備えた半導体装置。 - 【請求項３】 前記接続用電極と前記バンプ電極との周
縁部の間に介在されたポイリミドからなる保護膜は、そ
の変質層の除去前において１μｍ程度以上の厚さを有す
ることを特徴とする請求項１または２記載のバンプ電極
を備えた半導体装置。 - 【請求項４】 前記ポリイミドからなる保護膜の前記バ
ンプ電極から露出した領域の表面が５０００Å程度以下
除去されていることを特徴とする請求項１〜３記載のバ
ンプ電極を備えた半導体装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP13919697A JP3371757B2 (ja) | 1997-05-15 | 1997-05-15 | バンプ電極を備えた半導体装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP13919697A JP3371757B2 (ja) | 1997-05-15 | 1997-05-15 | バンプ電極を備えた半導体装置 |
Related Parent Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP5299057A Division JP2698827B2 (ja) | 1993-11-05 | 1993-11-05 | バンプ電極を備えた半導体装置の製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH1056020A JPH1056020A (ja) | 1998-02-24 |
| JP3371757B2 true JP3371757B2 (ja) | 2003-01-27 |
Family
ID=15239801
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP13919697A Expired - Lifetime JP3371757B2 (ja) | 1997-05-15 | 1997-05-15 | バンプ電極を備えた半導体装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3371757B2 (ja) |
-
1997
- 1997-05-15 JP JP13919697A patent/JP3371757B2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPH1056020A (ja) | 1998-02-24 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2698827B2 (ja) | バンプ電極を備えた半導体装置の製造方法 | |
| US7642629B2 (en) | Methods and apparatus for packaging integrated circuit devices | |
| US6326701B1 (en) | Chip size package and manufacturing method thereof | |
| US20030013232A1 (en) | Method for fabricating a microelectronic device using wafer-level adhesion layer deposition | |
| US20060175686A1 (en) | Semiconductor device and fabrication method thereof | |
| JP2007528120A (ja) | 集積回路装置をパッケージングする方法及び装置 | |
| JP2002190550A (ja) | 半導体装置の製造方法 | |
| JP2001267350A (ja) | 半導体装置及びその製造方法 | |
| JP2004158827A (ja) | 半導体ウエハ、半導体装置及びその製造方法、回路基板並びに電子機器 | |
| JP2000188357A (ja) | 半導体装置およびその製造方法 | |
| JPH1092865A (ja) | 半導体装置およびその製造方法 | |
| JP3446021B2 (ja) | 半導体装置のバンプ電極構造およびその形成方法 | |
| JP3371757B2 (ja) | バンプ電極を備えた半導体装置 | |
| US7498676B2 (en) | Semiconductor device | |
| JP2004134708A (ja) | 半導体装置及びその製造方法、回路基板並びに電子機器 | |
| JP2958520B2 (ja) | 半導体装置の接合方法 | |
| JP3664707B2 (ja) | 半導体装置及びその製造方法 | |
| JP2007165437A (ja) | 半導体装置およびその製造方法 | |
| JPH0845918A (ja) | 金属層のエッチング方法 | |
| JP2003282614A (ja) | 半導体装置及びその製造方法 | |
| JP2004134709A (ja) | 半導体装置及びその製造方法、回路基板並びに電子機器 | |
| JPH01132139A (ja) | 半導体装置のバンプ電極の形成方法 | |
| JP2535977B2 (ja) | 電子部品における外部電極の形成方法 | |
| JP2958871B2 (ja) | 半導体装置の製造方法 | |
| JP2005302816A (ja) | 半導体装置及びその製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20071122 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20081122 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20081122 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091122 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101122 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101122 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111122 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111122 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121122 Year of fee payment: 10 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20131122 Year of fee payment: 11 |
|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313111 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| EXPY | Cancellation because of completion of term |