JP2958871B2 - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法Info
- Publication number
- JP2958871B2 JP2958871B2 JP10012001A JP1200198A JP2958871B2 JP 2958871 B2 JP2958871 B2 JP 2958871B2 JP 10012001 A JP10012001 A JP 10012001A JP 1200198 A JP1200198 A JP 1200198A JP 2958871 B2 JP2958871 B2 JP 2958871B2
- Authority
- JP
- Japan
- Prior art keywords
- film
- insulating film
- bump electrode
- electrode
- electrode pad
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/11—Manufacturing methods
Landscapes
- Drying Of Semiconductors (AREA)
Description
【０００１】
【発明の属する技術分野】この発明は、バンプ電極を備
えた半導体装置の製造方法に関する。
えた半導体装置の製造方法に関する。
【０００２】
【従来の技術】従来、ＴＡＢ(Tape Automated Bonding)
方式においては、半導体装置にバンプ電極を形成し、こ
のバンプ電極をテープキャリアのフィンガリードに直接
ボンディング（接合）している。この場合、従来のバン
プ電極を備えた半導体装置は、図８に示すように構成さ
れている。すなわち、シリコンウエハ１上にはアルミニ
ウム又はアルミニウム合金からなる電極パッド２が形成
されている。電極パッド２は、図示してしないが、シリ
コンウエハ１のゲート等の内部電極と接続されている。
電極パッド２の周縁部は、この電極パッド２に対向して
開口３ａが形成された窒化シリコン等からなる絶縁膜３
で被覆されている。電極パッド２上には、バリアメタル
層４ａと接着メタル層４ｂとで構成されるアンダバンプ
層４が形成されている。アンダバンプ層４は、蒸着又は
スパッタにより形成されるもので、同図においては電極
パッド２およびこの電極パッド２の周囲の絶縁膜３上に
のみ形成されているが、実際の工程としては電極パッド
２および絶縁膜３上の全面に形成した上、バンプ電極５
を形成した後に、図示の如く、エッチング処理されるも
のである。この場合、アンダバンプ層４は電極パッド２
およびこの電極パッド２の周囲の絶縁膜３に固着され、
この固着面積が大きいことにより十分な接合強度が確保
される。アンダバンプ層４上には金からなるバンプ電極
５が形成されるが、このバンプ電極５はメッキにより形
成されるものであるため、その下地層としてアンダバン
プ層４上に金薄膜５ａが形成されている。この後、前述
した如く、バンプ電極５をマスクとして、バンプ電極５
の外側部分のアンダバンプ層４をエッチングにより除去
する。この場合、通常、等方性のウェットエッチングが
用いられる。
方式においては、半導体装置にバンプ電極を形成し、こ
のバンプ電極をテープキャリアのフィンガリードに直接
ボンディング（接合）している。この場合、従来のバン
プ電極を備えた半導体装置は、図８に示すように構成さ
れている。すなわち、シリコンウエハ１上にはアルミニ
ウム又はアルミニウム合金からなる電極パッド２が形成
されている。電極パッド２は、図示してしないが、シリ
コンウエハ１のゲート等の内部電極と接続されている。
電極パッド２の周縁部は、この電極パッド２に対向して
開口３ａが形成された窒化シリコン等からなる絶縁膜３
で被覆されている。電極パッド２上には、バリアメタル
層４ａと接着メタル層４ｂとで構成されるアンダバンプ
層４が形成されている。アンダバンプ層４は、蒸着又は
スパッタにより形成されるもので、同図においては電極
パッド２およびこの電極パッド２の周囲の絶縁膜３上に
のみ形成されているが、実際の工程としては電極パッド
２および絶縁膜３上の全面に形成した上、バンプ電極５
を形成した後に、図示の如く、エッチング処理されるも
のである。この場合、アンダバンプ層４は電極パッド２
およびこの電極パッド２の周囲の絶縁膜３に固着され、
この固着面積が大きいことにより十分な接合強度が確保
される。アンダバンプ層４上には金からなるバンプ電極
５が形成されるが、このバンプ電極５はメッキにより形
成されるものであるため、その下地層としてアンダバン
プ層４上に金薄膜５ａが形成されている。この後、前述
した如く、バンプ電極５をマスクとして、バンプ電極５
の外側部分のアンダバンプ層４をエッチングにより除去
する。この場合、通常、等方性のウェットエッチングが
用いられる。
【０００３】
【発明が解決しようとする課題】ところで、上記の半導
体装置のバンプ電極５は、通常、フォトレジストを用い
て電解メッキにより形成されるが、フォトレジストの厚
さを厚くすることができないため、フォトレジストの上
方へ突出して形成される。しかし、フォトレジストの上
方ではメッキ形成速度が等方性を有するため、バンプ電
極５の頭部形状が図８に示すような「きのこ」状に盛り
上がる。このため、「きのこ」状のバンプ電極５の頭部
が幅広となり、ファインピッチ化が困難になるという問
題がある。また、「きのこ」状のバンプ電極５はアンダ
バンプ層４の電極パッド２の周縁部より外側に延出され
ている部分を覆い、かつ窒化シリコン等からなる絶縁膜
３が硬くて脆弱なため、テープキャリアのフィンガリー
ドをボンディングする際の圧着力により絶縁膜３にクラ
ックが生じ、保護膜としての絶縁膜３の性能が劣化し、
回路動作の信頼性を損なうという問題がある。この発明
の課題は、ファインピッチ化が可能となり、また窒化シ
リコン等からなる絶縁膜にクラックが発生することがな
く、さらに効率の良い半導体装置の製造方法を提供する
ことである。
体装置のバンプ電極５は、通常、フォトレジストを用い
て電解メッキにより形成されるが、フォトレジストの厚
さを厚くすることができないため、フォトレジストの上
方へ突出して形成される。しかし、フォトレジストの上
方ではメッキ形成速度が等方性を有するため、バンプ電
極５の頭部形状が図８に示すような「きのこ」状に盛り
上がる。このため、「きのこ」状のバンプ電極５の頭部
が幅広となり、ファインピッチ化が困難になるという問
題がある。また、「きのこ」状のバンプ電極５はアンダ
バンプ層４の電極パッド２の周縁部より外側に延出され
ている部分を覆い、かつ窒化シリコン等からなる絶縁膜
３が硬くて脆弱なため、テープキャリアのフィンガリー
ドをボンディングする際の圧着力により絶縁膜３にクラ
ックが生じ、保護膜としての絶縁膜３の性能が劣化し、
回路動作の信頼性を損なうという問題がある。この発明
の課題は、ファインピッチ化が可能となり、また窒化シ
リコン等からなる絶縁膜にクラックが発生することがな
く、さらに効率の良い半導体装置の製造方法を提供する
ことである。
【０００４】
【課題を解決するための手段】この発明は、中央部分が
絶縁膜の開口から露出され、かつ前記絶縁膜により周縁
部分が被覆された電極パッド上に下地層を形成し、該下
地層上に高さが１０〜２５μｍの柱状のバンプ電極を形
成する半導体装置の製造方法において、前記絶縁膜およ
び前記絶縁膜の開口から露出された前記電極パッド上に
中間接続膜および下地層を形成し、前記下地層上に粘度
がほぼ千ＣＰＳのフォトレジスト液を滴下して、スピン
コーティングにより厚さが前記バンプ電極の高さ以上で
且つ３０μｍ以下のフォトレジスト膜を形成するととも
に、このフォトレジスト膜を前記絶縁膜の開口と前記電
極パッドの周縁部との間にその周縁部が位置する大きさ
にエッチングし、前記フォトレジスト膜のエッチングし
た部分を介して、前記下地層と同じ材料を用いたメッキ
により前記バンプ電極をその上面が前記フォトレジスト
膜の上面と同一となる位置もしくはそれよりも低くなる
位置まで形成するようにしたものである。この発明によ
れば、下地層の周縁部を絶縁膜の開口と電極パッドの周
縁部との間に位置付けさせ、この下地層上に粘度がほぼ
千ＣＰＳのフォトレジスト液を滴下して、スピンコーテ
ィングにより厚さが前記バンプ電極の高さ以上で且つ３
０μｍ以下のフォトレジスト膜を形成するとともに、こ
のフォトレジスト膜を絶縁膜の開口と電極パッドの周縁
部との間にその周縁部が位置する大きさにエッチング
し、このフォトレジスト膜のエッチングした部分を介し
て、下地層と同じ材料を用いたメッキによりバンプ電極
をその上面が前記フォトレジスト膜の上面と同一となる
位置もしくはそれよりも低くなる位置まで形成するよう
にしたものであるから、下地層上に高さ１０〜２５μｍ
の柱状のバンプ電極を効率良く形成することができる。
しかも、バンプ電極がフォトレジスト膜の上方に突出し
ないので、「きのこ」状の幅広頭部とならないため、バ
ンプ電極のファインピッチ化が可能となる。また、バン
プ電極が絶縁膜の開口と電極パッドの周縁部との間に位
置付けされた下地層の周縁部から立上がるので、窒化シ
リコン等からなる絶縁膜が硬くて脆弱であっても、テー
プキャリアのフィンガリードをボンディングする際の圧
着力により絶縁膜にクラックが発生するのを確実に防ぐ
ことができる。これにより、保護膜としての絶縁膜の劣
化を防ぎ、回路動作の信頼性を高めることができる。こ
の場合、請求項２記載の如く、フォトレジスト膜を形成
する際のスピンコーティングの回転速度は数百ｒｐｍと
することが望ましい。
絶縁膜の開口から露出され、かつ前記絶縁膜により周縁
部分が被覆された電極パッド上に下地層を形成し、該下
地層上に高さが１０〜２５μｍの柱状のバンプ電極を形
成する半導体装置の製造方法において、前記絶縁膜およ
び前記絶縁膜の開口から露出された前記電極パッド上に
中間接続膜および下地層を形成し、前記下地層上に粘度
がほぼ千ＣＰＳのフォトレジスト液を滴下して、スピン
コーティングにより厚さが前記バンプ電極の高さ以上で
且つ３０μｍ以下のフォトレジスト膜を形成するととも
に、このフォトレジスト膜を前記絶縁膜の開口と前記電
極パッドの周縁部との間にその周縁部が位置する大きさ
にエッチングし、前記フォトレジスト膜のエッチングし
た部分を介して、前記下地層と同じ材料を用いたメッキ
により前記バンプ電極をその上面が前記フォトレジスト
膜の上面と同一となる位置もしくはそれよりも低くなる
位置まで形成するようにしたものである。この発明によ
れば、下地層の周縁部を絶縁膜の開口と電極パッドの周
縁部との間に位置付けさせ、この下地層上に粘度がほぼ
千ＣＰＳのフォトレジスト液を滴下して、スピンコーテ
ィングにより厚さが前記バンプ電極の高さ以上で且つ３
０μｍ以下のフォトレジスト膜を形成するとともに、こ
のフォトレジスト膜を絶縁膜の開口と電極パッドの周縁
部との間にその周縁部が位置する大きさにエッチング
し、このフォトレジスト膜のエッチングした部分を介し
て、下地層と同じ材料を用いたメッキによりバンプ電極
をその上面が前記フォトレジスト膜の上面と同一となる
位置もしくはそれよりも低くなる位置まで形成するよう
にしたものであるから、下地層上に高さ１０〜２５μｍ
の柱状のバンプ電極を効率良く形成することができる。
しかも、バンプ電極がフォトレジスト膜の上方に突出し
ないので、「きのこ」状の幅広頭部とならないため、バ
ンプ電極のファインピッチ化が可能となる。また、バン
プ電極が絶縁膜の開口と電極パッドの周縁部との間に位
置付けされた下地層の周縁部から立上がるので、窒化シ
リコン等からなる絶縁膜が硬くて脆弱であっても、テー
プキャリアのフィンガリードをボンディングする際の圧
着力により絶縁膜にクラックが発生するのを確実に防ぐ
ことができる。これにより、保護膜としての絶縁膜の劣
化を防ぎ、回路動作の信頼性を高めることができる。こ
の場合、請求項２記載の如く、フォトレジスト膜を形成
する際のスピンコーティングの回転速度は数百ｒｐｍと
することが望ましい。
【０００５】
【発明の実施の形態】以下、図面と共に、この発明の実
施形態を説明する。図１は後述する製造方法により製造
されたバンプ電極を備えた半導体装置の断面図を示す。
この図において、１０はシリコンウエハであり、通常は
直径４〜８インチのものが使用される。シリコンウエハ
１０上にはゲート等の内部電極１１および酸化シリコン
からなる絶縁膜１２が形成されている。絶縁膜１２上に
は内部電極１１に接続された電極パッド１３が形成され
ている。電極パッド１３はアルミニウム（Ａｌ）、アル
ミニウム（Ａｌ）−けい素（Ｓｉ）、アルミニウム（Ａ
ｌ）−銅（Ｃｕ）−けい素（Ｓｉ）等のアルミニウム合
金からなっている。電極パッド１３の周縁部および絶縁
膜１２上には窒化シリコンからなる絶縁膜１４が形成さ
れている。電極パッド１３と対応する部分の絶縁膜１４
には開口１４ａが形成されている。開口１４ａに対向す
る電極パッド１３およびこの電極パッド１３の周縁部を
覆っている部分の絶縁膜１４上には中間接続膜（アンダ
バンプ層）１５が形成されている。中間接続膜１５はバ
リアメタルと接着メタルとの合金、例えばチタン（Ｔ
ｉ）−タングステン（Ｗ）、白金（Ｐｔ）−チタン（Ｔ
ｉ）、パラジウム（Ｐｄ）−チタン（Ｔｉ）等の合金か
らなる。このようなバリアメタルと接着メタルとの合金
は、単一層でもバリア機能の他、バンプ電極１６ｂと電
極パッド１３との接合強度を確保する機能を合わせ持
つ。好ましくは、チタンを原子量比で１０％、重量比で
３０％混合したチタン−タングステン合金を用い、スパ
ッタリングにより数千Åの厚さに形成する。中間接続膜
１５の外側端は電極パッド１３の外側端と絶縁膜１４の
開口１４ａとの間に位置付けされている。中間接続膜１
５上には金（Ａｕ）からなる外部電極１６が柱状に形成
されている。この外部電極１６は金薄膜１６ａとバンプ
電極１６ｂとからなり、全体の厚さが１０〜２５μｍ程
度に形成され、その外側端は中間接続膜１５の外側端と
ほぼ同一面とされている。金薄膜１６ａは、メッキによ
り形成されるバンプ電極１６ｂのメッキ用下地層であ
り、スパッタにより中間接続膜１５に付着される。バン
プ電極１６ｂの頭部表面には微細なＶ字状溝１７が形成
されている。
施形態を説明する。図１は後述する製造方法により製造
されたバンプ電極を備えた半導体装置の断面図を示す。
この図において、１０はシリコンウエハであり、通常は
直径４〜８インチのものが使用される。シリコンウエハ
１０上にはゲート等の内部電極１１および酸化シリコン
からなる絶縁膜１２が形成されている。絶縁膜１２上に
は内部電極１１に接続された電極パッド１３が形成され
ている。電極パッド１３はアルミニウム（Ａｌ）、アル
ミニウム（Ａｌ）−けい素（Ｓｉ）、アルミニウム（Ａ
ｌ）−銅（Ｃｕ）−けい素（Ｓｉ）等のアルミニウム合
金からなっている。電極パッド１３の周縁部および絶縁
膜１２上には窒化シリコンからなる絶縁膜１４が形成さ
れている。電極パッド１３と対応する部分の絶縁膜１４
には開口１４ａが形成されている。開口１４ａに対向す
る電極パッド１３およびこの電極パッド１３の周縁部を
覆っている部分の絶縁膜１４上には中間接続膜（アンダ
バンプ層）１５が形成されている。中間接続膜１５はバ
リアメタルと接着メタルとの合金、例えばチタン（Ｔ
ｉ）−タングステン（Ｗ）、白金（Ｐｔ）−チタン（Ｔ
ｉ）、パラジウム（Ｐｄ）−チタン（Ｔｉ）等の合金か
らなる。このようなバリアメタルと接着メタルとの合金
は、単一層でもバリア機能の他、バンプ電極１６ｂと電
極パッド１３との接合強度を確保する機能を合わせ持
つ。好ましくは、チタンを原子量比で１０％、重量比で
３０％混合したチタン−タングステン合金を用い、スパ
ッタリングにより数千Åの厚さに形成する。中間接続膜
１５の外側端は電極パッド１３の外側端と絶縁膜１４の
開口１４ａとの間に位置付けされている。中間接続膜１
５上には金（Ａｕ）からなる外部電極１６が柱状に形成
されている。この外部電極１６は金薄膜１６ａとバンプ
電極１６ｂとからなり、全体の厚さが１０〜２５μｍ程
度に形成され、その外側端は中間接続膜１５の外側端と
ほぼ同一面とされている。金薄膜１６ａは、メッキによ
り形成されるバンプ電極１６ｂのメッキ用下地層であ
り、スパッタにより中間接続膜１５に付着される。バン
プ電極１６ｂの頭部表面には微細なＶ字状溝１７が形成
されている。
【０００６】次に、図２（Ａ）〜（Ｅ）を参照して、図
１に示す半導体装置の製造方法について説明する。ま
ず、図２（Ａ）に示すように、シリコンウエハ１０上に
内部電極１１および酸化シリコンからなる絶縁膜１２を
形成し、その上にアルミニウム又はアルミニウム合金か
らなる電極パッド１３を形成する。次に、電極パッド１
３および絶縁膜１２上に亘って窒化シリコンからなる絶
縁膜１４を形成する。絶縁膜１４には電極パッド１３の
外形よりも少し小さい開口１４ａをエッチングにより形
成し、この開口１４ａから電極パッド１３が露出される
ようにする。この状態では、チタン−タングステン等の
合金からなる中間接続用合金および金を順次スパッタリ
ングすることにより、シリコンウエハ１０上の電極パッ
ド１３および絶縁膜１４の全面に亘って、中間接続膜１
５および金薄膜１６ａをそれぞれ数千Åの厚さに形成す
る。但し、金薄膜１６ａの厚さは数百Å程度でもよい。
この場合、付着する金属粒子を均一にするために、スパ
ッタリングが最適である。また、この処理を行う前に
は、必要に応じてアルミニウムの酸化膜を除去する除去
処理を行う。
１に示す半導体装置の製造方法について説明する。ま
ず、図２（Ａ）に示すように、シリコンウエハ１０上に
内部電極１１および酸化シリコンからなる絶縁膜１２を
形成し、その上にアルミニウム又はアルミニウム合金か
らなる電極パッド１３を形成する。次に、電極パッド１
３および絶縁膜１２上に亘って窒化シリコンからなる絶
縁膜１４を形成する。絶縁膜１４には電極パッド１３の
外形よりも少し小さい開口１４ａをエッチングにより形
成し、この開口１４ａから電極パッド１３が露出される
ようにする。この状態では、チタン−タングステン等の
合金からなる中間接続用合金および金を順次スパッタリ
ングすることにより、シリコンウエハ１０上の電極パッ
ド１３および絶縁膜１４の全面に亘って、中間接続膜１
５および金薄膜１６ａをそれぞれ数千Åの厚さに形成す
る。但し、金薄膜１６ａの厚さは数百Å程度でもよい。
この場合、付着する金属粒子を均一にするために、スパ
ッタリングが最適である。また、この処理を行う前に
は、必要に応じてアルミニウムの酸化膜を除去する除去
処理を行う。
【０００７】次に、図２（Ｂ）に示すように、金薄膜１
６ａ上にフォトレジスト液を滴下してスピンコーティン
グによりフォトレジスト膜１９を厚く形成する。このフ
ォトレジスト膜１９は厚さを２０〜３０μｍ程度にする
ために、粘度が数百〜千数百ＣＰＳ（センチポイズ）
で、通常のスピンコーティングのものよりも数倍ないし
数十倍高いもの（例えば東京応化工業（株）製のＢＭＲ
１０００）を使用する。なお、回転速度は数百ｒｐｍで
ある。この場合、フォトレジスト液の粘度が百ＣＰＳ以
下であると、所定の厚さにすることはできない。次に、
このように形成されたフォトレジスト膜１９を乾燥処理
した後、その上面にマスク（図示せず）をアライメント
する。このマスクの透光部は、電極パッド１３と絶縁膜
１４の開口１４ａとの外側縁部間に透光部の外側縁部が
位置するような大きさに形成されている。そして、この
マスクを介してフォトレジスト膜１９を露光し、現像す
ることにより、図２（Ｃ）に示すように、フォトレジス
ト膜１９に開口１９ａを形成する。次に、開口１９ａを
介して露出された金薄膜１６ａに金を電解メッキするこ
とにより、バンプ電極１６ｂを形成する。このバンプ電
極１６ｂの形成は、その上面がフォトレジスト膜１９の
上面よりも突出しないところで止め、その厚さを２０〜
３０μｍ程度にする。この結果、バンプ電極１６ｂは柱
状となり、その上面はほぼ平坦となる。なお、フォトレ
ジスト膜１９の現像に使用する現像液はキシレンを主成
分とする有機溶剤（例えば東京応化工業（株）製のＣ−
３）である。
６ａ上にフォトレジスト液を滴下してスピンコーティン
グによりフォトレジスト膜１９を厚く形成する。このフ
ォトレジスト膜１９は厚さを２０〜３０μｍ程度にする
ために、粘度が数百〜千数百ＣＰＳ（センチポイズ）
で、通常のスピンコーティングのものよりも数倍ないし
数十倍高いもの（例えば東京応化工業（株）製のＢＭＲ
１０００）を使用する。なお、回転速度は数百ｒｐｍで
ある。この場合、フォトレジスト液の粘度が百ＣＰＳ以
下であると、所定の厚さにすることはできない。次に、
このように形成されたフォトレジスト膜１９を乾燥処理
した後、その上面にマスク（図示せず）をアライメント
する。このマスクの透光部は、電極パッド１３と絶縁膜
１４の開口１４ａとの外側縁部間に透光部の外側縁部が
位置するような大きさに形成されている。そして、この
マスクを介してフォトレジスト膜１９を露光し、現像す
ることにより、図２（Ｃ）に示すように、フォトレジス
ト膜１９に開口１９ａを形成する。次に、開口１９ａを
介して露出された金薄膜１６ａに金を電解メッキするこ
とにより、バンプ電極１６ｂを形成する。このバンプ電
極１６ｂの形成は、その上面がフォトレジスト膜１９の
上面よりも突出しないところで止め、その厚さを２０〜
３０μｍ程度にする。この結果、バンプ電極１６ｂは柱
状となり、その上面はほぼ平坦となる。なお、フォトレ
ジスト膜１９の現像に使用する現像液はキシレンを主成
分とする有機溶剤（例えば東京応化工業（株）製のＣ−
３）である。
【０００８】次に、図２（Ｄ）に示すように、フォトレ
ジスト膜１９をエチルセルソルブ、ジクロルベンゼンを
主成分とする有機溶剤（例えば東京応化工業（株）製の
剥離液ＳＰ）で剥離する。そして、この状態で、金薄膜
１６ａをヨウ素系のエッチング液でエッチングして、不
要な部分つまりバンプ電極１６ｂと対応しない部分の金
薄膜１６ａを除去する。この状態を図２（Ｅ）に示す。
次に、シリコンウエハ１０（図面は、バンプ電極構造の
拡大部分のみを示すが、実際は、４〜８インチの円盤形
状）を図３に示すスパッタ（エッチング）装置２０に格
納して反応性イオン（スパッタ）エッチングを行う。ス
パッタ装置２０は、真空室２１内にプレート２２、２３
を備えており、シリコンウエハ１０はプレート２３上に
配される。プレート２３には、１３．５６ＭＨｚの高周
波信号がマッチングボックス２４、ブロックコンデンサ
２５を介して印加される。真空室２１内は、図示しない
真空ポンプにより高真空度に保持され、バルブ２６の開
放により反応性イオンガス２８が真空室２１内に導入さ
れる。反応性イオンガス２８の流入量を流量計２７で計
測してバルブ２６の開閉を制御することにより、真空室
２１内は１５〜３０Ｐａ（パスカル：１Ｐａ＝１／１３
３Ｔｏｒｒ）のガス圧力に設定されている。反応性イオ
ンガス２８としては、ハロゲン化ガスと塩素系ガスとの
混合ガスを用いる。ハロゲン化ガスとしては、ＣＦ4、
Ｃ2Ｆ6、Ｃ3Ｆ8、ＣＨＦ3、ＳＦ6等を用いることができ
る。また、塩素系ガスとしては、ＣＦ3Ｃｌ、ＣＦ2Ｃｌ
2、ＣＦＣｌ3、Ｃｌ2、ＳｉＣｌ4、ＢＣｌ3、ＨＣｌ、
ＣＣｌ4等を用いることができる。代表的な組合わせと
しては、ＳＦ6＋ＣＦＣｌ3が挙げられる。
ジスト膜１９をエチルセルソルブ、ジクロルベンゼンを
主成分とする有機溶剤（例えば東京応化工業（株）製の
剥離液ＳＰ）で剥離する。そして、この状態で、金薄膜
１６ａをヨウ素系のエッチング液でエッチングして、不
要な部分つまりバンプ電極１６ｂと対応しない部分の金
薄膜１６ａを除去する。この状態を図２（Ｅ）に示す。
次に、シリコンウエハ１０（図面は、バンプ電極構造の
拡大部分のみを示すが、実際は、４〜８インチの円盤形
状）を図３に示すスパッタ（エッチング）装置２０に格
納して反応性イオン（スパッタ）エッチングを行う。ス
パッタ装置２０は、真空室２１内にプレート２２、２３
を備えており、シリコンウエハ１０はプレート２３上に
配される。プレート２３には、１３．５６ＭＨｚの高周
波信号がマッチングボックス２４、ブロックコンデンサ
２５を介して印加される。真空室２１内は、図示しない
真空ポンプにより高真空度に保持され、バルブ２６の開
放により反応性イオンガス２８が真空室２１内に導入さ
れる。反応性イオンガス２８の流入量を流量計２７で計
測してバルブ２６の開閉を制御することにより、真空室
２１内は１５〜３０Ｐａ（パスカル：１Ｐａ＝１／１３
３Ｔｏｒｒ）のガス圧力に設定されている。反応性イオ
ンガス２８としては、ハロゲン化ガスと塩素系ガスとの
混合ガスを用いる。ハロゲン化ガスとしては、ＣＦ4、
Ｃ2Ｆ6、Ｃ3Ｆ8、ＣＨＦ3、ＳＦ6等を用いることができ
る。また、塩素系ガスとしては、ＣＦ3Ｃｌ、ＣＦ2Ｃｌ
2、ＣＦＣｌ3、Ｃｌ2、ＳｉＣｌ4、ＢＣｌ3、ＨＣｌ、
ＣＣｌ4等を用いることができる。代表的な組合わせと
しては、ＳＦ6＋ＣＦＣｌ3が挙げられる。
【０００９】上記の条件で反応性イオンエッチングを行
うと、中間接続膜１５およびバンプ電極１６ｂに反応性
イオンによるスパッタリング効果が作用し、異方性エッ
チングが進行する。この場合、中間接続膜１５に比しバ
ンプ電極１６ｂの厚さは極めて大きいので、中間接続膜
１５は完全に除去されるが、バンプ電極１６ｂは頭部の
表面にスパッタリングによる、微細な、しかし、比較的
深いＶ字状溝１７が形成される。図６は、バンプ電極１
６ｂをメッキ形成した時点の状態、すなわち、図２
（Ｃ）〜（Ｅ）の状態におけるバンプ電極１６ｂの顕微
鏡写真である。図６におけるバンプ電極１６ｂの頭部表
面にも微細な凹凸面は観察される。しかし、この状態に
おけるバンプ電極１６ｂの頭部表面には、先端側が球状
に隆起した微小な凸部が形成されている。また、図７
は、反応性イオンエッチングを実施した後の状態、すな
わち、図１に示す状態におけるバンプ電極１６ｂの顕微
鏡写真である。この状態のバンプ電極１６ｂの頭部表面
には、先端側が鋭く尖った微小な隆起物が観察される。
このように両者を比較すると、反応性イオンエッチング
処理を実施する前と後では、バンプ電極１６ｂの頭部表
面の構造が全く異なることが認識される。
うと、中間接続膜１５およびバンプ電極１６ｂに反応性
イオンによるスパッタリング効果が作用し、異方性エッ
チングが進行する。この場合、中間接続膜１５に比しバ
ンプ電極１６ｂの厚さは極めて大きいので、中間接続膜
１５は完全に除去されるが、バンプ電極１６ｂは頭部の
表面にスパッタリングによる、微細な、しかし、比較的
深いＶ字状溝１７が形成される。図６は、バンプ電極１
６ｂをメッキ形成した時点の状態、すなわち、図２
（Ｃ）〜（Ｅ）の状態におけるバンプ電極１６ｂの顕微
鏡写真である。図６におけるバンプ電極１６ｂの頭部表
面にも微細な凹凸面は観察される。しかし、この状態に
おけるバンプ電極１６ｂの頭部表面には、先端側が球状
に隆起した微小な凸部が形成されている。また、図７
は、反応性イオンエッチングを実施した後の状態、すな
わち、図１に示す状態におけるバンプ電極１６ｂの顕微
鏡写真である。この状態のバンプ電極１６ｂの頭部表面
には、先端側が鋭く尖った微小な隆起物が観察される。
このように両者を比較すると、反応性イオンエッチング
処理を実施する前と後では、バンプ電極１６ｂの頭部表
面の構造が全く異なることが認識される。
【００１０】次に、図４および図５を参照して、上記の
ように構成された半導体装置の外部電極１６にフィンガ
リードを接続する場合について説明する。まず、シリコ
ンウエハ１０をダイシングにより切断して、複数の半導
体チップ３０に分離する。この半導体チップ３０の１つ
には上述した外部電極１６が多数配列されている。ま
た、フィンガリード４１は、銅箔をテープキャリア４０
にラミネートした上、エッチングにより所定の形状に形
成されたもので、各フィンガリード４１には半田４２が
メッキされている。各フィンガリード４１の一端はテー
プキャリア４０の中央に形成された四角い孔４３内に突
出され、この突出された各端部は半導体チップ３０の各
外部電極１６と対応して配列されている。この場合、フ
ィンガリード４１の表面にメッキされる半田４２はすず
（Ｓｎ）と鉛（Ｐｂ）が８：２程度の合金からなり、そ
の厚さが０．２〜０．６μｍ程度である。
ように構成された半導体装置の外部電極１６にフィンガ
リードを接続する場合について説明する。まず、シリコ
ンウエハ１０をダイシングにより切断して、複数の半導
体チップ３０に分離する。この半導体チップ３０の１つ
には上述した外部電極１６が多数配列されている。ま
た、フィンガリード４１は、銅箔をテープキャリア４０
にラミネートした上、エッチングにより所定の形状に形
成されたもので、各フィンガリード４１には半田４２が
メッキされている。各フィンガリード４１の一端はテー
プキャリア４０の中央に形成された四角い孔４３内に突
出され、この突出された各端部は半導体チップ３０の各
外部電極１６と対応して配列されている。この場合、フ
ィンガリード４１の表面にメッキされる半田４２はすず
（Ｓｎ）と鉛（Ｐｂ）が８：２程度の合金からなり、そ
の厚さが０．２〜０．６μｍ程度である。
【００１１】さて、半導体チップ３０の各外部電極１６
にフィンガリード４１を接続する場合には、各外部電極
１６にそれぞれフィンガリード４１を対応させて熱圧着
する。この熱圧着の条件は温度が２００〜４００℃で、
圧着力が３０〜３６０ｇ／ｍｍ2で、時間が１〜５ｓｅ
ｃである。このように外部電極１６にフィンガリード４
１が熱圧着されると、バンプ電極１６ｂとフィンガリー
ド４１の表面の半田４２はＡｕ−Ｓｎ共晶接合される。
しかも、バンプ電極１６ｂの頭部表面には微細なＶ字状
溝１７が形成されており、このＶ字状溝１７に半田４２
が喰い付くので、半田のバンプ電極粗面へのアンカー効
果が得られ、信頼性の高い接合が達成される。なお、上
記実施形態において金薄膜１６ａをウェットエッチング
としているのは、エッチングにより除去された金を回収
して再使用するためであり、このエッチングは中間接続
膜１５と同様、反応性イオンエッチングにより同時に除
去することは当然可能なことである。
にフィンガリード４１を接続する場合には、各外部電極
１６にそれぞれフィンガリード４１を対応させて熱圧着
する。この熱圧着の条件は温度が２００〜４００℃で、
圧着力が３０〜３６０ｇ／ｍｍ2で、時間が１〜５ｓｅ
ｃである。このように外部電極１６にフィンガリード４
１が熱圧着されると、バンプ電極１６ｂとフィンガリー
ド４１の表面の半田４２はＡｕ−Ｓｎ共晶接合される。
しかも、バンプ電極１６ｂの頭部表面には微細なＶ字状
溝１７が形成されており、このＶ字状溝１７に半田４２
が喰い付くので、半田のバンプ電極粗面へのアンカー効
果が得られ、信頼性の高い接合が達成される。なお、上
記実施形態において金薄膜１６ａをウェットエッチング
としているのは、エッチングにより除去された金を回収
して再使用するためであり、このエッチングは中間接続
膜１５と同様、反応性イオンエッチングにより同時に除
去することは当然可能なことである。
【００１２】ところで、上記のような半導体装置の製造
方法によれば、金薄膜１６ａの周縁部を絶縁膜１４の開
口１４ａと電極パッド１３の周縁部との間に位置付けさ
せ、この金薄膜１６ａ上に粘度数百ＣＰＳ以上のフォト
レジスト液を被着して厚さがバンプ電極１６ｂの高さと
同じもしくはそれよりも厚いフォトレジスト膜１９を形
成するとともに、このフォトレジスト膜１９を絶縁膜１
４の開口１４ａと電極パッド１３の周縁部との間にその
周縁部が位置する大きさにエッチングし、このフォトレ
ジスト膜１９のエッチングした部分を介して、金薄膜１
６ａと同じ材料を用いたメッキによりバンプ電極１６ｂ
をその上面がフォトレジスト膜１９の上面と同一となる
位置もしくはそれよりも低くなる位置まで形成するよう
にしたものであるから、金薄膜１６ａ上に高さ約１０μ
ｍ以上の柱状のバンプ電極１６ｂを効率良く形成するこ
とができる。しかも、バンプ電極１６ｂがフォトレジス
ト膜１９の上方へ突出しないので、「きのこ」状の幅広
頭部とならないため、バンプ電極１６ｂのファインピッ
チ化が可能となる。また、バンプ電極１６ｂが絶縁膜１
４の開口１４ａと電極パッド１３の周縁部との間に位置
付けされた金薄膜１６ａの周縁部から立上がるので、窒
化シリコン等からなる絶縁膜１４が硬くて脆弱であって
も、テープキャリア４０のフィンガリード４１をボンデ
ィングする際の圧着力により絶縁膜１４にクラックが発
生するのを確実に防ぐことができる。これにより、保護
膜としての絶縁膜１４の劣化を防ぎ、回路動作の信頼性
を高めることができる。
方法によれば、金薄膜１６ａの周縁部を絶縁膜１４の開
口１４ａと電極パッド１３の周縁部との間に位置付けさ
せ、この金薄膜１６ａ上に粘度数百ＣＰＳ以上のフォト
レジスト液を被着して厚さがバンプ電極１６ｂの高さと
同じもしくはそれよりも厚いフォトレジスト膜１９を形
成するとともに、このフォトレジスト膜１９を絶縁膜１
４の開口１４ａと電極パッド１３の周縁部との間にその
周縁部が位置する大きさにエッチングし、このフォトレ
ジスト膜１９のエッチングした部分を介して、金薄膜１
６ａと同じ材料を用いたメッキによりバンプ電極１６ｂ
をその上面がフォトレジスト膜１９の上面と同一となる
位置もしくはそれよりも低くなる位置まで形成するよう
にしたものであるから、金薄膜１６ａ上に高さ約１０μ
ｍ以上の柱状のバンプ電極１６ｂを効率良く形成するこ
とができる。しかも、バンプ電極１６ｂがフォトレジス
ト膜１９の上方へ突出しないので、「きのこ」状の幅広
頭部とならないため、バンプ電極１６ｂのファインピッ
チ化が可能となる。また、バンプ電極１６ｂが絶縁膜１
４の開口１４ａと電極パッド１３の周縁部との間に位置
付けされた金薄膜１６ａの周縁部から立上がるので、窒
化シリコン等からなる絶縁膜１４が硬くて脆弱であって
も、テープキャリア４０のフィンガリード４１をボンデ
ィングする際の圧着力により絶縁膜１４にクラックが発
生するのを確実に防ぐことができる。これにより、保護
膜としての絶縁膜１４の劣化を防ぎ、回路動作の信頼性
を高めることができる。
【００１３】
【発明の効果】以上説明したように、この発明によれ
ば、下地層の周縁部を絶縁膜の開口と電極パッドの周縁
部との間に位置付けさせ、この下地層上に粘度がほぼ千
ＣＰＳのフォトレジスト液を滴下して、スピンコーティ
ングにより厚さが前記バンプ電極の高さ以上で且つ３０
μｍ以下のフォトレジスト膜を形成するとともに、この
フォトレジスト膜を絶縁膜の開口と電極パッドの周縁部
との間にその周縁部が位置する大きさにエッチングし、
このフォトレジスト膜のエッチングした部分を介して、
下地層と同じ材料を用いたメッキによりバンプ電極をそ
の上面が前記フォトレジスト膜の上面と同一となる位置
もしくはそれよりも低くなる位置まで形成するようにし
たものであるから、下地層上に高さ１０〜２５μｍの柱
状のバンプ電極を効率良く形成することができる。しか
も、バンプ電極がフォトレジスト膜の上方に突出しない
ので、「きのこ」状の幅広頭部とならないため、バンプ
電極のファインピッチ化が可能となる。また、バンプ電
極が絶縁膜の開口と電極パッドの周縁部との間に位置付
けされた下地層の周縁部から立上がるので、窒化シリコ
ン等からなる絶縁膜が硬くて脆弱であっても、テープキ
ャリアのフィンガリードをボンディングする際の圧着力
により絶縁膜にクラックが発生するのを確実に防ぐこと
ができる。これにより、保護膜としての絶縁膜の劣化を
防ぎ、回路動作の信頼性を高めることができる。
ば、下地層の周縁部を絶縁膜の開口と電極パッドの周縁
部との間に位置付けさせ、この下地層上に粘度がほぼ千
ＣＰＳのフォトレジスト液を滴下して、スピンコーティ
ングにより厚さが前記バンプ電極の高さ以上で且つ３０
μｍ以下のフォトレジスト膜を形成するとともに、この
フォトレジスト膜を絶縁膜の開口と電極パッドの周縁部
との間にその周縁部が位置する大きさにエッチングし、
このフォトレジスト膜のエッチングした部分を介して、
下地層と同じ材料を用いたメッキによりバンプ電極をそ
の上面が前記フォトレジスト膜の上面と同一となる位置
もしくはそれよりも低くなる位置まで形成するようにし
たものであるから、下地層上に高さ１０〜２５μｍの柱
状のバンプ電極を効率良く形成することができる。しか
も、バンプ電極がフォトレジスト膜の上方に突出しない
ので、「きのこ」状の幅広頭部とならないため、バンプ
電極のファインピッチ化が可能となる。また、バンプ電
極が絶縁膜の開口と電極パッドの周縁部との間に位置付
けされた下地層の周縁部から立上がるので、窒化シリコ
ン等からなる絶縁膜が硬くて脆弱であっても、テープキ
ャリアのフィンガリードをボンディングする際の圧着力
により絶縁膜にクラックが発生するのを確実に防ぐこと
ができる。これにより、保護膜としての絶縁膜の劣化を
防ぎ、回路動作の信頼性を高めることができる。
【図１】この発明の製造方法により製造されたバンプ電
極を備えた半導体装置の断面図。
極を備えた半導体装置の断面図。
【図２】（Ａ）〜（Ｅ）はそれぞれ図１に示す半導体装
置の各製造工程を示す断面図。
置の各製造工程を示す断面図。
【図３】図２（Ｅ）に示す半導体装置のバンプ電極等を
エッチングするための反応性イオンエッチング装置の断
面図。
エッチングするための反応性イオンエッチング装置の断
面図。
【図４】図１に示す半導体装置をテープキャリアに搭載
した状態の平面図。
した状態の平面図。
【図５】図１に示す半導体装置のバンプ電極とテープキ
ャリアのフィンガリードとを接合した状態の断面図。
ャリアのフィンガリードとを接合した状態の断面図。
【図６】図２（Ｃ）〜（Ｅ）に示す状態におけるつまり
反応性イオンエッチングを行う前の状態におけるバンプ
電極の粒子構造の顕微鏡写真。
反応性イオンエッチングを行う前の状態におけるバンプ
電極の粒子構造の顕微鏡写真。
【図７】図１に示す状態におけるつまり反応性イオンエ
ッチングを行った後の状態におけるバンプ電極の粒子構
造の顕微鏡写真図。
ッチングを行った後の状態におけるバンプ電極の粒子構
造の顕微鏡写真図。
【図８】従来のバンプ電極を備えた半導体装置の断面
図。
図。
１０ シリコンウエハ １３ 電極パッド １４ 絶縁膜 １５ 中間接続膜 １６ａ 金薄膜 １６ｂ バンプ電極
フロントページの続き (58)調査した分野(Int.Cl.6，ＤＢ名) H01L 21/60
Claims (2)
- 【請求項１】 中央部分が絶縁膜の開口から露出され、
かつ前記絶縁膜により周縁部分が被覆された電極パッド
上に下地層を形成し、該下地層上に高さが１０〜２５μ
ｍの柱状のバンプ電極を形成する半導体装置の製造方法
において、 前記絶縁膜および前記絶縁膜の開口から露出された前記
電極パッド上に中間接続膜および下地層を形成し、 前記下地層上に粘度がほぼ千ＣＰＳのフォトレジスト液
を滴下して、スピンコーティングにより厚さが前記バン
プ電極の高さ以上で且つ３０μｍ以下のフォトレジスト
膜を形成するとともに、このフォトレジスト膜を前記絶
縁膜の開口と前記電極パッドの周縁部との間にその周縁
部が位置する大きさにエッチングし、 前記フォトレジスト膜のエッチングした部分を介して、
前記下地層と同じ材料を用いたメッキにより前記バンプ
電極をその上面が前記フォトレジスト膜の上面と同一と
なる位置もしくはそれよりも低くなる位置まで形成する
ことを特徴とする半導体装置の製造方法。 - 【請求項２】 請求項１記載の発明において、前記フォ
トレジスト膜を形成する際のスピンコーティングの回転
速度は数百ｒｐｍであることを特徴とする半導体装置の
製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP10012001A JP2958871B2 (ja) | 1998-01-07 | 1998-01-07 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP10012001A JP2958871B2 (ja) | 1998-01-07 | 1998-01-07 | 半導体装置の製造方法 |
Related Parent Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP7204012A Division JP2800729B2 (ja) | 1995-07-19 | 1995-07-19 | 金属層のエッチング方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH10189633A JPH10189633A (ja) | 1998-07-21 |
| JP2958871B2 true JP2958871B2 (ja) | 1999-10-06 |
Family
ID=11793360
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP10012001A Expired - Lifetime JP2958871B2 (ja) | 1998-01-07 | 1998-01-07 | 半導体装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2958871B2 (ja) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| DE19907168C1 (de) | 1999-02-19 | 2000-08-10 | Micronas Intermetall Gmbh | Schichtanordnung sowie Verfahren zu deren Herstellung |
-
1998
- 1998-01-07 JP JP10012001A patent/JP2958871B2/ja not_active Expired - Lifetime
Non-Patent Citations (1)
| Title |
|---|
| 平成７年審判第１３４２９号 特許異議の決定 |
Also Published As
| Publication number | Publication date |
|---|---|
| JPH10189633A (ja) | 1998-07-21 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5108950A (en) | Method for forming a bump electrode for a semiconductor device | |
| US20060175686A1 (en) | Semiconductor device and fabrication method thereof | |
| US7145235B2 (en) | Hermetic passivation structure with low capacitance | |
| US7456090B2 (en) | Method to reduce UBM undercut | |
| US6924553B2 (en) | Semiconductor chip and wiring board with bumps formed on pads/land and on passivation/insulation film and manufacturing method of the same | |
| JP2698827B2 (ja) | バンプ電極を備えた半導体装置の製造方法 | |
| US7320932B2 (en) | Semiconductor device and manufacturing method thereof | |
| JP3538029B2 (ja) | 半導体装置の製造方法 | |
| US6033984A (en) | Dual damascene with bond pads | |
| JP2958520B2 (ja) | 半導体装置の接合方法 | |
| JP2800729B2 (ja) | 金属層のエッチング方法 | |
| JP2958871B2 (ja) | 半導体装置の製造方法 | |
| JP2772606B2 (ja) | 集積半導体デバイス上にバンプ構造を形成する方法 | |
| JP2958519B2 (ja) | 半導体装置の接合方法 | |
| JP3446021B2 (ja) | 半導体装置のバンプ電極構造およびその形成方法 | |
| JPH0828366B2 (ja) | 半導体装置の電極形成方法 | |
| JPH0828365B2 (ja) | 半導体装置のバンプ電極の形成方法 | |
| JP3792545B2 (ja) | 半導体装置の製造方法 | |
| JP2717835B2 (ja) | 半導体装置の製造方法 | |
| JP3003394B2 (ja) | 突起電極の製造方法 | |
| JPH0373535A (ja) | 半導体装置およびその製造方法 | |
| JP2001028371A (ja) | 半導体装置及びその製造方法 | |
| JP2000357701A (ja) | 半導体装置及びその製造方法 | |
| JP3371757B2 (ja) | バンプ電極を備えた半導体装置 | |
| JPH05347309A (ja) | 半導体装置の製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20070730 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080730 Year of fee payment: 9 |
|
| EXPY | Cancellation because of completion of term | ||
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080730 Year of fee payment: 9 |