CN1899002A - 印刷电路板、其制造方法以及电路装置 - Google Patents

印刷电路板、其制造方法以及电路装置 Download PDF

Info

Publication number
CN1899002A
CN1899002A CN 200480039012 CN200480039012A CN1899002A CN 1899002 A CN1899002 A CN 1899002A CN 200480039012 CN200480039012 CN 200480039012 CN 200480039012 A CN200480039012 A CN 200480039012A CN 1899002 A CN1899002 A CN 1899002A
Authority
CN
China
Prior art keywords
metal layer
wiring diagram
layer
pcb
circuit board
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN 200480039012
Other languages
English (en)
Inventor
片冈龙男
明石芳一
井口裕
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsui Mining and Smelting Co Ltd
Original Assignee
Mitsui Mining and Smelting Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsui Mining and Smelting Co Ltd filed Critical Mitsui Mining and Smelting Co Ltd
Publication of CN1899002A publication Critical patent/CN1899002A/zh
Pending legal-status Critical Current

Links

Images

Landscapes

  • Manufacturing Of Printed Wiring (AREA)
  • Manufacturing Of Printed Circuit Boards (AREA)

Abstract

本发明的印刷电路板，在绝缘薄膜的至少一面上，由基底金属层和在该基底金属层上形成的导电金属层构成，其中，该布线图截面上的导电金属层的下端宽度，比该截面上的基底金属层的上端宽度小，并且，本发明的电路装置通过在所述印刷电路板上安装电子元器件而构成。本发明的印刷电路板的制造方法，其特征在于，将基底金属层和导电金属层，与溶解导电性金属的蚀刻液接触以形成布线图之后，与用于溶解形成基底金属层的金属的第1处理液进行接触，然后，与选择性地溶解导电性金属的显微蚀刻液进行接触之后，与和第1处理液不同化学组成的第2处理液进行接触。根据本发明，不易从基底金属层产生迁移，施加电压后导致端子间的电阻值变化明显变小。

Description

印刷电路板、其制造方法以及电路装置
技术领域
本发明涉及一种在绝缘薄膜的表面上不借助粘合剂直接形成布线图的印刷电路板，以及制造该印刷电路板的方法和安装有电子元器件的电路装置。尤其涉及，由绝缘薄膜和形成在该绝缘薄膜的表面上的金属层构成的两层结构基板形成的印刷电路板及其制造方法和在该印刷电路板上安装有电子元器件的电路装置。
背景技术
一直以来，使用在聚酰亚胺薄膜等绝缘薄膜表面上利用粘合剂层叠铜箔的覆铜层压板而制造电路板。
上述覆铜层压板是通过向表面有粘合剂层的绝缘薄膜上热压铜箔而获得。因此，在生产这种覆铜层压板时，必须单独使用铜箔。但是，铜箔越薄其强度越弱，可以单独使用的铜箔的下限厚度为9～12μm左右，在使用比此更薄的铜箔时，就需使用例如带有支撑体的铜箔等，其使用保管变得非常繁琐。另外，在使用通过粘合剂在绝缘薄膜的表面粘贴了上述薄铜箔的覆铜层压板形成布线图时，由于用于粘贴铜箔的粘合剂的热收缩，使得印刷电路板产生反变形。特别是伴随着电子元器件的小型化和轻型化，印刷电路板也向薄型和轻型化发展，由绝缘薄膜、粘合剂以及铜箔构成的三层结构的覆铜层压板逐渐无法适应这样的印刷电路板。
因此，代替上述三层结构的覆铜层压板，现在使用在绝缘薄膜的表面上直接层叠金属层的两层结构的层压板。在聚酰亚胺薄膜等绝缘薄膜的表面，通过蒸镀法以及阴极溅镀法等淀积基层金属而生产这种两层结构的层压板。并且，在如上所述淀积的金属的表面附着铜镀层后，涂布感光胶，经过曝光、显影，然后通过蚀刻形成所需布线图。尤其，因金属铜层薄，两层结构的层压板适于生产布线图节距宽度不足30μm的非常精细的布线图。
因此，在专利文献1(特开2003-188495号公报)中，公开了一种印刷电路板的制造方法的发明，通过蚀刻，在金属镀层聚酰亚胺薄膜上形成图形，该金属镀层聚酰亚胺薄膜包括：使用干式制膜法在聚酰亚胺树脂薄膜上形成的第1金属层；和通过镀层法在第1金属层上形成具有导电性的第2金属层；其特征在于，在所述蚀刻之后，使用氧化剂对蚀刻表面进行清洗。另外，在该专利文献1的具体实施例5中记述了等离子蒸镀10nm厚的镍铬合金，然后用镀层法淀积厚度为8μm的铜的实施例。
使用如上所述形成的两层结构的金属镀层聚酰亚胺薄膜，可以形成精细的布线图，但淀积在聚酰亚胺薄膜上的镍、铬等第1金属容易产生迁移，由于迁移而导致邻接的布线图间容易发生短路。尤其是，在聚酰亚胺薄膜上阴极溅射镍、铬等金属时，这些金属中的一部分与构成聚酰亚胺薄膜的成分相结合，而这种与聚酰亚胺成分相结合的金属很难通过与蚀刻液相接触来去除，容易残留在聚酰亚胺薄膜的表面。并且，存在以下问题，当这种金属残留在布线图间的聚酰亚胺薄膜表面时，即使从形成布线图的基底金属层产生极小的迁移，也容易通过残留在聚酰亚胺薄膜表面的金属而使邻接的布线图之间发生短路。
并且，如上述公报中所述形成梳状电极后，对于在该梳状电极间形成的布线图可以进行镀层处理，但该镀层处理，为露出形成布线图的端子(输入端、输出端)而涂布焊料保护剂，通过硬化处理形成焊料保护膜层后，一般将露出的端子进行镀层处理，经过如上述公报所述的步骤形成的端子，很难有效地防止从形成在聚酰亚胺薄膜上的第1金属层产生迁移。
另外，在专利文献2(特开2003-282651号公报)的[0004]、[0005]段中记载了：为了确保柔性绝缘薄膜和布线图之间的粘合强度，在柔性绝缘薄膜2的表面设置由铜和铜以外的金属的合金形成的金属层1，用在该金属层1的表面设置有铜箔的合成板来制造柔性电路板的方法。另，记述了这种使用合成板所形成的布线图的导线部分中，如图5所示，金属层1作为未去除部分残留在周边下部，由于该未去除部分的原因，形成了镀层金属的异常淀积6，从该镀层金属异常淀积6的部分生长出锡结晶而形成“金属须”，从而在布线图中发生短路。即，在专利文献2中，如果直接在为确保布线图的粘合强度而设置的金属层1的表面上形成镀锡层，由于会从形成的镀锡层产生金属须，因此如[0023]段所述，需将该金属层1完全去除。
但是，从布线图的外围将上述金属层1完全去除是极其困难的，在专利文献2记载的方法中，仍然有少量的金属层1残留在布线图外围的下部，由于这些残留金属层1的原因，无法完全防止从淀积的镀锡层产生金属须。
专利文献1：特开2003-188495号公报
专利文献2：特开2003-282651号公报
发明内容
本发明的目的在于解决使用两层结构的金属镀层聚酰亚胺薄膜的印刷电路板的特有问题，即：通过使用不借助粘合剂在绝缘薄膜的表面形成有金属层的、两层结构的金属镀层聚酰亚胺薄膜，在施加电压后，异常地发生绝缘电阻下降的问题。
即，本发明的目的在于提供一种使用两层结构的金属镀层聚酰亚胺薄膜，但绝缘电阻值不易发生变动的印刷电路板的制造方法。
另外，本发明的目的还在于提供一种如上所述形成的、绝缘电阻值不易发生变动的印刷电路板。
再有，本发明的目的还在于提供一种在如上所述的印刷电路板上安装有电子元器件的电路装置。
本发明的印刷电路板具有在绝缘薄膜的至少一面上、由基底金属层和在该基底金属层上形成的导电金属层构成的布线图。其特征在于，该布线图的截面上的导电金属层的下端的宽度，比该截面上的基底金属层的上端的宽度小。再有，本发明的印刷电路板具有在绝缘薄膜的表面上、由基底金属层和在该基底金属层上形成的导电金属层构成的布线图，也具有至少在该布线图的侧面壁部露出的基底金属层由掩模镀层覆盖的形式。
另外，本发明的印刷电路板的制造方法，包括以下步骤：在绝缘薄膜的至少一面上淀积基底金属层后，并在该基底金属层的表面上淀积导电性金属而形成导电金属层，然后，选择性地蚀刻基底金属层和导电金属层以形成布线图。其特征在于，将所述基底金属层和导电金属层，与溶解导电性金属的蚀刻液接触以形成布线图后，与用于溶解基底金属层上的金属的第1处理液接触；然后，与选择性地溶解导电性金属的显微蚀刻液进行接触之后，与具有和第1处理液不同化学组份的、且与形成基底金属层的金属的相互作用比与导电性金属具有更高选择性的第2处理液进行接触。再有，本发明的印刷电路板的制造方法，还包括以下步骤：在绝缘薄膜的至少一面上淀积含有镍及铬的基底金属层后，并在该基底金属层的表面上淀积导电性金属而形成导电金属层，然后，选择性地蚀刻基底金属层和导电金属层以形成布线图。优选将所述基底金属层和导电金属层，与溶解导电性金属的蚀刻液接触以形成布线图后，与溶解形成基底金属层的金属中的镍的第1处理液进行接触，然后，将该布线图与溶解铜的显微蚀刻液进行接触，以使导电金属层缩小而在布线图的周围呈轮廓状露出基底金属层之后，与溶解铬、且将极少的残留铬变成非导体膜的第2处理液进行接触。再有，本发明的印刷电路板的制造方法，还包括以下步骤：在绝缘薄膜的表面上淀积基底金属层后，并在该基底金属层的表面上淀积导电性金属而形成导电金属层，然后，选择性地蚀刻基底金属层和导电金属层以形成布线图。其特征在于，将所述基底金属层和导电金属层，与溶解导电性金属的蚀刻液接触以形成布线图后，与溶解形成基底金属层的金属的蚀刻液进行接触，然后，对该布线图进行掩模镀层处理。
再有，本发明的电路装置是在如上所述的印刷电路板上安装电子元器件。
本发明的印刷电路板中，该布线图的截面上的导电金属层的下端的宽度，比该截面上的基底金属层的上端的宽度小。优选为，布线图的截面上的导电金属层的下端(底)的宽度比与该导电金属层相接的轮廓状基底金属层的上端的宽度通常要小0.1～4μm的范围而形成。再有，若采用至少将位于布线图底部的基底金属层的侧面进行掩模镀层处理，则更不易从该基底金属层产生迁移，因此，本发明的印刷电路板中，施加电压后的端子间的电阻值没有明显的变动。
在本发明中，由于钝化了位于布线图周围的基底金属层，因此不会在形成在该基底金属层表面上的镀层产生金属须。
再有，本发明的电路装置中，如上所述由于形成在印刷电路板上的布线图间的电阻值长期保持稳定，因此本发明的电路装置可以长期稳定使用。
附图说明
图1为制造本发明的印刷电路板步骤中的基板截面示意图。
图2为制造本发明的印刷电路板步骤中的另一形式的基板截面示意图。
图3为本发明的印刷电路板的截面剖视图。
图4为本发明的印刷电路板的另一实施例的截面剖视图。
图5为显微蚀刻处理之前的沿着布线的绝缘薄膜的端部的SEM照片。
图6为显微蚀刻之后的沿着布线的绝缘薄膜的端部的SEM照片。
图7为使用第1处理液进行处理之前(图7(A))、处理之后(图7(B))以及显微蚀刻处理之后(图7(C))的布线图的模式图。
附图标记
11    绝缘薄膜
12    基底金属层
13    阴极溅镀铜层
14    镀铜层
16    掩模镀层
20    导电金属层(铜层)
21    基底金属层露出部
21a   基底金属层的突起
21b   独立的基底金属层的残留部
具体实施方式
下面，对本发明的印刷电路板，按照制造方法进行详细的说明。
图1及图2为制造本发明的印刷电路板步骤中的基板截面示意图。其中，如下所示的附图中对相同的部件标有相同的序号。
本发明的印刷电路板在绝缘薄膜的至少一面形成有布线图，因此，对于本发明的印刷电路板，可以在绝缘薄膜的一面形成布线图，也可以在绝缘薄膜的表面以及背面的两面形成布线图。以下，以在绝缘薄膜的一面上形成布线图作为示例进行说明，用同样的方法也可以在另一面形成布线图。
如图1(A)及图2(A)所示，在本发明的印刷电路板的制造方法中，作为使用的绝缘薄膜11可以列举的有：聚酰亚胺薄膜、聚酰亚胺酰胺薄膜、聚酯、聚苯硫醚、聚醚亚胺以及液晶聚合物等。即，这些绝缘薄膜11具有耐热性，不会由于形成下述基底金属层12时产生的热量而发生变形。并且，具有耐酸、耐碱性，不被蚀刻时所使用的蚀刻溶液或者清洗时所使用的碱溶液侵蚀。作为具有上述特性的绝缘薄膜11优选聚酰亚胺薄膜。
上述绝缘薄膜11平均厚度通常为7～80μm，优选为7～50μm，更优选为15～40μm。由于本发明的印刷电路板适用于形成薄型基板，因此优选使用更薄的聚酰亚胺薄膜。并且，为了提高下述基底金属层13的粘合性，也可对上述绝缘薄膜11的表面使用肼/KOH溶液等进行粗化处理以及等离子处理等。
在上述绝缘薄膜的至少一个表面上，如图1(B)以及图2(B)所示，淀积基底金属以形成基底金属层12。该基底金属层12，形成在绝缘薄膜11的至少一个面上，其作用是为提高形成在该基底金属层12的表面上的导电金属层和绝缘薄膜11的粘合性。
作为形成上述基底金属层12的金属的示例，可以列举的有：铜、镍、铬、钼、钨、硅、钯、钛、钒、铁、钴、锰、铝、锌、锡以及钽等。这些金属可以单独或者组合使用。在这些金属中优选使用镍、铬或者它们的合金来形成基底金属层12。优选在绝缘薄膜11的表面使用蒸镀法以及阴极溅镀法等干式制膜法形成所述基底金属层12。所述基底金属层12的厚度通常在1～100nm，优选在2～50nm范围内。该基底金属层12是为了稳定地在其上形成导电金属层20而提供的，优选为，使具有物理地插入绝缘薄膜表面的动能的基底金属的一部分与绝缘薄膜碰撞而形成。
在本发明中，基底金属层12尤其优选为如上所述的基底金属的阴极溅镀层。
如上所述，形成基底金属层12之后，如图2(D)所示，在该基底金属层12的表面形成导电金属层20。在本发明中，作为形成导电金属层20的金属的示例，可以列举的有铜或者铜合金。该所述导电金属层20可以通过镀层法形成。这里可以列举的镀层法，如电解镀层法以及非电解镀层法。
本发明中，如图2(D)所示的导电金属层20的厚度通常在1～18μm、优选在2～12μm范围内。
或，在本发明中，形成所述基底金属层12之后，在该基底金属层12的表面上形成导电金属层20之前，如图1(C)所示，可以使用与导电金属层20(如铜层)相同的金属、与形成基底金属层12相同的方法在所述基底金属层12的表面上形成阴极溅镀金属层13。例如使用镍及铬，通过阴极溅镀法形成基底金属层后，当导电金属层20为铜层时，可以将阴极溅镀金属层13作为阴极溅镀铜层。
此时的阴极溅镀铜层13的厚度通常为10～2000nm，优选为20～500nm。另外，基底金属层12的平均厚度和阴极溅镀铜层13的厚度的比通常在1∶20～1∶100，优选在1∶25～1∶60范围内。
如上所述，在形成阴极溅镀铜层13之后，如图1(D)所示，还在该阴极溅镀铜层13的表面形成导电金属层。在图1(D)中，用序号14(镀导电金属层)表示在此层压的导电金属层。所述序号14的导电金属层也可以用阴极溅镀法以及蒸镀法等方法形成，但优选为通过电解镀层法或者非电解镀层法等镀层法形成。即，镀导电金属层14需要具有形成布线图所必需的厚度，因此，通过电解镀层法或者非电解镀层法等镀层法，可以有效地淀积导电性金属。这样形成的电镀导电金属层14的平均厚度通常在0.5～40μm，优选在0.5～17.5μm，更优选在1.5～11.5μm范围内，并且，所述阴极溅镀铜层13和该镀导电金属层14的合计总厚度通常在1～40μm，优选在1～18μm，更优选在2～12μm范围内。其中，对于在此形成的阴极溅镀铜层13和电镀导电金属层14，在镀导电金属层14形成之后，从其横截面的构造中要分辨出两者的边界是极其困难的，尤其当两者是由同一种导电性金属构成时，两者成为一体，从而在本发明中，在不需要特别区别两者的记述中，将两者统称为导电金属层20。
如上所述在形成导电金属层20之后，如图1(E)及图2(E)所示，在导电金属层20的表面涂布感光性树脂，然后将该感光性树脂进行曝光以及显影，形成由感光性树脂形成的所需布线图15。在此可使用的感光树脂，可以是通过光照射硬化型的感光性树脂，也可以是通过光照射使树脂软化型的感光性树脂。
如上所述，将使用感光性树脂所形成的布线图15作为掩模材料，如图1(F)及图2(F)所示，选择性地蚀刻导电金属层20，以形成所需布线图。
这里使用的蚀刻剂是针对导电性金属的蚀刻剂，作为这种导电性金属蚀刻剂，比如有：主要成分为氯化二铁的蚀刻液、主要成分为氯化二铜的蚀刻液以及硫酸+过氧化氢等蚀刻液，这些针对导电性金属的蚀刻液，能够以出色的选择性蚀刻导电金属层20，以形成布线图，同时，对于在该导电金属层20和绝缘薄膜11之间的基底金属层12也具有相当强的蚀刻能力。因此，使用如上所述的导电性金属蚀刻剂进行蚀刻时，如图1(F)以及图2(F)所示，可以将基底金属层12蚀刻到几纳米程度的极薄层而保留在绝缘薄膜11的表面。即，基底金属层在布线图之间形成极薄层，但在由导电性金属形成的布线图的下面，就不被蚀刻、具有和形成时相同的厚度。
其中，如上所述在形成布线图时，由感光性树脂形成的所需图形15，经过上述蚀刻步骤之后，进行下一个处理步骤之前，例如可以通过碱清洗等进行去除。
本发明中，优选如下所述在用规定的处理液处理基底金属层12之前，如图1(G)所示，对形成布线图的导电金属层20的表面及序号为12的基底金属进行蚀刻，然后实施去除表面上的氧化物膜等的显微蚀刻。这种显微蚀刻可以使用常用于蚀刻导电性金属的蚀刻液，例如，可以使用HCl或H2SO4用于酸洗时的蚀刻液。
在本发明中，如上所述选择性地蚀刻导电金属层20，根据需要进行显微蚀刻(酸洗处理)之后，如图1(H)所示，用可以溶解形成基底金属层的镍及镍铬合金等镍合金的第1处理液进行处理。在此“溶解镍”是指溶解镍铬合金等的镍合金，镍残渣几乎不残留，但镍以外的金属有部分残留(如当是镍铬合金时残留铬)。
在本发明中，可以溶解镍的第1处理液的示例，可以列举的有浓度分别为5～15重量％左右的硫酸盐酸混合溶液。
通过使用该可以溶解镍的第1处理液进行处理，除去基底金属层12中含有的部分金属。在使用该可以溶解镍的第1处理液进行的处理中，处理温度通常为30～55℃，优选为35～45℃，处理时间通常为2～40秒，优选为2～30秒。
通过该处理，例如，如图7所示，图7(A)中的残留在布线图的侧面的基底金属的突起21a和/或残留在布线间的基底金属层21b，如图7(B)所示被溶解、去除，使得构成布线图的基底金属层间的最短间距W变宽(参照图1(I)、(J)，图2(I)、(J)，图7等)。
根据布线节距不同基底金属层间的最短间隔W有所不同，例如，当布线节距为30μm(设计线宽：15μm、间距宽：15μm)时，用电子显微镜照片(SEM照片)实际测量该基底金属间的最短间隔W时，在5～18μm范围内，该间隔W是设计间距宽的33％～120％，大多在10～16μm范围内。另外，例如，当布线节距为100μm(设计线宽：50μm、间距宽：50μm)时，则大多是设计间距宽的10％～120％的宽度。
其中，为形成防止氧化、IC芯片等焊接时的合金层而镀层处理布线图，但包含布线图的基底金属层和镀层厚度的布线端部之间的最短间距W优选为大于等于5μm。
另外，在此“溶解、去除基底金属的突起21a”是指根据布线节距不同而有所不同，当布线节距为30μm时，从突起根部的基底金属层与绝缘薄膜的边界到突起端部的距离在图7中以“SA”表示，该距离SA为0～6μm(设计间距宽的0～40％)，优选为0～5μm，更优选为0～3μm，最优选为0～2μm。SA在该范围之内时，在本发明中不称之为突起。
其中，图7(C)为经显微蚀刻露出基底金属层状态的印刷电路板示例模式图。
如上所述用可以溶解镍的第1处理液进行处理之后，使用过硫酸钾(K2S2O8)、过硫酸钠(Na2S2O8)、硫酸+H2O2等的任意一种溶液选择性地显微蚀刻铜图形，以选择性地轻微溶解(使其缩小)由导电性金属形成的图形，使基底金属层(基板层)形成从图样的底部突出的结构。但是，在该显微蚀刻步骤中，如果与蚀刻液接触的时间过长，形成布线图的导电性金属即铜的溶解量就变多，使得布线图自身变得太细，因此该显微蚀刻步骤中的蚀刻液和布线图的接触时间通常为2～60秒，优选为10～45秒左右。
如上所述，在显微蚀刻步骤中，缩小导电金属层20之后，最后，使用可以溶解铬、且溶解例如聚酰亚胺等绝缘薄膜的第2处理液，对没有形成布线图的绝缘薄膜11的表面进行处理。即，在本发明中，使用可以溶解镍的第1处理液进行处理后，再根据需要进行显微蚀刻之后，使用第2处理液部分溶解作为基底金属层(基板层)残留的铬，且氧化、钝化未溶解的铬层部分，由此去除大部分的基底金属层12，同时，该第2处理液可以氧化、钝化以几十残留在绝缘薄膜11表面上的铬。因此，如图1(I)及图2(I)所示，通过使用该第2处理液，可以去除基底金属层12并氧化、钝化残留的铬。
这里使用的第2处理液的示例，可以列举的有：高锰酸钾+KOH水溶液、重铬酸钾水溶液以及高锰酸钠+NaOH水溶液。使用高锰酸钾+KOH水溶液时，高锰酸钾的浓度通常为10～60克/升，优选为25～55克/升，KOH的浓度通常为10～30克/升。在本发明中，使用如上所述的第2处理液进行处理时，处理温度通常为40～70℃，优选为50～65℃，处理时间通常为10～60秒，优选为15～45秒。通过在如上所述的条件下进行处理，氧化及钝化残留在没有形成布线图的绝缘薄膜11表面上的几～几十厚度的铬，以增大绝缘电阻。另外，布线图部分的基底金属层12及绝缘薄膜11被导电金属层20保护。
并且，如图3及图4所示，位于所得印刷电路板的布线图下端的基底金属层12的上端宽度W1，比导电金属层20(当有阴极溅镀铜层13时，指阴极溅镀铜层)的下端宽度W2宽(W1-W2的值通常为0.1～4.0μm，优选为0.4～2.0μm)。，基底金属层12的宽度(截面宽度)比导电金属层的下端的宽度W2宽，即一侧基底金属层12的突出部分的宽度W3通常为0.05～2.0μm，优选为0.2～1.0μm。
图5及图6所示为进行显微蚀刻处理前及后，沿着绝缘薄膜的布线端部的SEM照片(FE-SEM照片)。在上述图中，右下方的白色部分是布线的导电金属层(铜层)，经由图5的状态进行显微蚀刻处理，控制形成几乎固定尺寸的阶梯，如图6所示几乎均匀(W3≈0.4μm)地露出基底金属层(图中，从左下方到右上方的带状部分)。并且，在显微蚀刻后的SEM中，没有确认有独立残留在布线图间的镍，但检测到了极少的铬。
优选在形成上述的布线图之后，进行掩模镀层处理以覆盖至少已形成在各布线图的侧壁下部的基底金属。即，如图1(J)、图2(J)、图3及图4所示，在本发明的印刷电路板中，形成布线图后，也可以在形成焊料保护膜层之前，用掩模镀层16覆盖布线图下端的基底金属层12的露出部分。该掩模镀层16可以至少覆盖布线图下端的基底金属层12，也可以在布线图的整体上形成掩模镀层16。如上所述形成的掩模镀层可以是由镀锡层、镀金层、镀镍金层、镀焊料层、镀无铅焊料层、镀钯层、镀镍层、镀锌层以及镀铬层构成的组中选择至少一种镀层，在本发明中尤其优选是镀锡层、镀金层、镀镍层及镀镍金层。另外，如下所述，也可以在进行镀层前用阻焊剂局部覆盖图形之后，再将露出部分用所述金属进行镀层。
上述掩模镀层的厚度，可以根据镀层的类型适当选择，镀层厚度通常设定在0.005～5.0μm，优选在0.005～3.0μm的范围内。另外，也可以先整体镀层，在该镀层上局部印刷阻焊剂，然后接着对露出部分再次镀相同的金属。即使形成上述厚度的掩模镀层，也不会从基底金属层12产生迁移。上述掩模镀层可以通过电解镀层法或者非电解镀层法等形成。
如上所述通过对布线图进行掩模镀层处理，对布线图的绝缘基板进行了钝化的基底金属层的表面被掩模镀层所覆盖，由于线间具有足够高的绝缘电阻，因此即使在不同类型的金属间产生电位差，也可以有效防止从基底金属层产生迁移。另外，即使使用镀锡层作为如上所述形成的掩模镀层，由于作为基板的基底金属层12被钝化，因此不会从镀锡层产生金属须。
如上所述对形成有布线图的基底金属层的侧面进行掩模镀层处理而覆盖后，或者在没有镀层的状态下，为露出该布线图的端子而涂布阻焊剂，通过硬化形成焊料保护层。
如上所述形成焊料保护层后，对从该焊料保护层露出的端子进行镀层处理。此时，通常镀层处理是为了与电子元器件连接而进行的，因此，通过该处理得到的镀层是在内部连接端子的表面以及形成在印刷电路板上的外部连接端子的表面上形成的。
其中，该镀层可以由在形成焊料保护层之前形成在布线图整体上的镀层构成，或者也可以是在布线图的整体上形成第1镀层、在除端子以外的部分形成焊料保护层之后，仅在该端子部分形成第2镀层。
如上所述的镀层，可以列举的有：非电解镀锡层、电解镀锡层、镀焊料层、镀镍层、镀镍金层、镀铜锡层以及镀锡铋层。该镀层可以和用于覆盖形成布线图的基底金属层的掩模镀层相同也可以不同。通过该处理，即使掩模镀层没有完全覆盖基底金属层而有很多孔，或者镀层非常薄且有很多孔，也不会产生迁移。并且，还可以将形成在布线图整体的掩模镀层兼用作用于一般焊接等的镀层。
如上所述形成的镀层的厚度通常为0～5μm，优选为0～3μm。
另外，在这里的镀层中，会出现以下情况：为固化焊料保护层等而进行加热，由此使与基底金属层及/或导电金属层接触的表面，和这些金属产生合金化。例如，当形成镀锡层时，在和导电金属铜(尤其铜层)的接触面上就会形成铜锡合金层。但是，只要和设在端子的镀层的外部电极等连接的最外表面不产生合金化，就能够保持原金属组份状态。另外，即使如上所述形成镀锡层时，由于作为基板的基底金属层12被钝化，因此不会从该部分的镀锡层产生金属须。
如上所述形成镀层后，在内部连接端子上电连接电子元器件，然后用树脂将这些电子元器件覆盖，可以得到本发明的电路装置。
如上所述，本发明的印刷电路板及电路装置，没有明显地由于迁移等而使布线图间的电阻抗值产生变动。即，本发明的印刷电路板及电路装置，不易发生迁移等，不能确认连续长时间施加电压后的绝缘电阻和施加电压之前的绝缘电阻之间有实质上的变化，作为印刷电路板具有非常高的可靠性。
本发明的印刷电路板适用于具有布线图(或者导线)的宽度小于等于30μm，优选为宽度为25～5μm的布线图，另外具有布线节距距离小于等于50μm，优选为40～10μm的印刷电路板。这些印刷电路板包括：印刷电路板(PWB)、TAB(Tape Automated Bonding)带、COF(Chip On Film)、CSP(Chip Size Package)、BGA(Ball Grid Array)、μ-BGA(μ-Ball Grid Array)、FPC(Flexible Printed Circuit)等。另外，在上述的说明中，本发明的印刷电路板是在绝缘薄膜即聚酰亚胺薄膜的表面形成布线图的，另也可以在该布线图的一部分安装电子元器件。另外，如上所述已安装的电子元器件通常被密封树脂密封而形成电路装置。
下面，将对本发明的印刷电路板及其方法，具体举例进行说明，但本发明并不仅限于此。
并且，以下记述的具体实施例以及比较例中的绝缘电阻值，全部是在恒温恒湿槽外的常温下的测定值。
实施例1
通过反溅镀对平均厚度为38μm的聚酰亚胺薄膜(宇部兴产(株)制，UPILEX-S)的一个表面进行粗化处理之后，在以下的条件下阴极溅镀镍铬合金，形成平均厚度为40nm的铬镍合金层作为基底金属层使用。
即，阴极溅镀的条件设定为，将38μm厚的聚酰亚胺薄膜在100℃、3×10-5Pa下处理10分钟，放气后在100℃×0.5Pa下，进行铬镍合金的溅镀。
在如上所述形成的基底金属层上，接着在100℃×0.5Pa的条件下溅镀铜，形成平均厚度为300nm的阴极溅镀铜层。
在经上述处理形成的溅镀铜层的表面上，通过电镀法淀积铜，形成厚度为8μm的电解铜层(电镀铜层)。
在上述形成的电解铜层的表面涂布感光性树脂，经过曝光、显影，形成布线节距为30μm(线宽：15μm、间距宽：15μm)的梳状电极的图形，将该图形作为掩模材料，使用含有100克/升HCl的浓度为12％的氯化二铜蚀刻液蚀刻铜层30秒制成布线图。
用NaOH+Na2CO3溶液进行40℃×30秒的处理，去除布线图上的用感光性树脂形成的掩模材料，然后使用K2S2O8+H2SO4溶液作为酸洗溶液进行30℃×10秒的处理，酸洗铜层和基底金属层(Ni-Cr合金)。
然后，使用作为第1处理液的含有17克/升HCl和17克/升H2SO4的溶液，对薄膜载体进行50℃×30秒的处理，溶解由镍铬合金构成的基底金属层中的镍。
接着，用作为显微蚀刻液的K2S2O8+H2SO4溶液，将铜导体溶解0.3μm(W3)宽(铜导体的缩小)。
接着，使用作为第2处理液的40克/升高锰酸钾+20克/升KOH溶液，进行65℃、30秒的处理，溶解基底金属层中含有的铬。该第2处理液可以溶解去除基底金属层中的铬，且氧化并钝化残留的少量的铬。
如上所述形成布线图后，对形成的布线图实施厚度为0.01μm的非电解镀锡处理。
接着，如上所述用镀锡层覆盖了布线图后，形成焊料保护层以露出连接端子以及外部连接端子。
然后，对从焊料保护层露出的内部连接端子以及外部连接端子进行厚度为0.5μm的镀锡处理，加热形成规定的纯锡层(镀锡层总厚度：0.51μm，纯锡层厚度：0.25μm)。镀锡处理之后，在FE-SEM中任意变换位置观察10处，得知布线的基底金属间的最短距离为15.5μm，没有观察到基底金属层的突起或独立存在于线间的基底金属层。
在85℃、85％RH的条件下，对上述已形成梳状电极的印刷电路板施加40V电压而进行1000小时的接通试验(HHBT)。该接通试验是一种加速(老化)试验，直到发生短路的时间，例如绝缘电阻值到达不足1×108Ω的时间不满1000小时的印刷电路板，不能作为普通基板使用。另外，绝缘可靠性试验之前的绝缘电阻比比较例的要高、为4×1014Ω，在绝缘可靠性试验之后测定的绝缘电阻为2×1014Ω，两者之间没有伴随施加电压而导致绝缘电阻的实质性差异。
结果表示在表1中。
实施例2
通过反溅射对平均厚度为38μm的聚酰亚胺薄膜(宇部兴产(株)制，UPILEX-S)的一个表面进行粗化处理之后，在以下的条件下阴极溅镀镍铬合金，形成平均厚度为40nm的铬镍合金层作为基底金属层使用。
即，阴极溅镀的条件设定为，将38μm厚的聚酰亚胺薄膜在100℃、3×10-5Pa下处理10分钟，放气后在100℃×0.5Pa下，进行铬镍合金的溅镀。
在经过上述处理形成的基底金属层的表面上，通过电镀法淀积铜，形成厚度为8μm的电解铜层(电镀铜层＝导电金属层)。
在上述形成的电解铜层的表面涂布感光性树脂，经过曝光、显影，形成布线节距为30μm(线宽：15μm、间距宽：15μm)的梳状电极的图形，将该图形作为掩模材料，使用含有100克/升HCl、浓度为12％的氯化二铜蚀刻液，蚀刻铜层30秒制成布线图。
用NaOH+Na2CO3溶液进行40℃×30秒的处理，去除用感光性树脂形成在布线图上的掩模材料，然后使用K2S2O8+H2SO4溶液作为酸洗溶液进行30℃×10秒的处理，酸洗铜层和基底金属层(Ni-Cr合金)。
然后，使用作为第1处理液的含有17克/升HCl和17克/升H2SO4的溶液，对薄膜载体进行50℃×30秒的处理，溶解由镍铬合金构成的基底金属层中的镍。
接着，用作为显微蚀刻液的K2S2O8+H2SO4溶液，将铜导体溶解0.3μm(W3)宽(铜导体的缩小)。
接着，使用作为第2处理液的40克/升的高锰酸钾+20克/升的KOH溶液，进行65℃、30秒的处理，溶解基底金属层中含有的铬。该第2处理液可以溶解去除基底金属层中的铬，且氧化并钝化残留的少量的铬。
如上所述形成布线图后，对形成的布线图实施厚度为0.01μm的非电解镀锡处理。
接着，如上所述用镀锡层覆盖了布线图后，形成焊料保护层以露出连接端子以及外部连接端子。
然后，对从焊料保护层露出的内部连接端子以及外部连接端子进行厚度为0.5μm的镀锡处理，加热形成规定的纯锡层(镀锡层总厚度：0.51μm，纯锡层厚度：0.25μm)。镀锡处理之后，在FE-SEM中任意变换位置观察10处，得知布线的基底金属间的最短距离为15.5μm，没有观察到基底金属层的突起或独立存在于线间的基底金属层。
在85℃、85％RH的条件下，对上述形成梳状电极的印刷电路板施加40V电压而进行1000小时的接通试验(HHBT)。绝缘可靠性试验之前的绝缘电阻比比较例的要高、为4×1014Ω，绝缘可靠性试验之后测定的绝缘电阻为3×1014Ω，两者之间没有伴随施加电压而导致绝缘电阻的实质性差异。
结果表示在表1中。
实施例3
在实施例1中，使用平均厚度为75μm的聚酰亚胺薄膜(宇部兴产(株)制，UPILEX-S)，通过反溅射粗化处理聚酰亚胺薄膜的一个表面之后，与实施例1同样，阴极溅镀镍铬合金形成平均厚度为30nm的铬镍合金层作为基底金属层使用。
在如上所述形成的基底金属层上，与实施例1同样，溅镀铜，形成平均厚度为200nm的阴极溅镀铜层。
在如上所述形成的溅镀铜层的表面上，通过电镀法淀积铜，形成厚度为8μm的电解铜层。
在上述形成的铜层的表面涂布感光性树脂，经过曝光、显影，形成布线节距为30μm的梳状电极的图形，将该图形作为掩模材料，使用含有100克/升HCl、浓度为12％的氯化二铜蚀刻液，蚀刻铜层30秒制成布线图。
用NaOH+Na2CO3溶液进行40℃×30秒的处理，去除布线图上的使用感光性树脂形成的掩模材料，然后，使用HCl作为酸洗液进行30℃×10秒的处理，酸洗铜层和基底金属层(Ni-Cr合金)。
然后，使用作为第1处理液的含有浓度为13克/升HCl+浓度为13克/升H2SO4溶液，用55℃×20秒溶解由镍铬合金形成的基底金属层中的镍。
然后，使用K2S2O8+H2SO4作为显微蚀刻液，用30℃×10秒，向深度方向蚀刻铜(W3＝0.5μm)。
接着，使用浓度为40克/升KMnO4+20克/升KOH溶液作为第2处理液，进行65℃×30秒的处理。
如上所述形成布线图后，形成焊料保护层以露出连接端子及外部连接端子。
另外，对从焊料保护层露出的内部连接端子以及外部连接端子进行厚度为0.45μm的镀锡处理，加热形成规定的纯锡层(纯锡层厚度：0.2μm)。镀锡处理之后，在FE-SEM中任意变换位置观察10处，得知布线的基底金属间的最短距离为16.0μm，没有观察到基底金属层的突起或独立残留于线间的基底金属层。
在85℃、85％RH的条件下，对上述形成梳状电极的印刷电路板施加40V电压而进行1000小时的接通试验(HHBT)。另外，绝缘可靠性试验之前的绝缘电阻比比较例的要高、为5×1014Ω，绝缘可靠性试验之后测定的绝缘电阻为3×1014Ω，两者之间没有伴随施加电压而导致绝缘电阻的实质性差异。
结果表示在表1中。
实施例4
在实施例2中，使用平均厚度为75μm的聚酰亚胺薄膜(宇部兴产(株)制，UPILEX-S)，通过反溅镀粗化处理聚酰亚胺薄膜的一个表面之后，与实施例1同样，阴极溅镀镍铬合金形成平均厚度为30nm的铬镍合金层作为基底金属层使用。
在如上所述形成的阴极溅镀层的表面上，通过电镀法淀积铜，形成厚度为8μm的电解铜层(导电金属层)。
在上述形成的铜层的表面涂布感光性树脂，经过曝光、显影，形成布线节距为30μm的梳状电极的图形，将该图形作为掩模材料，使用含有100克/升HCl、浓度为12％的氯化二铜蚀刻液，蚀刻铜层30秒制成布线图。
用NaOH+Na2CO3溶液进行40℃×30秒的处理，去除布线图上的使用感光性树脂形成的掩模材料，然后，使用HCl作为酸洗液进行30℃×10秒的处理，酸洗铜层和基底金属层(Ni-Cr合金)。
然后，使用作为第1处理液的含有浓度为13克/升HCl+13克/升H2SO4溶液，用55℃×20秒溶解由镍铬合金形成的基底金属层中的镍。
然后，使用K2S2O8+H2SO4作为显微蚀刻液，用30℃×10秒，向深度方向蚀刻铜(W3＝0.5μm)。
接着，使用浓度为40克/升KMnO4+20克/升KOH溶液作为第2处理液，进行65℃×30秒的处理。
如上所述形成布线图后，形成焊料保护层以露出连接端子及外部连接端子。
另外，对从焊料保护层露出的内部连接端子以及外部连接端子进行厚度为0.45μm的镀锡处理，加热形成设定的纯锡层(纯锡层厚度：0.2μm)。镀锡处理之后，在FE-SEM中任意变换位置观察10处，得知布线的基底金属间的最短距离为16.0μm，没有观察到基底金属层的突起或独立残留于线间的基底金属层。
在85℃、85％RH的条件下，对上述形成梳状电极的印刷电路板施加40V电压而进行1000小时的接通试验(HHBT)。另外，绝缘可靠性试验之前的绝缘电阻比比较例的要高、为5×1014Ω，绝缘可靠性试验之后测定的绝缘电阻为2×1014Ω，两者之间没有伴随施加电压而导致绝缘电阻的实质性差异。
结果表示在表1中。
实施例5
在实施例1中，除了经显微蚀刻将铜导体向深度方向溶解1.0μm以外，其余与之相同制成印刷电路板。
在85℃、85％RH的条件下，对上述形成梳状电极的印刷电路板施加40V电压而进行1000小时的接通试验(HHBT)。另外，绝缘可靠性试验之前的绝缘电阻比比较例的要高、为6×1014Ω，绝缘可靠性试验之后测定的绝缘电阻为5×1014Ω，两者之间没有伴随施加电压而导致绝缘电阻的实质性差异。
结果表示在表1中。
实施例6
在实施例2中，除了经显微蚀刻将铜导体向深度方向溶解1.0μm以外，其余与之相同制成印刷电路板。
在85℃、85％RH的条件下，对上述形成梳状电极的印刷电路板施加40V电压而进行1000小时的接通试验(HHBT)。另外，绝缘可靠性试验之前的绝缘电阻比比较例的要高、为6×1014Ω，绝缘可靠性试验之后测定的绝缘电阻为5×1014Ω，两者之间没有伴随施加电压而导致绝缘电阻的实质性差异。
结果表示在表1中。
比较例1
将厚度为25μm的聚酰亚胺薄膜(Du Pont-Toray制，“Kapton 100EN”)的一个面，在30％肼-KOH水溶液中处理60秒。然后，用纯水清洗10分钟后，在室温下干燥。将该聚酰亚胺薄膜设置在真空蒸镀装置上，进行等离子处理之后，通过溅射蒸镀40nm的Ni-Cr合金，接着，使用镀层法形成8μm的铜膜从而得到金属镀层聚酰亚胺基板。
将得到的基板，使用氯化二铁溶液40°Be(Baume)形成布线节距为40μm(线宽：20μm、间距宽：20μm)的梳状图形，使用35℃的高锰酸钾0.5重量％、氢氧化钾0.5重量％的水溶液清洗之后，经过水洗、干燥，在85℃85％RH的恒温恒湿槽内，对样品施加40V的偏压进行绝缘可靠性试验(HHBT)，此时，持续时间大于等于1000小时，绝缘可靠性试验开始时的绝缘电阻为5×1012Ω，经过1000小时之后的绝缘电阻下降到2×1010Ω，没有出现由于长时间施加电压而引起时效性绝缘电阻的下降。
表1
  基底金属层   溅镀层   镀铜层   蚀刻剂   掩模镀层   HHBT
  聚酰亚胺   镍·铬   金属   厚度   金属   厚度   Cu   第1处理液   显微蚀刻Cu层处理深度   第2处理液   金属厚度   经过1000小时后的绝缘电阻值
 实施例1   38μm   40nm   铜   300nm   电解铜   8μm   氯化二铜   15％HCl+15％H2SO4   K2S2O8+H2SO40.3μm   KMnO4+KOH   Sn0.01μm   2×1014Ω
 实施例2   38μm   40nm   -   -   电解铜   8μm   氯化二铜   15％HCl+15％H2SO4   K2S2O8+H2SO40.3μm   KMnO4+KOH   Sn0.01μm   3×1014Ω
 实施例3   75μm   30nm   铜   200nm   电解铜   8μm   氯化二铜   12％HCl+12％H2SO4   K2S2O8+H2SO40.5μm   KMnO4+KOH   无   3×1014Ω
 实施例4   75μm   30nm   -   -   电解铜   8μm   氯化二铜   12％HCl+12％H2SO4   K2S2O8+H2SO40.5μm   KMnO4+KOH   无   2×1014Ω
 实施例5   50μm   40nm   铜   300nm   电解铜   8μm   氯化二铜   15％HCl+15％H2SO4   K2S2O8+H2SO41.0μm   KMnO4+KOH   Sn0.01μm   5×1014Ω
 实施例6   50μm   40nm   -   -   电解铜   8μm   氯化二铜   15％HCl+15％H2SO4   K2S2O8+H2SO41.0μm   KMnO4+KOH   Sn0.01μm   5×1014Ω
 比较例1   25μm   40nm   铜   300nm   电解铜   8μm   氯化二铁   无   KMnO4+KOH   无   2×1010Ω
工业实用性
如上所述，本发明的印刷电路板，由于用镀层覆盖了形成布线图的基底金属层的侧面，因此，从该基底金属层不易发生迁移等。并且，在上述印刷电路板上安装了电子元器件的电路装置，在布线图之间能够长期维持稳定的绝缘状态。
另外，即使连续长时间施加电压，布线图之间的绝缘电阻也不变化，从时效性上能够得到通电性非常稳定的印刷电路板。

Claims (20)

1、一种印刷电路板，具有在绝缘薄膜的至少一面上，由基底金属层和在该基底金属层上形成的导电金属层构成的布线图，其特征在于，
该布线图的截面上的导电金属层的下端宽度，比该截面上的基底金属层的上端宽度小。
2、如权利要求1所述的印刷电路板，其特征在于，
在所述绝缘薄膜上形成的布线图和其相邻的布线图之间间距最窄部分的平均间距在5～40μm范围内；与绝缘薄膜相接并构成布线图的基底金属层，包围着导电金属层形成的布线图周围呈轮廓状突出，并且，由该轮廓状突出的基底金属层形成的布线图中，没有形成不连续的突起，且在各布线图间的绝缘薄膜上，实质上没有残留独立的基底金属层。
3、如权利要求1所述的印刷电路板，其特征在于，
所述基底金属层由具有两种以上不同特性的金属形成的合金或者层压板构成。
4、如权利要求3所述的印刷电路板，其特征在于，
所述基底金属层是含有镍和/或铬的层，或者是它们的合金层。
5、如权利要求1所述的印刷电路板，其特征在于，
所述布线图的截面形状具有由基底金属层形成的阶梯，该由基底金属层形成的阶梯在导电金属层的布线图周围呈轮廓状突出而形成。
6、如权利要求1所述的印刷电路板，其特征在于，
所述布线图的截面上的导电金属层的下端(底部)的宽度，比该截面上的包含轮廓状基底金属层的导电金属层的下端宽度小0.1～4μm范围而形成。
7、如权利要求1所述的印刷电路板，其特征在于，
在所述在布线图周围以轮廓状突出而露出的基底金属层的表面，被掩模镀层覆盖。
8、如权利要求7所述的印刷电路板，其特征在于，
所述掩模镀层是由镀锡层、镀金层、镀镍金层、镀焊料层、镀无铅焊料层、镀钯层、镀镍层、镀锌层以及镀铬层构成的组中选择至少一种镀层。
9、如权利要求1所述的印刷电路板，其特征在于，
所述布线图的整个表面上形成有镀层，并且在布线图上，除其端子之外还形成有焊料保护层。
10、如权利要求1所述的印刷电路板，其特征在于，
所述布线图的整个表面上形成有镀层，并且在布线图上，除其端子之外还形成有焊料保护层，再在该端子上形成第2镀层。
11、如权利要求1所述的印刷电路板，其特征在于，
所述布线图上除其端子之外形成有焊料保护层，从该焊料保护层露出的端子上形成有镀层。
12、如权利要求1所述的印刷电路板，其特征在于，
在所述基底金属层的表面，通过溅镀铜层形成导电金属层。
13、一种印刷电路板的制造方法，包括以下步骤：在绝缘薄膜的至少一面上淀积基底金属层后，并在该基底金属层的表面上淀积导电性金属而形成导电金属层，然后，选择性地蚀刻基底金属层和导电金属层以形成布线图，其特征在于，
将所述基底金属层和导电金属层，与用于溶解导电性金属的蚀刻液接触以形成布线图后，再与用于溶解形成基底金属层的金属的第1处理液接触，然后，与用于选择性地溶解导电性金属的显微蚀刻液接触之后，与具有和第1处理液不同化学组份的、且与形成基底金属层的金属的相互作用比与导电性金属具有更高选择性的第2处理液进行接触。
14、如权利要求13所述的印刷电路板的制造方法，其特征在于，
所述第2处理液选择性地溶解去除基底金属层，并且钝化残留的形成基底金属层的金属。
15、如权利要求13所述的印刷电路板的制造方法，其特征在于，
将所述与溶解导电性金属的蚀刻液接触而形成的布线图，与第1处理液进行接触之前，进行显微蚀刻。
16、如权利要求13所述的印刷电路板的制造方法，包括以下步骤：在绝缘薄膜的至少一面上淀积含有镍及铬的基底金属层后，并在该基底金属层的表面上淀积导电性金属而形成导电金属层，然后，选择性地蚀刻基底金属层和导电金属层以形成布线图，其特征在于，
将所述基底金属层和导电金属层，与溶解导电性金属的蚀刻液接触以形成布线图后，与溶解形成基底金属层的金属中的镍的第1处理液进行接触，然后，将该形成的布线图与溶解导电性金属的显微蚀刻液进行接触，以使导电金属层缩小而在布线图的周围呈轮廓状露出基底金属层之后，与溶解铬、且将极少的残留铬变成非导体膜的第2处理液进行接触。
17、如权利要求13所述的印刷电路板的制造方法，其特征在于，
将所述布线图与第2处理液接触后，形成至少覆盖该布线图的基底金属层的掩模镀层。
18、如权利要求17所述的印刷电路板的制造方法，其特征在于，
所述掩模镀层是由镀锡层、镀金层、镀镍金层、镀焊料层、镀无铅焊料层、镀钯层、镀镍层、镀锌层以及镀铬层构成的组中选择至少一种镀层。
19、如权利要求13所述的印刷电路板的制造方法，其特征在于，
在所述基底金属层的表面，通过溅镀铜层形成导电金属层。
20、一种电路装置，其特征在于，
在上述权利要求1所述的印刷电路板上安装有电子元器件。
CN 200480039012 2003-12-26 2004-12-10 印刷电路板、其制造方法以及电路装置 Pending CN1899002A (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP435685/2003 2003-12-26
JP2003435685 2003-12-26
JP222185/2004 2004-07-29

Publications (1)

Publication Number Publication Date
CN1899002A true CN1899002A (zh) 2007-01-17

Family

ID=37610269

Family Applications (1)

Application Number Title Priority Date Filing Date
CN 200480039012 Pending CN1899002A (zh) 2003-12-26 2004-12-10 印刷电路板、其制造方法以及电路装置

Country Status (1)

Country Link
CN (1) CN1899002A (zh)

Cited By (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102102211A (zh) * 2009-12-16 2011-06-22 株式会社东芝 蚀刻方法、制造微观结构的方法和蚀刻装置
CN101594737B (zh) * 2008-05-26 2011-09-07 住友金属矿山株式会社 印刷配线基板及印刷配线基板的制造方法
CN102413632A (zh) * 2010-08-04 2012-04-11 日东电工株式会社 布线电路基板
CN106409801A (zh) * 2015-05-26 2017-02-15 成都芯源系统有限公司 具有铜结构的集成电路芯片及相关制造方法
CN106601715A (zh) * 2016-12-21 2017-04-26 成都芯源系统有限公司 集成电路芯片及其制作方法
CN107402513A (zh) * 2016-05-19 2017-11-28 斯沃奇集团研究和开发有限公司 设置有凸起的外部元件的钟表的制造方法
CN108337815A (zh) * 2018-01-15 2018-07-27 江西芯创光电有限公司 电镀植金球的制作方法及线路板的制作方法
CN109714902A (zh) * 2017-10-25 2019-05-03 鹏鼎控股(深圳)股份有限公司 电路板及其制作方法
CN110049619A (zh) * 2018-01-17 2019-07-23 庆鼎精密电子（淮安）有限公司 电路板及其制作方法
CN113395820A (zh) * 2020-02-26 2021-09-14 金柏科技有限公司 在柔性印刷电路板上直接嵌入锂离子电池的方法
CN114007413A (zh) * 2019-07-01 2022-02-01 金泰贤 宠物用排便训练装置
CN118201211A (zh) * 2024-05-14 2024-06-14 国鲸科技(广东横琴粤澳深度合作区)有限公司 新型阶梯式透明电路板

Cited By (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101594737B (zh) * 2008-05-26 2011-09-07 住友金属矿山株式会社 印刷配线基板及印刷配线基板的制造方法
CN102102211B (zh) * 2009-12-16 2013-01-23 株式会社东芝 蚀刻方法、制造微观结构的方法和蚀刻装置
CN102102211A (zh) * 2009-12-16 2011-06-22 株式会社东芝 蚀刻方法、制造微观结构的方法和蚀刻装置
CN102413632A (zh) * 2010-08-04 2012-04-11 日东电工株式会社 布线电路基板
CN102413632B (zh) * 2010-08-04 2016-06-01 日东电工株式会社 布线电路基板
CN106409801A (zh) * 2015-05-26 2017-02-15 成都芯源系统有限公司 具有铜结构的集成电路芯片及相关制造方法
CN107402513B (zh) * 2016-05-19 2020-04-10 斯沃奇集团研究和开发有限公司 设置有凸起的外部元件的钟表的制造方法
CN107402513A (zh) * 2016-05-19 2017-11-28 斯沃奇集团研究和开发有限公司 设置有凸起的外部元件的钟表的制造方法
CN106601715A (zh) * 2016-12-21 2017-04-26 成都芯源系统有限公司 集成电路芯片及其制作方法
CN109714902A (zh) * 2017-10-25 2019-05-03 鹏鼎控股(深圳)股份有限公司 电路板及其制作方法
CN108337815A (zh) * 2018-01-15 2018-07-27 江西芯创光电有限公司 电镀植金球的制作方法及线路板的制作方法
CN110049619A (zh) * 2018-01-17 2019-07-23 庆鼎精密电子（淮安）有限公司 电路板及其制作方法
CN110049619B (zh) * 2018-01-17 2020-08-07 庆鼎精密电子（淮安）有限公司 电路板及其制作方法
CN114007413A (zh) * 2019-07-01 2022-02-01 金泰贤 宠物用排便训练装置
US20220361438A1 (en) * 2019-07-01 2022-11-17 Tae-hyun Kim Toilet training device for a pet
CN114007413B (zh) * 2019-07-01 2024-04-02 金泰贤 宠物用排便训练装置
CN113395820A (zh) * 2020-02-26 2021-09-14 金柏科技有限公司 在柔性印刷电路板上直接嵌入锂离子电池的方法
CN118201211A (zh) * 2024-05-14 2024-06-14 国鲸科技(广东横琴粤澳深度合作区)有限公司 新型阶梯式透明电路板

Similar Documents

Publication Publication Date Title
CN1891018A (zh) 印刷电路板、其制造方法以及电路装置
CN1994033A (zh) 印刷电路板、其制造方法及半导体装置
JP6203988B1 (ja) キャリア付銅箔及びその製造方法、並びに配線層付コアレス支持体及びプリント配線板の製造方法
CN1182766C (zh) 经表面加工的电沉积铜箔及其制造方法和用途
CN1842254A (zh) 双面布线印制电路板的制造方法、双面布线印制电路板及其基础原板
JP5706386B2 (ja) ２層フレキシブル基板、並びに２層フレキシブル基板を基材としたプリント配線板
CN1841686A (zh) 柔性印刷线路板的制造方法以及柔性印刷线路板
US20070145584A1 (en) Printed wiring board, method for manufacturing same, and circuit device
TWI589433B (zh) Copper foil with carrier foil, copper clad laminate, and printed circuit board
CN1176567C (zh) 制造多层布线板的方法
CN1599513A (zh) 带有载体的极薄铜箔及其制造方法及布线板
JP6546526B2 (ja) キャリア付銅箔及びコアレス支持体用積層板、並びに配線層付コアレス支持体及びプリント配線板の製造方法
JP2005191525A (ja) プリント配線基板、その製造法および回路装置
CN1899002A (zh) 印刷电路板、其制造方法以及电路装置
CN1697592A (zh) 印刷线路板,其生产方法和半导体器件
WO2001016402A1 (fr) Feuille de cuivre electrolytique avec feuille support et son procede de fabrication et lamine a gaine de cuivre utilisant la feuille de cuivre electrolytique
CN101031183A (zh) 带电路的悬挂基板
CN102215640B (zh) 电路板制作方法
TW201106824A (en) Printed wiring substrate and producing method thereof
JP2018026546A (ja) 回路の断線／短絡を防止できる軟性銅箔積層フィルムおよびその製造方法
JP2007223312A (ja) 軟性金属積層板及びその製造方法
WO2004006325A1 (ja) フレキシブル配線基材及びその製造方法
CN1596064A (zh) 提高了导电层密合性的导电性薄板以及包含它的产品
JP2019178416A (ja) 金属材、プリント配線板、プリント配線板の製造方法及び電子機器の製造方法
JP6975845B2 (ja) 表面処理銅箔、銅張積層板、及びプリント配線板の製造方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C02 Deemed withdrawal of patent application after publication (patent law 2001)
WD01 Invention patent application deemed withdrawn after publication