JP7020325B2 - 半導体装置、電力変換装置、及び半導体装置の製造方法 - Google Patents

半導体装置、電力変換装置、及び半導体装置の製造方法 Download PDF

Info

Publication number
JP7020325B2
JP7020325B2 JP2018132508A JP2018132508A JP7020325B2 JP 7020325 B2 JP7020325 B2 JP 7020325B2 JP 2018132508 A JP2018132508 A JP 2018132508A JP 2018132508 A JP2018132508 A JP 2018132508A JP 7020325 B2 JP7020325 B2 JP 7020325B2
Authority
JP
Japan
Prior art keywords
protrusion
semiconductor chip
bonding material
semiconductor device
insulating substrate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2018132508A
Other languages
English (en)
Other versions
JP2020009995A (ja
Inventor
祥久 内田
辰則 柳本
紀和 境
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsubishi Electric Corp
Original Assignee
Mitsubishi Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Electric Corp filed Critical Mitsubishi Electric Corp
Priority to JP2018132508A priority Critical patent/JP7020325B2/ja
Publication of JP2020009995A publication Critical patent/JP2020009995A/ja
Application granted granted Critical
Publication of JP7020325B2 publication Critical patent/JP7020325B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001Core members of the layer connector
    • H01L2224/29099Material
    • H01L2224/291Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8338Bonding interfaces outside the semiconductor or solid-state body
    • H01L2224/83385Shape, e.g. interlocking features
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/838Bonding techniques
    • H01L2224/8384Sintering

Landscapes

  • Die Bonding (AREA)
  • Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)

Description

本発明は、回路パターンに半導体チップを接合材により接合した半導体装置、電力変換装置、及び半導体装置の製造方法に関する。
近年、IGBT(絶縁ゲート型バイポーラトランジスタ)などの電力用半導体チップを用いたパワーモジュールに代表される電力用半導体装置が用いられている。この電力用半導体装置では、外部冷却器に接続されるベース板と絶縁基板、電力用半導体チップと絶縁基板又はリードフレームとを接合材により接合している。しかし、電力用半導体装置の動作時に電力用半導体チップが発熱すると、各部材の線膨張係数の差異に起因して発生するひずみにより接合材に亀裂が発生、進展して、熱抵抗が増大してしまう。放熱経路の熱抵抗増大により半導体チップ温度がさらに上昇し、半導体チップの上面電極と接合して内部配線を形成しているAlワイヤがリフトオフすることで寿命を迎える破壊モードが一般的である。
接合材の亀裂には、接合材の上下の部材の線膨張係数差によって生じる接合材端部からの亀裂と、接合材自体の膨張収縮が上下の部材によって拘束されることで生じる接合材内部に生じる亀裂の二つがある。接合材を厚くすることで、接合材の厚み分でひずみを分担できるため、接合材端部の亀裂の発生及び進展を抑制することができる。一方、接合材を厚くすることで接合材自身の変形量が大きくなることで、接合材内部の亀裂は発生しやすくなる。このトレードオフに対して、凸部を有するベース体を用いることで、接合材中央の厚みを減らしつつ、接合材端部の厚みを増して、接合材の疲労耐量の向上を図る技術が提案されている(例えば、特許文献1参照)。
特開2013-219194号公報
従来の半導体装置では凸部の角部にひずみが集中して亀裂が発生するため、亀裂を十分に抑制することができなかった。
本発明は、上述のような課題を解決するためになされたもので、その目的は接合材の疲労耐量を十分に向上させることができる半導体装置、電力変換装置、及び半導体装置の製造方法を得るものである。
本発明に係る半導体装置は、回路パターンと、前記回路パターンに接合材により接合された半導体チップと、前記回路パターンと前記半導体チップが対向している領域において前記回路パターンの上に直接形成され、粉末状の金属を材料とし、内部に空隙を含み、角が無くなだらかな突起とを備え、前記突起は、前記半導体チップの端部から中心部に向かって高くなった第1の突起を有し、前記接合材の厚みは前記半導体チップの端部よりも中央部で薄く、前記第1の突起の幅は前記半導体チップの幅より狭いことを特徴とする。
本発明では、回路パターンと半導体チップが対向している領域に、半導体チップの端部から中心部に向かって高くなっている突起が形成されている。これにより、半導体チップの端部で接合材の厚みを確保したまま、半導体チップの中央部で接合材の厚みを薄くすることができる。従って、接合材端部の亀裂(横クラック)と接合材内部の亀裂(縦クラック)の両方を抑制できる。また、突起を角が無くなだらかな突起形状とすることで、角にひずみが集中することはない。この結果、接合材の疲労耐量を十分に向上させることができる。
実施の形態1に係る半導体装置を示す断面図である。 角が無くなだらかな突起と角がある突起を示す断面図である。 実施の形態2に係る半導体装置を示す断面図である。 実施の形態2に係る突起の配置を示す平面図である。 実施の形態2に係る突起の配置の変形例を示す平面図である。 比較例に係る半導体装置を示す断面図である。 実施の形態3に係る半導体装置を示す断面図である。 実施の形態4に係る電力変換装置を適用した電力変換システムの構成を示すブロック図である。
実施の形態に係る半導体装置、電力変換装置、及び半導体装置の製造方法について図面を参照して説明する。同じ又は対応する構成要素には同じ符号を付し、説明の繰り返しを省略する場合がある。
実施の形態1.
図1は、実施の形態1に係る半導体装置を示す断面図である。絶縁基板1は、基材1aと、基材1aの上面に形成された回路パターン1bと、基材1aの下面に形成された回路パターン1cとを有する。半導体チップ4が回路パターン1bの平坦面に接合材5により接合されている。回路パターン1bと半導体チップ4が対向している領域において回路パターン1bの平坦面の上に、角が無くなだらかな突起6が形成されている。突起6は、半導体チップ4の端部から中心部に向かって高くなっている。このため、接合材5の厚みは半導体チップ4の端部よりも中央部で薄い。
図2は、角が無くなだらかな突起と角がある突起を示す断面図である。角がある突起では、突起の高さtが突起の曲率半径rより大きい。一方、角が無くなだらかな突起では、突起の高さtが突起の曲率半径rより小さい。
続いて、本実施の形態に係る半導体装置の製造方法を説明する。まず、回路パターン1bの平坦面に角が無くなだらかな突起6をコールドスプレー法により形成する。ここで、コールドスプレー法は、不活性ガスを作動媒体として超音速で溶射粉末を固相状態のまま対象に衝突させて成膜する方法である。原料粉末を溶かさないことから酸化又は熱による変質のない皮膜が得られる。次に、回路パターン1bの平坦面及び突起6に半導体チップ4を接合材5により接合する。半導体チップ4を接合した後の接合材5の厚みは半導体チップ4の端部よりも中央部で薄くなっている。コールドスプレー時のマスク又はスプレーガンの動作軌跡を変更することで、半導体チップ4に合わせた突起6を容易に形成することができる。回路パターン1bの材料はAl又はCuである。回路パターン1bの表面にNi又はAgめっきを形成してもよい。コールドスプレー法又は焼結材料で形成した突起6は、回路パターン1bとは別部材である。回路パターン1bは均一な金属板であるが、コールドスプレー法又は焼結材料で形成した突起6は内部に微細な空隙を多く含み、両者は状態が異なる。
本実施の形態では、回路パターン1bと半導体チップ4が対向している領域に、半導体チップ4の端部から中心部に向かって高くなっている突起6が形成されている。これにより、半導体チップ4の端部で接合材5の厚みを確保したまま、半導体チップ4の中央部で接合材5の厚みを薄くすることができる。従って、接合材5端部の亀裂(横クラック)と接合材5内部の亀裂(縦クラック)の両方を抑制できる。また、突起6を角が無くなだらかな突起形状とすることで、角にひずみが集中することはない。この結果、接合材5の疲労耐量を十分に向上させることができる。
また、従来は凸部を有する絶縁基板を用いていたが、同じ凸部を有する絶縁基板に形状又は大きさが異なる部品を接合することができず、各品種専用の絶縁基板を準備する必要があった。これに対して、本実施の形態では、絶縁基板1の回路パターン1bとは別部材の突起6を回路パターン1bの平坦面に形成する。従って、半導体チップ4に合わせて突起6の形状を容易に変更することができる。よって、品種ごとに絶縁基板1を準備する必要が無いため、生産性が向上する。
チップ端部での接合材5の最大厚みは100μmである。チップ中央部での接合材5の最小厚みは30μmである。これに限らず、チップ端部での接合材5の最大厚みは、絶縁基板1と半導体チップ4との線膨張係数差、即ち接合材5の端部に生じるひずみ量と、要求される熱抵抗及び疲労寿命に基づいて、接合材5端部の亀裂を抑制できるように20~500μmの範囲の中で決定すればよい。
突起6の高さは例えば70μmである。ただし、突起6の高さは、半導体チップ4の端部における接合材5の最大厚さの1/2以上であればよい。これにより、接合材5内部の亀裂を抑制し、熱抵抗を低減することができる。
絶縁基板1の基材1aはセラミックである。これに限らず、基材1aは、上面側の回路パターン1bと下面側の回路パターン1cとの間の絶縁を保つ材料であればよく、樹脂絶縁シートなどでもよい。また、絶縁基板1に限らず、回路パターンが形成されたリードフレームを用いてもよい。
一般的に半導体チップ4は熱干渉により外周よりも中央部がより高温となる。本実施の形態では、高温となる半導体チップ4の中央部の直下の接合材5が薄い。そして、接合材5ははんだであり、突起6ははんだよりも熱伝導が高いCuである。このため、半導体チップ4の端部の接合材5の厚みを十分確保しても、熱抵抗の増大を抑制することができる。さらに、はんだ付け中に突起6のCuがはんだに溶出して耐熱性が向上し、Ni食われ対策にもなる。接合材5ははんだに限らず金属焼結材料でもよい。
実施の形態2.
図3は、実施の形態2に係る半導体装置を示す断面図である。突起7が突起6の周囲に配置されている。突起7は、半導体チップ4の端部から内側に半導体チップ4の辺の長さの1/3の範囲に形成されている。これにより、突起7は、半導体チップ4が傾かないように半導体チップ4を支持することができる。突起7は、突起6と同じ材料であるCuからなり、突起6と同様にコールドスプレー法で形成されている。突起7の高さは突起6よりも高く、例えば95μmであるが、これに限らず、半導体チップ4の端部における接合材5の最厚部の80~100%の高さが好ましい。
図4は、実施の形態2に係る突起の配置を示す平面図である。3つの点状の突起7が突起6の周囲に配置されている。突起7は4つ以上でもよい。図5は、実施の形態2に係る突起の配置の変形例を示す平面図である。2つの直線状の突起7が突起6の両サイドに配置されている。
続いて、本実施の形態の効果を比較例と比較して説明する。図6は、比較例に係る半導体装置を示す断面図である。半導体チップ4が傾いた状態で接合が完了すると、接合材5の厚みが接合部面内で偏り、接合材5が薄くなった方の端部から接合材5に亀裂進展が生じやすくなる。そこで、比較例では、半導体チップ4が傾くのを防止するために接合領域の端部にAlワイヤバンプ8が形成されている。しかし、はんだはAlに濡れないために未接合領域ができる。この未接合領域が、半導体装置の動作時の温度スイングによる接合部端部からの亀裂進展の起点となる場合がある。さらに、はんだ接合部の検査として一般的に実施されているX線検査又はSAT(Scanning Acoustic Tomograph)検査時に接合不良との区別がつきにくい。これに対して、本実施の形態の突起7ははんだと濡れるCuからなる。このため、突起7と接合材5との間に、亀裂進展の起点となる未接合領域が生じることなく、接合状態の検査も容易になる。
突起7は突起6よりも高さが高い。これにより、突起7が半導体チップ4を支持するため、突起6を中心とした半導体チップ4の傾きと回転を抑制することができる。また、接合材5の厚みは、突起7の高さと同程度になり、安定化される。これにより、チップ面内の接合材5の厚みの差異による応力集中を低減できる。なお、突起7よりも外側に接合材5の厚い部分があるため、接合材5端部の亀裂は発生しない。
実施の形態3.
図7は、実施の形態3に係る半導体装置を示す断面図である。絶縁基板1の上面の回路パターン1bの上に実施の形態1と同様に半導体チップ4が接合されている。絶縁基板1の下面の回路パターン1cがベース板9の平坦面に接合材10により接合されている。ベース板9は外部の冷却器と接続される。
半導体チップ4と絶縁基板1の接合部と同様に、絶縁基板1とベース板9の接合部も放熱経路となる。このため、接合材10の亀裂が熱抵抗増大の原因となり、半導体装置の寿命低下の一因となる。そこで、本実施の形態では、角が無くなだらかな突起11がベース板9と絶縁基板1が対向している領域においてベース板9の平坦面の上に形成されている。突起11は、絶縁基板1の端部から中心部に向かって高くなっている。接合材10の厚みは絶縁基板1の端部よりも中央部で薄い。これにより、絶縁基板1の端部で接合材10の厚みを確保したまま、絶縁基板1の中央部で接合材10の厚みを薄くすることができる。従って、接合材10端部の亀裂と接合材10内部の亀裂の両方を抑制できる。また、突起11を角が無くなだらかな突起形状とすることで、角にひずみが集中することはない。この結果、接合材10の疲労耐量を十分に向上させることができる。
突起12が突起11の周囲に配置されている。突起12は、突起11の周囲に配置された3つ以上の点状の突起、又は突起11の両サイドに配置された2つの直線状の突起である。突起12は、絶縁基板1の端部から内側に絶縁基板1の辺の長さの1/3の範囲に形成されている。突起12は、突起11と同じ材料であるCuからなり、突起11と同様にコールドスプレー法で形成されている。突起12の高さは突起11よりも高い。これにより、絶縁基板1の傾きを低減し、基板面内の接合材10の厚みの差異による応力集中を低減できる。例えば突起11の高さは200μm、突起12の高さは280μm、絶縁基板1の端部の接合材10の最大厚みが300μm、絶縁基板1の中央部の接合材10の最小厚みは100μmである。これに限らず、突起12の高さは絶縁基板1の端部における接合材10の最厚部の80~100%の高さが好ましい。
実施の形態1~3において、突起6,7,11,12はCuに限らずAu、Ag、Ni、Snの何れかを含み、接合材5,10に金属拡散する材料であればよい。これにより、突起6,7,11,12が接合材5,10と濡れるため、不濡れによる亀裂の起点を生じさせない。
また、突起6,7,11,12は接合材5,10よりもヤング率が高いことが好ましい。これにより、接合材5,10にひずみが集中して、亀裂が突起6,7,11,12に進展することなく接合材5,10に進展する。従って、従来と同じ破壊モードとなり寿命設計が容易となる。
また、突起6,7,11,12の表面には5μmt以上30μmt以下の微細な凹凸がある。この凹凸に接合材5,10が浸入するため、両者の接合面積が増大し、アンカー効果で接合強度が向上する。なお、接合材5,10として金属焼結材を用いる場合、金属焼結材が入り込むためには5μmt以上の凹凸が必要である。また、30μmt以下の微細な凹凸であれば、ひずみが集中することはない。
半導体チップ4は例えばSiからなるIGBT(Insulated Gate Bipolar Transistor)である。これに限らず、半導体チップ4はFWD(Free Wheel Diode)、MOSFET(Metal Oxide Semiconductor Field Effect Transistor)などでもよく、半導体チップ4の種類は限定されない。
半導体チップ4は、珪素によって形成されたものに限らず、バンドギャップが2eV以上であって珪素に比べて大きいワイドバンドギャップ半導体によって形成されたものでもよい。ワイドバンドギャップ半導体は、例えば、炭化珪素、窒化ガリウム系材料、又はダイヤモンドである。このようなワイドバンドギャップ半導体によって形成された半導体チップは、耐電圧性や許容電流密度が高いため、小型化できる。この小型化された半導体チップを用いることで、この半導体チップを組み込んだ半導体装置も小型化・高集積化できる。また、半導体チップの耐熱性が高いため、ヒートシンクの放熱フィンを小型化でき、水冷部を空冷化できるので、半導体装置を更に小型化できる。また、半導体チップの電力損失が低く高効率であるため、半導体装置を高効率化できる。ワイドバンドギャップ半導体によって形成された半導体チップ4はその利点を活かすために高温動作が求められるが、本実施の形態により高温でも接合部寿命を確保できる。
実施の形態4.
本実施の形態は、上述した実施の形態1~3にかかる半導体装置を電力変換装置に適用したものである。電力変換装置は、例えば、インバータ装置、コンバータ装置、サーボアンプ、電源ユニットなどである。本発明は特定の電力変換装置に限定されるものではないが、以下、三相のインバータに本発明を適用した場合について説明する。
図8は、実施の形態4に係る電力変換装置を適用した電力変換システムの構成を示すブロック図である。この電力変換システムは、電源100、電力変換装置200、負荷300を備える。電源100は、直流電源であり、電力変換装置200に直流電力を供給する。電源100は種々のもので構成することが可能であり、例えば、直流系統、太陽電池、蓄電池で構成することができ、交流系統に接続された整流回路又はAC/DCコンバータで構成してもよい。また、電源100を、直流系統から出力される直流電力を所定の電力に変換するDC/DCコンバータによって構成してもよい。
電力変換装置200は、電源100と負荷300の間に接続された三相のインバータであり、電源100から供給された直流電力を交流電力に変換し、負荷300に交流電力を供給する。電力変換装置200は、直流電力を交流電力に変換して出力する主変換回路201と、主変換回路201を制御する制御信号を主変換回路201に出力する制御回路203とを備えている。
負荷300は、電力変換装置200から供給された交流電力によって駆動される三相の電動機である。なお、負荷300は特定の用途に限られるものではなく、各種電気機器に搭載された電動機であり、例えば、ハイブリッド自動車や電気自動車、鉄道車両、エレベータ、もしくは、空調機器向けの電動機として用いられる。
以下、電力変換装置200を詳細に説明する。主変換回路201は、スイッチング素子と還流ダイオードを備えており(図示せず)、スイッチング素子がスイッチングすることによって、電源100から供給される直流電力を交流電力に変換し、負荷300に供給する。主変換回路201の具体的な回路構成は種々のものがあるが、本実施の形態にかかる主変換回路201は2レベルの三相フルブリッジ回路であり、6つのスイッチング素子とそれぞれのスイッチング素子に逆並列された6つの還流ダイオードから構成することができる。主変換回路201の各スイッチング素子と各還流ダイオードは、上述した実施の形態1~4のいずれかに相当する半導体装置202によって構成する。6つのスイッチング素子は2つのスイッチング素子ごとに直列接続され上下アームを構成し、各上下アームはフルブリッジ回路の各相(U相、V相、W相)を構成する。そして、各上下アームの出力端子、すなわち主変換回路201の3つの出力端子は、負荷300に接続される。
また、主変換回路201は、各スイッチング素子を駆動する駆動回路(図示なし)を備えているが、駆動回路は半導体装置202に内蔵されていてもよいし、半導体装置202とは別に駆動回路を備える構成であってもよい。駆動回路は、主変換回路201のスイッチング素子を駆動する駆動信号を生成し、主変換回路201のスイッチング素子の制御電極に供給する。具体的には、後述する制御回路203からの制御信号に従い、スイッチング素子をオン状態にする駆動信号とスイッチング素子をオフ状態にする駆動信号とを各スイッチング素子の制御電極に出力する。スイッチング素子をオン状態に維持する場合、駆動信号はスイッチング素子の閾値電圧以上の電圧信号(オン信号)であり、スイッチング素子をオフ状態に維持する場合、駆動信号はスイッチング素子の閾値電圧以下の電圧信号(オフ信号)となる。
制御回路203は、負荷300に所望の電力が供給されるよう主変換回路201のスイッチング素子を制御する。具体的には、負荷300に供給すべき電力に基づいて主変換回路201の各スイッチング素子がオン状態となるべき時間(オン時間)を算出する。例えば、出力すべき電圧に応じてスイッチング素子のオン時間を変調するPWM制御によって主変換回路201を制御することができる。そして、各時点においてオン状態となるべきスイッチング素子にはオン信号を、オフ状態となるべきスイッチング素子にはオフ信号が出力されるよう、主変換回路201が備える駆動回路に制御指令(制御信号)を出力する。駆動回路は、この制御信号に従い、各スイッチング素子の制御電極にオン信号又はオフ信号を駆動信号として出力する。
本実施の形態に係る電力変換装置では、半導体装置202として実施の形態1~3に係る半導体装置を適用するため、電力変換装置の長寿命化が可能になる。
本実施の形態では、2レベルの三相インバータに本発明を適用する例を説明したが、本発明は、これに限られるものではなく、種々の電力変換装置に適用することができる。本実施の形態では、2レベルの電力変換装置としたが3レベル又はマルチレベルの電力変換装置であっても構わないし、単相負荷に電力を供給する場合には単相のインバータに本発明を適用しても構わない。また、直流負荷等に電力を供給する場合にはDC/DCコンバータ又はAC/DCコンバータに本発明を適用することも可能である。
また、本発明を適用した電力変換装置は、上述した負荷が電動機の場合に限定されるものではなく、例えば、放電加工機、レーザー加工機、又は誘導加熱調理器もしくは非接触器給電システムの電源装置として用いることもでき、さらには太陽光発電システム又は蓄電システム等のパワーコンディショナーとして用いることも可能である。
1 絶縁基板、1a 基材、1b,1c 回路パターン、4 半導体チップ、5,10 接合材、6,7,11,12 突起、9 ベース板、12 突起、200 電力変換装置、201 主変換回路、202 半導体装置、203 制御回路

Claims (13)

  1. 回路パターンと、
    前記回路パターンに接合材により接合された半導体チップと、
    前記回路パターンと前記半導体チップが対向している領域において前記回路パターンの上に直接形成され、粉末状の金属を材料とし、内部に空隙を含み、角が無くなだらかな突起とを備え、
    前記突起は、前記半導体チップの端部から中心部に向かって高くなった第1の突起を有し、
    前記接合材の厚みは前記半導体チップの端部よりも中央部で薄く、
    前記第1の突起の幅は前記半導体チップの幅より狭いことを特徴とする半導体装置。
  2. 回路パターンと、
    前記回路パターンに接合材により接合された半導体チップと、
    前記回路パターンと前記半導体チップが対向している領域において前記回路パターンの上に形成され、角が無くなだらかな突起とを備え、
    前記突起は、前記半導体チップの端部から中心部に向かって高くなった第1の突起と、前記第1の突起の周囲に配置され前記第1の突起よりも高さが高い第2の突起とを有し、
    前記接合材の厚みは前記半導体チップの端部よりも中央部で薄く、
    前記第1の突起の幅は前記半導体チップの幅より狭いことを特徴とする半導体装置。
  3. 前記突起は、前記回路パターンとは別部材であることを特徴とする請求項1又は2に記載の半導体装置。
  4. ベース板と、
    前記ベース板に接合材により接合された絶縁基板と、
    前記ベース板と前記絶縁基板が対向している領域において前記ベース板の上に直接形成され、粉末状の金属を材料とし、内部に空隙を含み、角が無くなだらかな突起とを更に備え、
    前記突起は、前記絶縁基板の端部から中心部に向かって高くなった第1の突起を有し、
    前記接合材の厚みは前記絶縁基板の端部よりも中央部で薄く、
    前記第1の突起の幅は前記絶縁基板の幅より狭いことを特徴とする半導体装置。
  5. ベース板と、
    前記ベース板に接合材により接合された絶縁基板と、
    前記ベース板と前記絶縁基板が対向している領域において前記ベース板の上に形成され、角が無くなだらかな突起とを更に備え、
    前記突起は、前記絶縁基板の端部から中心部に向かって高くなった第1の突起と、前記第1の突起の周囲に配置され前記第1の突起よりも高さが高い第2の突起とを有し、
    前記接合材の厚みは前記絶縁基板の端部よりも中央部で薄く、
    前記第1の突起の幅は前記絶縁基板の幅より狭いことを特徴とする半導体装置。
  6. 前記突起は、前記ベース板とは別部材であることを特徴とする請求項4又は5に記載の半導体装置。
  7. 前記第1の突起の高さは前記接合材の最大厚さの1/2以上であることを特徴とする請求項1~の何れか1項に記載の半導体装置。
  8. 前記接合材ははんだ又は金属焼結材料であり、
    前記突起はCu、Au、Ag、Ni、Snの何れかを含む金属からなることを特徴とする請求項1~の何れか1項に記載の半導体装置。
  9. 前記突起は前記接合材よりもヤング率が高いことを特徴とする請求項1~の何れか1項に記載の半導体装置。
  10. 前記突起の表面には5μmt以上30μmt以下の凹凸があり、前記接合材が前記凹凸に浸入していることを特徴とする請求項1~の何れか1項に記載の半導体装置。
  11. 前記半導体チップはバンドギャップが2eV以上のワイドバンドギャップ半導体によって形成されていることを特徴とする請求項1~3の何れか1項に記載の半導体装置。
  12. 請求項1~11の何れか1項に記載の半導体装置を有し、入力される電力を変換して出力する主変換回路と、
    前記主変換回路を制御する制御信号を前記主変換回路に出力する制御回路とを備えることを特徴とする電力変換装置。
  13. 回路パターンの平坦面に角が無くなだらかな突起をコールドスプレー法により形成する工程と、
    前記回路パターンの前記平坦面及び前記突起に半導体チップを接合材により接合する工程とを備え、
    前記突起は、前記半導体チップの端部から中心部に向かって高くなっており、
    前記半導体チップを接合した後の前記接合材の厚みは前記半導体チップの端部よりも中央部で薄く、
    前記突起の幅は前記半導体チップの幅より狭いことを特徴とする半導体装置の製造方法。
JP2018132508A 2018-07-12 2018-07-12 半導体装置、電力変換装置、及び半導体装置の製造方法 Active JP7020325B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2018132508A JP7020325B2 (ja) 2018-07-12 2018-07-12 半導体装置、電力変換装置、及び半導体装置の製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2018132508A JP7020325B2 (ja) 2018-07-12 2018-07-12 半導体装置、電力変換装置、及び半導体装置の製造方法

Publications (2)

Publication Number Publication Date
JP2020009995A JP2020009995A (ja) 2020-01-16
JP7020325B2 true JP7020325B2 (ja) 2022-02-16

Family

ID=69152389

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2018132508A Active JP7020325B2 (ja) 2018-07-12 2018-07-12 半導体装置、電力変換装置、及び半導体装置の製造方法

Country Status (1)

Country Link
JP (1) JP7020325B2 (ja)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE112022002542T5 (de) * 2021-06-09 2024-03-07 Rohm Co., Ltd. Halbleiterbauelement

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2013108718A1 (ja) 2012-01-18 2013-07-25 株式会社神戸製鋼所 熱伝導部材およびこれを備えた半導体装置
JP2013219194A (ja) 2012-04-09 2013-10-24 Sansha Electric Mfg Co Ltd 半導体装置
JP2016111083A (ja) 2014-12-03 2016-06-20 三菱電機株式会社 パワーモジュール及びその製造方法
JP2017085800A (ja) 2015-10-29 2017-05-18 三菱電機株式会社 電力変換装置
JP2017136628A (ja) 2016-02-05 2017-08-10 住友金属鉱山株式会社 In系クラッド材

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS49123270A (ja) * 1973-03-28 1974-11-26
JPS5466073A (en) * 1977-11-04 1979-05-28 Nec Corp Semiconductor device
JPS583237A (ja) * 1981-06-29 1983-01-10 Fujitsu Ltd 半導体装置
JPH06232184A (ja) * 1993-02-05 1994-08-19 Toshiba Corp リードフレーム
JPH06326141A (ja) * 1993-05-17 1994-11-25 Mitsubishi Electric Corp 半導体チップ接合用基材および半導体チップ接合用半田材および半導体チップ接合用半田材の製造方法
JPH088373A (ja) * 1994-06-23 1996-01-12 Toshiba Corp 放熱装置

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2013108718A1 (ja) 2012-01-18 2013-07-25 株式会社神戸製鋼所 熱伝導部材およびこれを備えた半導体装置
JP2013219194A (ja) 2012-04-09 2013-10-24 Sansha Electric Mfg Co Ltd 半導体装置
JP2016111083A (ja) 2014-12-03 2016-06-20 三菱電機株式会社 パワーモジュール及びその製造方法
JP2017085800A (ja) 2015-10-29 2017-05-18 三菱電機株式会社 電力変換装置
JP2017136628A (ja) 2016-02-05 2017-08-10 住友金属鉱山株式会社 In系クラッド材

Also Published As

Publication number Publication date
JP2020009995A (ja) 2020-01-16

Similar Documents

Publication Publication Date Title
US10971424B2 (en) Power module and power convertor
JP7101882B2 (ja) 半導体装置、電力変換装置および半導体装置の製造方法
JP6987031B2 (ja) 電力用半導体装置及びその製造方法、並びに、電力変換装置
JP2018190930A (ja) パワー半導体モジュール及びその製造方法並びに電力変換装置
JP6965706B2 (ja) 半導体モジュール、その製造方法及び電力変換装置
US11107760B2 (en) Semiconductor device, electric power conversion apparatus and method for manufacturing semiconductor device
JP6826665B2 (ja) 半導体装置、半導体装置の製造方法及び電力変換装置
JP6756407B2 (ja) 半導体モジュール及び電力変換装置
JP7020325B2 (ja) 半導体装置、電力変換装置、及び半導体装置の製造方法
JP6927437B1 (ja) パワーモジュールおよび電力変換装置
JP2018129352A (ja) 電力用半導体装置およびそれを用いた電力変換装置
JP2020043154A (ja) 半導体装置及びその製造方法、並びに、電力変換装置
JP2020092223A (ja) 半導体装置および電力変換装置
JP6919725B2 (ja) 半導体装置、その製造方法及び電力変換装置
JP6885522B1 (ja) 半導体装置、電力変換装置および半導体装置の製造方法
JP7387232B2 (ja) 半導体装置、電力変換装置、および半導体装置の製造方法
US11894337B2 (en) Manufacturing method of power semiconductor device, power semiconductor device, and power converter
JP7237192B2 (ja) 半導体装置およびその製造方法ならびに電力変換装置
JP7435896B2 (ja) 半導体装置の製造方法、半導体装置、電力変換装置及び移動体
JP7088421B1 (ja) 半導体装置および電力変換装置
WO2022130523A1 (ja) 半導体装置、電力変換装置、および移動体
JP6742540B2 (ja) 半導体装置及び電力変換装置
WO2021117129A1 (ja) 半導体モジュール、電力変換装置及び移動体
JP2021150443A (ja) 半導体装置、電力変換装置、半導体装置の製造方法および電力変換装置の製造方法
JP2022029886A (ja) 半導体装置、半導体装置の製造方法及び電力変換装置

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20200722

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20210614

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20210622

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20210817

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20211005

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20211105

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20220104

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20220117

R150 Certificate of patent or registration of utility model

Ref document number: 7020325

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150