JPS583237A - 半導体装置 - Google Patents

半導体装置

Info

Publication number
JPS583237A
JPS583237A JP56101113A JP10111381A JPS583237A JP S583237 A JPS583237 A JP S583237A JP 56101113 A JP56101113 A JP 56101113A JP 10111381 A JP10111381 A JP 10111381A JP S583237 A JPS583237 A JP S583237A
Authority
JP
Japan
Prior art keywords
semiconductor element
semiconductor
center
stem
solder
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP56101113A
Other languages
English (en)
Inventor
Yasutaka Nakatani
中谷　安孝
Haruo Okawa
大川　春夫
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujitsu Ltd
Original Assignee
Fujitsu Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu Ltd filed Critical Fujitsu Ltd
Priority to JP56101113A priority Critical patent/JPS583237A/ja
Publication of JPS583237A publication Critical patent/JPS583237A/ja
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W70/00—Package substrates; Interposers; Redistribution layers [RDL]
    • H10W70/60—Insulating or insulated package substrates; Interposers; Redistribution layers
    • H10W70/67—Insulating or insulated package substrates; Interposers; Redistribution layers characterised by their insulating layers or insulating parts
    • H10W70/68—Shapes or dispositions thereof
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/071—Connecting or disconnecting
    • H10W72/073—Connecting or disconnecting of die-attach connectors
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/071—Connecting or disconnecting
    • H10W72/073—Connecting or disconnecting of die-attach connectors
    • H10W72/07331—Connecting techniques
    • H10W72/07337—Connecting techniques using a polymer adhesive, e.g. an adhesive based on silicone or epoxy
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/071—Connecting or disconnecting
    • H10W72/073—Connecting or disconnecting of die-attach connectors
    • H10W72/07351—Connecting or disconnecting of die-attach connectors characterised by changes in properties of the die-attach connectors during connecting
    • H10W72/07353—Connecting or disconnecting of die-attach connectors characterised by changes in properties of the die-attach connectors during connecting changes in shapes
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/071—Connecting or disconnecting
    • H10W72/075—Connecting or disconnecting of bond wires
    • H10W72/07541—Controlling the environment, e.g. atmosphere composition or temperature
    • H10W72/07551—Controlling the environment, e.g. atmosphere composition or temperature characterised by changes in properties of the bond wires during the connecting
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/30—Die-attach connectors
    • H10W72/331—Shapes of die-attach connectors
    • H10W72/334—Cross-sectional shape, i.e. in side view
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/30—Die-attach connectors
    • H10W72/351—Materials of die-attach connectors
    • H10W72/352—Materials of die-attach connectors comprising metals or metalloids, e.g. solders
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/50—Bond wires
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/90—Bond pads, in general
    • H10W72/931—Shapes of bond pads
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W90/00—Package configurations
    • H10W90/701—Package configurations characterised by the relative positions of pads or connectors relative to package parts
    • H10W90/751—Package configurations characterised by the relative positions of pads or connectors relative to package parts of bond wires
    • H10W90/753—Package configurations characterised by the relative positions of pads or connectors relative to package parts of bond wires between laterally-adjacent chips
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W90/00—Package configurations
    • H10W90/701—Package configurations characterised by the relative positions of pads or connectors relative to package parts
    • H10W90/751—Package configurations characterised by the relative positions of pads or connectors relative to package parts of bond wires
    • H10W90/754—Package configurations characterised by the relative positions of pads or connectors relative to package parts of bond wires between a chip and a stacked insulating package substrate, interposer or RDL

Landscapes

  • Die Bonding (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 本発明は半導体装置ＫＩＩＬ、４１に電力用半導体装置
の素子収納容器構造に関する・ 従来、半導体素子を半導体収納容器の取付は部にろう付
けする場合、取付は部の半導体素子取付は面が平担であ
る究め、かかる半導体装置を実際用（・る上で−・くつ
かの問題が経験された。
第１図は１ｇｔ来のｉｏ！１半導体素子収納容器の基体
（ステム）Ｋ半導体素子を取付けに状能を示す。同図に
おいて（−と（ｂ）はそれぞれ当該半導体素子収納容器
基体の平面図と断面図である。同図を参照すると、ステ
ムＩＫは、ガラス５によって絶綴されたリード６および
銅（Ｃｕ　）　　製の素子固着部２がステム１ｖ貫ねい
て取付けられており、該素子固着部２の上面には、半田
等のろう材３を用いて半導体素子４が６５付けされてい
る。そしてかかる半導体素子４は、該半導体素子４を覆
ってステムｌ上に固着されるキャップ（図示せず）によ
って気書封止される。
かかる装置において、電力用半導体素子４を素子固着１
１２にろう材３ｖ用いて職付ける作業は。
ステム１の下方に配置された加熱体（図示しない）から
の熱によって素子固着部２上のろう材を溶かし、しかる
後半導体素子４をろう材上にのせ、半導体素子４と素子
固着部２とを数回取付は位置周辺でこすり合せる（すり
合わせまπはスクラブ）方法により行われる。しかしな
がら、かかる方法によると、電力用半導体素子のような
大きなチップの場合、第１図（ｂｌに示すごとく、ろう
材中に気泡による空隙が発生し易い、こりようなろう材
中の空隙は、ろう材の熱抵抗および過渡熱抵抗を増大さ
せ、半導体素子４に大電力を加えた時％当誼半導体素子
４が熱的ＫＷＩｍされる。かかる事実は、良品の歩留り
を悪くするだけでなく、半導体装置の便頼性に対して重
大な問題となる。従来技術においては、この問題に対処
するため、ろう材の厚みを必要以上に厚くすることな（
ある値以下に抑え、熱抵抗および過渡熱抵抗と断続通電
によるろう材の劣化を肪止している。しかしその再現性
、制御性には問題がありに０ 本発１５１１　（１）目的は、上述しに従来技術におけ
る電力用半導体素子のろう材による取付は時に発生する
空隙の問題を解決するにあり、かかる目的の実！ｌＣノ
ため１本発明によれば、半導体素子収容容器基体上に配
設された素子固着部に、ろう材により固着された半導体
素子を備えてなる半導体装置において、前記素子固着部
が中央部で最も高く周縁部に近づくに従って低（なる球
面状とされたことを特徴とする半導体装置が提供される
。
以下、添付図面を参照し【本願の発明の詳細な説明する
。
第２図には、本星の発明の実施例の１つが示され、同図
は、本発１５１１の半導体収納容器の半導体素子固着部
の断面を示す図である。
同図において、１はステムでこれに鋼Ｊ１ｆ）素子固着
部１２がろう付けされており、その半導体素子取付は面
はその中央部が高く、外側へ向が５にしたがって次第に
高さが低下する略球面状になり【いる。かかる半導体取
付は部に半導体素子４ｔ−取付けるには、先ず、同図（
ａｌに示す如く、素子固着部１２上に半田等のろう材３
ｔのせ、ステム１の下方に配置される加熱体（図示せず
）からの熱により、ろう材３ｖ溶融し、溶融したろう材
３の上に半導体素子４ｔｔのせる。こＶよ５Ｋして半導
体素子４を乗せただけではまだそれの取付は十分ではな
い、すなわち、半導体素子の自重だけでは十分に同図（
ｂ）のような取付は状態にすることができない。そこで
ピンセットなどの工Ｊｌｌｌｖ用〜・て半導体素子４に
適当な圧力を加えて当該半導体素子４ｖ半導体版付は部
へ向かって押し付け、同図伽）のような状態で半導体素
子を取付ける。なお、ろう材３０量壷裏一定であるため
、半導体素子４０大きさにより【半導体素子中央部下り
ろ５材３の厚さは（図小にムで示す）半導体素子４を押
す力によって加減できる。このような発明によれば、素
子固着部１２の上面が凸面を形成しているため、ろう材
３上に半導体素子４を押しつける時、従来技術ではろう
材中に残った気泡が半導体素子４と１９７１部１２との
外側へ押し出される。従って、従来技術の問題であつπ
空隙がなくなり、上記した問題点が解決゛され半導体装
置の信籾性が高められる。なお、かかる素子固着部１２
０球面形状は通常の球面仕上げによつ【容易に形成され
５る。
半導体素子４に大電力を加えた場合、熱の発生により素
子中央部温度が最も高（なり、まｋろ５材３は銅より熱
伝導性が悪いｋめ、半導体素子中央部下のろう材付近が
高温になる。しかしながら本発明の半導体素子取付は部
は取付は面が凸面を形成しているため、ろう材の厚さは
取付は部の中央、すなわち半導体素子４の中央部の下で
最も薄くなって〜・る、それによって、ろう材の熱抵抗
は中央部が最−低（半導体素子より発生する熱り放熱に
おいて効果が大きい、一方、断続通電時に起るろう材の
劣化は半導体素子外周部から中央部へと進行するが、本
発明では半導体素子の外周部はど中央部と比べろ５材の
厚さが厚くなっているため、本発明の半導体装置はこの
断続通電によるろう材の劣化に対しても耐性を有する。
本発明の他の実施例は第３ｇ！１と第４図に示される。
第３図の実施例におい℃は、素子固着ｓ１２の凸ｍ表面
に凹凸部または、すじ目＆形成し、素子固着部１２の放
熱面ＩＲを大にする。かかるすじ目は通常の機械的加工
によって容易に形成することができる。
または、第４図に示す如く、素子同着部が同一にお（・
て１ｒで示されるような形状のものである場合１本発明
にかかる凸画は素子固着部１ｒの一部に形成される。ま
た、素子同着部１２派函のメッキ、または材質の違つ−
ｒニーのである場合、またはなんらかのあらさをもった
ものである場合（ａ４示せず）なども本発明に含まれる
。
かくして、本発明によれば、半導体収納容器Ｃ）半導体
素子取付は部におけるろう付の際の空隙の発生が減少破
しめられ、熱抵抗および過渡熱抵抗な低く安定にするこ
とが可能になり、ろう材の熱　（（１）的劣化に対して
も効果があり、Ｊｌ造工１ｉにおける良品の歩留りが向
上するだけでなく製品の（ＩＴＩＩ性が＾めらｆ′Ｌも
ものである。
【図面の簡単な説明】
第１図は、従来技術における半導体収納容器の概略図で
、−）はそり平ＷＪ図、（ｂ）は断面図、第２（ｂ）図
を工本発ｑ４Ｋかかる単導体収納容器の半導体素子取付
は部の断面間、第３図、第４図は本発明の他の実施例を
示す図である。 ｌ・−・ステム、２．１２，１τ、ｉｆ・−素子固着部
、特許出原人　富士通株式会社 第１図

Claims (1)

  1. 【特許請求の範囲】 半導体素子収容容器基−上に配設されπ素子固着部に、
    ろう材により固着された半導体素子を備えてなる半導体
    装置におい【、前記素子固着部が中央部で最も高く周縁
    ｓＫ近づくに従つ【低くなる球面状とされＲことを４１
    １１とする半導体装置。
JP56101113A 1981-06-29 1981-06-29 半導体装置 Pending JPS583237A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP56101113A JPS583237A (ja) 1981-06-29 1981-06-29 半導体装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP56101113A JPS583237A (ja) 1981-06-29 1981-06-29 半導体装置

Publications (1)

Publication Number Publication Date
JPS583237A true JPS583237A (ja) 1983-01-10

Family

ID=14292014

Family Applications (1)

Application Number Title Priority Date Filing Date
JP56101113A Pending JPS583237A (ja) 1981-06-29 1981-06-29 半導体装置

Country Status (1)

Country Link
JP (1) JPS583237A (ja)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5096798A (en) * 1978-07-28 1992-03-17 Canon Kabushiki Kaisha Developing method for one-component developer
JP2010034278A (ja) * 2008-07-29 2010-02-12 Rohm Co Ltd 半導体装置
JP2020009995A (ja) * 2018-07-12 2020-01-16 三菱電機株式会社 半導体装置、電力変換装置、及び半導体装置の製造方法

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5466073A (en) * 1977-11-04 1979-05-28 Nec Corp Semiconductor device
JPS55138243A (en) * 1979-04-13 1980-10-28 Mitsubishi Electric Corp Semiconductor device

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5466073A (en) * 1977-11-04 1979-05-28 Nec Corp Semiconductor device
JPS55138243A (en) * 1979-04-13 1980-10-28 Mitsubishi Electric Corp Semiconductor device

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5096798A (en) * 1978-07-28 1992-03-17 Canon Kabushiki Kaisha Developing method for one-component developer
JP2010034278A (ja) * 2008-07-29 2010-02-12 Rohm Co Ltd 半導体装置
JP2020009995A (ja) * 2018-07-12 2020-01-16 三菱電機株式会社 半導体装置、電力変換装置、及び半導体装置の製造方法

Similar Documents

Publication Publication Date Title
US4654966A (en) Method of making a dimensionally stable semiconductor device
US4479140A (en) Thermal conduction element for conducting heat from semiconductor devices to a cold plate
GB1569453A (en) Circuit packages and methods for making circuits packages
US7185420B2 (en) Apparatus for thermally coupling a heat dissipation device to a microelectronic device
MX145056A (es) Mejoras en metodo para fabricar un paquete de circuito con enfriamiento por conduccion de calor
KR880004566A (ko) 반도체장치 및 그의 제조방법
US3495023A (en) Flat pack having a beryllia base and an alumina ring
US5338704A (en) Semiconductor device and method of manufacturing the same
JPS583237A (ja) 半導体装置
JPH02146757A (ja) 半導体装置
JP2828358B2 (ja) 半導体放熱構造
US20040038452A1 (en) Connection between semiconductor unit and device carrier
JPS60137042A (ja) 樹脂封止形半導体装置
JPH04291750A (ja) 放熱フィンおよび半導体集積回路装置
JPH01217951A (ja) 半導体装置
JPS63228650A (ja) 発熱素子用冷却装置
JPS6120146B2 (ja)
JP2809952B2 (ja) ハンダバンプ形成方法
JPS5987843A (ja) 半導体冷却装置
JPS6332956A (ja) パツケ−ジ
JPH06140540A (ja) ヒートシンク及びそのヒートシンクを用いた半導体装置の実装方法
JPH05114662A (ja) 電子部品用気密封止容器およびその封止方法
JP2500669B2 (ja) 半導体装置の製造方法
JPS5892231A (ja) 半導体素子のボンデイング方法
JPH01216558A (ja) 半導体装置