JPS5892231A - 半導体素子のボンデイング方法 - Google Patents
半導体素子のボンデイング方法Info
- Publication number
- JPS5892231A JPS5892231A JP19352181A JP19352181A JPS5892231A JP S5892231 A JPS5892231 A JP S5892231A JP 19352181 A JP19352181 A JP 19352181A JP 19352181 A JP19352181 A JP 19352181A JP S5892231 A JPS5892231 A JP S5892231A
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor element
- bonding
- bumps
- bimetal
- head
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L24/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
- H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
- H01L2224/818—Bonding techniques
- H01L2224/81801—Soldering or alloying
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Electric Connection Of Electric Components To Printed Circuits (AREA)
- Wire Bonding (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
この発明は半導体素子の多層セラミック基板へのボンデ
ィングを確実に行なうことができる半導体素子のボンデ
ィング方法に関するものである。
ィングを確実に行なうことができる半導体素子のボンデ
ィング方法に関するものである。
第１図は従来の半導体素子のボンディング方法を示す概
略側面図である。同図において、（υは多層セラミック
基板、（２）はこの多層セラミック基鈑（１）上に形成
されたポンディングパッド、（３１は半導体素子、（４
）はこの半導体素子＋３１の表面に形成された突起電極
いわゆるバンプである。
略側面図である。同図において、（υは多層セラミック
基板、（２）はこの多層セラミック基鈑（１）上に形成
されたポンディングパッド、（３１は半導体素子、（４
）はこの半導体素子＋３１の表面に形成された突起電極
いわゆるバンプである。
次に、上記構成による半導体素子のボンディング動作に
ついて説明する。まず、あらかじめフラックス塗布され
た多層セラミック基板（１１に形成されたポンディング
パッド（２）に、半導体素子（３）上に形成されたバン
プ（４）が合うように、この半導体素子（３）を位置合
わせする。次に、この半導体素子（３）に適度の力また
は圧力を力ｅえて、バンプ（４）をポンディングパッド
（２）へ押し封ける。この状態で、図示せぬりフロー炉
へ別して、バンプ（４）ヲ浴かしてポンディングパッド
（２）に固定することによシ、半導体素子（３１と多層
セラミック基ｆｊ（１１のボンディングを行なう。
ついて説明する。まず、あらかじめフラックス塗布され
た多層セラミック基板（１１に形成されたポンディング
パッド（２）に、半導体素子（３）上に形成されたバン
プ（４）が合うように、この半導体素子（３）を位置合
わせする。次に、この半導体素子（３）に適度の力また
は圧力を力ｅえて、バンプ（４）をポンディングパッド
（２）へ押し封ける。この状態で、図示せぬりフロー炉
へ別して、バンプ（４）ヲ浴かしてポンディングパッド
（２）に固定することによシ、半導体素子（３１と多層
セラミック基ｆｊ（１１のボンディングを行なう。
しかしながら、従来の半導体素子のボンディング方法は
多層セラミック基板上に塗布された７ラツクスが沸騰し
、そのために、半導体素子が傾いた力、あるいはバンプ
の高さのバラツキにより、完全にボンディングされない
バンクが出たシするなどの欠点があった。
多層セラミック基板上に塗布された７ラツクスが沸騰し
、そのために、半導体素子が傾いた力、あるいはバンプ
の高さのバラツキにより、完全にボンディングされない
バンクが出たシするなどの欠点があった。
したがって、この発明の目的はフラックスの沸ｍあるい
はバンプの高さのバラツキに関係なく、確実にボンディ
ングを行なうことができる半導体素子のボンディング方
法を提供するものである。
はバンプの高さのバラツキに関係なく、確実にボンディ
ングを行なうことができる半導体素子のボンディング方
法を提供するものである。
このような目的を達成するため、この発明は常温で鉱バ
イメタルの一端は半導体素子を押圧せず、回定の温度、
例えば半導体素子の表面に形成したバンプが溶け、その
表面張力によシ前記半導体素子が正しい位置に移動する
加熱状態では、前記バイメタルの一端が前記′Ｐ導体累
子に適度な圧力を加えるようにするものであシ、以下実
施例を用いて詳細に説明する。
イメタルの一端は半導体素子を押圧せず、回定の温度、
例えば半導体素子の表面に形成したバンプが溶け、その
表面張力によシ前記半導体素子が正しい位置に移動する
加熱状態では、前記バイメタルの一端が前記′Ｐ導体累
子に適度な圧力を加えるようにするものであシ、以下実
施例を用いて詳細に説明する。
第２図はこの発明に係る半導体素子のボンディング方法
の一実施例を示す概略側ｍ図である。同図において、（
５）は前記多層セラミック基板（１１および前記半導体
素子（３）を支持するベース、（６）は一端がこのベー
ス（５）に取り句けられたバイメタル、（７）祉このバ
イメタル（６）の他端に固定したヘッドである。
の一実施例を示す概略側ｍ図である。同図において、（
５）は前記多層セラミック基板（１１および前記半導体
素子（３）を支持するベース、（６）は一端がこのベー
ス（５）に取り句けられたバイメタル、（７）祉このバ
イメタル（６）の他端に固定したヘッドである。
なお、前記バイメタル（６１は一例として、線膨張係数
の異なる２枚の金属板管はシ合わせて構成したものであ
る。
の異なる２枚の金属板管はシ合わせて構成したものであ
る。
次に、上記構成による半導体素子のボンディング動作に
ついて説明する。まず、前記したように、位置合わせが
できた半導体素子（３）を載せた多層セラミック基板（
１）をベース（５）上に置く。この常温の状梗では半導
体素子＋３１とヘッド（７）との関にはわずかにすき間
が生ずるようにする。次に１この半導体素子（３）と多
層セラミック基板（１１を載せたベース（５）を図示せ
ぬりフロー炉に通すと、全体の温度が上昇し、バンプ（
４）が融点に達すると、このバンプが溶ける。このとき
、バイメタル（６１は下方に反シ始めるが、半導体素子
ｆ３Ｊとヘッド（７）との間にはまだすき間が残ってい
る。そして、このバンプ（４）が溶けて、その表面張力
によシ、半導体素子（３）が正しい位置に移動する。こ
の加熱状態ではヘッド（７）が半導体素子（３）に接し
、さらにバイメタル（６）が反ることによシ、ヘッド（
７）は半導体素子（３）を加圧し、ボンディングを確実
にする。そして、温度が下）始めると、バイメタル（６
）の反）がなくな〕、ヘッド（７）が半導体素子（３）
から※れる。このとき、バンプ（４）はまだ溶ＩＩＩＩ
状態であル、この表面張力によシ１多層セ２きツク基板
（１）と半導体素子（３）とのすき間が適当に回復する
。この状態のまま全体が冷却し、ポンディングが完了す
る。
ついて説明する。まず、前記したように、位置合わせが
できた半導体素子（３）を載せた多層セラミック基板（
１）をベース（５）上に置く。この常温の状梗では半導
体素子＋３１とヘッド（７）との関にはわずかにすき間
が生ずるようにする。次に１この半導体素子（３）と多
層セラミック基板（１１を載せたベース（５）を図示せ
ぬりフロー炉に通すと、全体の温度が上昇し、バンプ（
４）が融点に達すると、このバンプが溶ける。このとき
、バイメタル（６１は下方に反シ始めるが、半導体素子
ｆ３Ｊとヘッド（７）との間にはまだすき間が残ってい
る。そして、このバンプ（４）が溶けて、その表面張力
によシ、半導体素子（３）が正しい位置に移動する。こ
の加熱状態ではヘッド（７）が半導体素子（３）に接し
、さらにバイメタル（６）が反ることによシ、ヘッド（
７）は半導体素子（３）を加圧し、ボンディングを確実
にする。そして、温度が下）始めると、バイメタル（６
）の反）がなくな〕、ヘッド（７）が半導体素子（３）
から※れる。このとき、バンプ（４）はまだ溶ＩＩＩＩ
状態であル、この表面張力によシ１多層セ２きツク基板
（１）と半導体素子（３）とのすき間が適当に回復する
。この状態のまま全体が冷却し、ポンディングが完了す
る。
なお、上記実施例ではフリップチップ方式を用い九場合
について説明したが、通常のグイポンドにりいても同１
１にできることはもちろんである。
について説明したが、通常のグイポンドにりいても同１
１にできることはもちろんである。
以上詳ＩＩＫ説明したように、この発明に係る半導体素
子のボンディング方法によればフラックスの沸騰やバン
プの高さのバラツキに関係なく、確実にポンディングが
できる効果がある。
子のボンディング方法によればフラックスの沸騰やバン
プの高さのバラツキに関係なく、確実にポンディングが
できる効果がある。
第１１１ａ従来の半導体素子のボンディング方法を示す
概略側面図、第２図はこの発明に係る半導体素子のボン
ディング方法の一実施例を示す概略１１面回である。 （１）・・・・多層セラミック基板、（２）−・・・ポ
ンディングパッド、（３］・・拳・半導体素子、（４）
・・・・パン７’、（５）・−・・ベース、（６１・・
・・バイメタル、（力・−・・ヘッド。 なお、図中、同一符号は同一または相当部分を示す。 代理人 葛 野 信 −（外１名）
概略側面図、第２図はこの発明に係る半導体素子のボン
ディング方法の一実施例を示す概略１１面回である。 （１）・・・・多層セラミック基板、（２）−・・・ポ
ンディングパッド、（３］・・拳・半導体素子、（４）
・・・・パン７’、（５）・−・・ベース、（６１・・
・・バイメタル、（力・−・・ヘッド。 なお、図中、同一符号は同一または相当部分を示す。 代理人 葛 野 信 −（外１名）
Claims (1)
- 多層セ２さツク基板上に形成したポンディングパッドに
、半導体表面に形成したバンプを重ね合わせたのち、こ
のバンプ１に浴かして半導体素子と多層セラミック基鈑
とをボンディングする半導体素子のボンディング方法に
おいて、冨温ではバイメタルの一端は前記半導体素子を
押圧せず、所定の温度になったとき前記バイメタルの一
端が齢記半導体累子に適度な圧力を加えるようにしたこ
とｆ：特徴とする半導体素子のボンディング方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP19352181A JPS5892231A (ja) | 1981-11-28 | 1981-11-28 | 半導体素子のボンデイング方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP19352181A JPS5892231A (ja) | 1981-11-28 | 1981-11-28 | 半導体素子のボンデイング方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS5892231A true JPS5892231A (ja) | 1983-06-01 |
Family
ID=16309447
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP19352181A Pending JPS5892231A (ja) | 1981-11-28 | 1981-11-28 | 半導体素子のボンデイング方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS5892231A (ja) |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS60206035A (ja) * | 1984-03-29 | 1985-10-17 | Matsushita Electric Ind Co Ltd | 半導体装置の製造方法 |
| JPH04314355A (ja) * | 1991-04-12 | 1992-11-05 | Nec Corp | チップキャリア及びその半田付け方法 |
| JPH08181426A (ja) * | 1994-12-27 | 1996-07-12 | Nec Corp | リフローはんだ付け装置およびリフローはんだ付け方法 |
| US6055148A (en) * | 1997-07-19 | 2000-04-25 | U.S. Philips Corporation | Semiconductor device assemblies and circuits |
-
1981
- 1981-11-28 JP JP19352181A patent/JPS5892231A/ja active Pending
Cited By (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS60206035A (ja) * | 1984-03-29 | 1985-10-17 | Matsushita Electric Ind Co Ltd | 半導体装置の製造方法 |
| JPH0512854B2 (ja) * | 1984-03-29 | 1993-02-19 | Matsushita Electric Ind Co Ltd | |
| JPH04314355A (ja) * | 1991-04-12 | 1992-11-05 | Nec Corp | チップキャリア及びその半田付け方法 |
| JPH08181426A (ja) * | 1994-12-27 | 1996-07-12 | Nec Corp | リフローはんだ付け装置およびリフローはんだ付け方法 |
| US6055148A (en) * | 1997-07-19 | 2000-04-25 | U.S. Philips Corporation | Semiconductor device assemblies and circuits |
| KR100632137B1 (ko) * | 1997-07-19 | 2006-10-19 | 코닌클리즈케 필립스 일렉트로닉스 엔.브이. | 반도체 디바이스 어셈블리, 하프 브리지 구동 회로, 솔레노이드 구동 회로, 풀 브리지 구동 회로 및 전압 레벨 변환기 회로 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US3486223A (en) | Solder bonding | |
| US7005743B2 (en) | Semiconductor device using bumps, method for fabricating same, and method for forming bumps | |
| US5666270A (en) | Bump electrode, semiconductor integrated circuit device using the same, multi-chip module having the semiconductor integrated circuit devices and method for producing semicondutcor device having the bump electrode | |
| JPS60262430A (ja) | 半導体装置の製造方法 | |
| US5057969A (en) | Thin film electronic device | |
| KR20040055734A (ko) | 플립 칩 방법 | |
| CN109427755A (zh) | 半导体装置组合件和其制造方法 | |
| JPS5892231A (ja) | 半導体素子のボンデイング方法 | |
| JP3632930B2 (ja) | ボールグリッドアレイ半導体装置 | |
| JP2889399B2 (ja) | テープ自動化ボンディング法 | |
| JPH027181B2 (ja) | ||
| JPH04273464A (ja) | 半導体チップのマウント方法 | |
| JP2551370B2 (ja) | 半導体チップの実装方法 | |
| JP3408971B2 (ja) | フリップチップ実装用キャリア | |
| JP2526666B2 (ja) | リ―ドフレ―ムへのフィルム貼り付け方法 | |
| JPH0671026B2 (ja) | 半導体実装方法 | |
| JP3168889B2 (ja) | 半導体素子の実装方法 | |
| JPH05235098A (ja) | フリップチップ実装方法 | |
| JPH025537Y2 (ja) | ||
| JPS6347142B2 (ja) | ||
| JPH0218956A (ja) | 半導体装置用リードフレーム | |
| JPH0422130A (ja) | 半導体装置 | |
| JPS5914908B2 (ja) | インナ−リ−ドボンデイング装置 | |
| JPH05283475A (ja) | フリップチップの実装方法 | |
| JPS61183935A (ja) | 半導体チツプの装着方法 |