CN102473639A - 半导体装置的制造方法及半导体装置 - Google Patents

半导体装置的制造方法及半导体装置 Download PDF

Info

Publication number
CN102473639A
CN102473639A CN2011800024477A CN201180002447A CN102473639A CN 102473639 A CN102473639 A CN 102473639A CN 2011800024477 A CN2011800024477 A CN 2011800024477A CN 201180002447 A CN201180002447 A CN 201180002447A CN 102473639 A CN102473639 A CN 102473639A
Authority
CN
China
Prior art keywords
conductive material
material layer
substrate
semiconductor device
mask metal
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN2011800024477A
Other languages
English (en)
Other versions
CN102473639B (zh
Inventor
村岸勇夫
甲斐隆行
齐藤太志郎
山本大辅
小岩崎刚
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Vertical Circuits Inc
Original Assignee
Matsushita Electric Industrial Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Matsushita Electric Industrial Co Ltd filed Critical Matsushita Electric Industrial Co Ltd
Publication of CN102473639A publication Critical patent/CN102473639A/zh
Application granted granted Critical
Publication of CN102473639B publication Critical patent/CN102473639B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/03—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76898—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics formed through a semiconductor substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4846—Leads on or in insulating or insulated substrates, e.g. metallisation
    • H01L21/486—Via connections through the substrate with or without pins
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76841—Barrier, adhesion or liner layers
    • H01L21/7685—Barrier, adhesion or liner layers the layer covering a conductive structure
    • H01L21/76852—Barrier, adhesion or liner layers the layer covering a conductive structure the layer also covering the sidewalls of the conductive structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/0401—Bonding areas specifically adapted for bump connectors, e.g. under bump metallisation [UBM]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/0502—Disposition
    • H01L2224/05022—Disposition the internal layer being at least partially embedded in the surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0555—Shape
    • H01L2224/05552—Shape in top view
    • H01L2224/05555—Shape in top view being circular or elliptic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0556—Disposition
    • H01L2224/05567—Disposition the external layer being at least partially embedded in the surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/1302—Disposition
    • H01L2224/13021—Disposition the bump connector being disposed in a recess of the surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/1302—Disposition
    • H01L2224/13022—Disposition the bump connector being at least partially embedded in the surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49827—Via connections through the substrates, e.g. pins going through the substrate, coaxial cables
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L24/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01004—Beryllium [Be]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01014—Silicon [Si]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01019—Potassium [K]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01022—Titanium [Ti]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/014—Solder alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/35—Mechanical effects
    • H01L2924/351—Thermal stress

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

在基板(201)的表面及孔部(205)形成基底导电构件(207)，在基底导电构件(207)上且未形成导电材料层(209、210)的场所形成抗蚀层(208)。在形成有抗蚀层(208)的部分以外的部分形成导电材料层(209、210)，在导电材料层(209、210)上形成掩模金属(212)。然后，除去抗蚀层(208)，以掩模金属(212)为掩模对基底导电构件(207)进行蚀刻，使导电材料层(209、210)形成为规定的形状。

Description

半导体装置的制造方法及半导体装置
技术领域
本发明涉及制造在层叠多个半导体芯片并对各半导体芯片间进行布线连接的三维安装技术中使用的半导体芯片或Si中继件的半导体装置的制造方法及半导体装置。
背景技术
随着电子设备的小型化及轻量化，谋求实现在电子设备的内部设置的半导体芯片等各种电子部件的小型化。另外，用于安装该电子部件的空间因小型化而被极端限制。另外，在今后要求进一步小型化及多功能化的状况下，有必要增加半导体芯片的安装密度。在该背景下，考虑了三维安装技术。
三维安装技术是通过层叠多个半导体芯片并对各半导体芯片间进行布线连接来实现半导体的高密度安装的技术。
三维安装技术中使用的半导体芯片、或者连接半导体芯片和基板的Si中继件，具有以下所示的电极结构。即，半导体芯片或Si中继件在其表面和背面形成有外部连接用的连接端子及电极焊盘部。半导体芯片或Si中继件在其内部形成导电构件，且具有将半导体芯片的表面和背面贯通的贯通孔。借助在该贯通孔内形成的导电构件，将连接端子及电极焊盘部电连接。
此外，将具有这样的电极结构的半导体芯片彼此、Si中继件彼此、或半导体芯片和Si中继件加以层叠。于是，在半导体芯片的背面形成的连接端子或电极焊盘部，与在其他半导体芯片的表面形成的连接端子或电极焊盘部连接。通过该连接进行各半导体芯片间或基板间的布线连接。
三维安装技术中使用的半导体芯片或Si中继件，经过多道工序加以制造。例如，以往的外部连接用的连接端子或电极焊盘和贯通孔的形成方法，如专利文献1所示利用如下所示的工序加以实施。首先，在贯通孔中埋入导电构件，且用抗蚀图形覆盖半导体芯片或Si中继件的整个表面。接着，利用湿式蚀刻除去应成为连接端子或电极焊盘的部分以外的导电构件，形成连接端子或电极焊盘。
图5是专利文献1所示的半导体装置的制造工序的流程图。图6A～图6F是表示专利文献1的半导体装置的制造方法中的各工序的半导体装置的状态的截面图。
图6A示出进行了5道工序之后的半导体装置的截面状态。该5道工序是指在图5的步骤(S501)的在基板形成孔的工序、步骤(S502)的在孔内部和基板表面形成绝缘膜的工序、步骤(S503)的除去基板表面部和孔底部的绝缘膜的工序、步骤(S504)的在孔内部和基板表面形成基底导电构件的工序完了之后，步骤(S505)的在基底导电构件的表面形成抗蚀层的工序。
在图6A中，绝缘膜501形成于在基板502上形成的孔503的壁面。基底导电构件504形成为覆盖孔503的内部和基板502的上部。抗蚀层505形成在基底导电构件504的表面，在涂布后形成图形而形成。
图6B示出在图5的步骤(S506)中在基底导电构件504的表面形成了导电材料层506之后的半导体装置的截面状态。以基底导电构件504为基础，形成有作为连接端子及电极焊盘部的部分即导电材料层506。
图6C示出在图5的步骤(S507)中将基底导电构件504表面的抗蚀层505除去之后的半导体装置的截面状态。通过除去抗蚀层505形成槽507，导电材料层506被分离成成为连接端子或电极焊盘部的部分的导电材料层506A、和其以外的部分的导电材料层508。
图6D示出在图5的步骤(S508)中形成了覆盖成为连接端子或电极焊盘部的部分的导电材料层506A的抗蚀层509之后的半导体装置的截面状态。
图6E示出在图5的步骤(S509)中将成为连接端子或电极焊盘部的部分的导电材料层506A以外的导电材料层508除去之后的半导体装置的截面状态。通过湿式蚀刻，将成为连接端子或电极焊盘部的部分的导电材料层506A以外的导电材料层508除去。在该除去时，抗蚀层509通过将成为连接端子或电极焊盘部的部分的导电材料层506A覆盖，保护其免受湿式蚀刻液的侵蚀。
图6F示出在图5的步骤(S510)中在进行了将成为连接端子或电极焊盘部的部分的导电材料层506A以外的基底导电构件504除去的工序、和步骤(S511)的将覆盖成为连接端子或电极焊盘部的部分的抗蚀层除去的工序之后的半导体装置的截面状态。在图5的步骤(S510)中，将成为连接端子或电极焊盘部的部分的导电材料层506A以外的基底导电构件504、和覆盖成为连接端子或电极焊盘部的部分的导电材料层506A的抗蚀层509除去，形成连接端子或电极焊盘的导电材料层506A。
然后，经过图5的步骤(S512)的在电极焊盘部形成掩模金属的工序、步骤(S513)的在电极焊盘部以外的表面形成保护膜的工序、步骤(S513)的在电极焊盘部形成焊料凸块的工序，在电极焊盘部形成焊料凸块(未图示)。
但是，如对图6E的说明那样，在以往的用抗蚀层覆盖连接端子或电极焊盘部以防止来自后工序的湿式蚀刻液的侵蚀的方法中，存在问题。以往方法中的问题在于，由于用抗蚀层仅覆盖连接端子和电极焊盘部，因此有必要追加一道光刻工序。为此，抗蚀剂材料的损失及工序增加，由此制造成本增加。
另外，在连接端子或电极焊盘部、和连接端子或电极焊盘部以外的部位之间的狭窄间隙，会有抗蚀剂流入。该抗蚀剂很难在后面除去，有可能抗蚀剂残渣成为品质下降的主要原因。
另外，如图6B所示，在导电材料层506的层厚较薄的情况下，在孔503的中央部产生凹形部。在用抗蚀层覆盖该凹形的导电材料层506以便防止来自后工序的湿式蚀刻液的侵蚀的情况下，抗蚀剂会流向凹形的导电材料层的深处。该抗蚀剂也难以在后来除去，有可能抗蚀剂残渣成为品质下降的主要原因。
【现有技术文献】
【专利文献】
【专利文献1】JP特开2003-273107号公报
发明内容
本发明要解决的以往的技术问题在于新工序增加和抗蚀剂残渣成为品质下降的主要原因。
本发明的目的在于，提供不追加新的工序且抗蚀剂残渣不会成为品质下降的主要原因的半导体装置的制造方法及半导体装置。
【用于解决技术问题的手段】
本发明为了实现上述目的而以如下所示构成。
本发明的1个实施方式涉及的半导体装置的制造方法，在基板的表面和形成于上述基板的孔部形成基底导电构件，在上述基底导电构件上的一部分形成抗蚀层，在未形成上述抗蚀层的部分形成导电材料层，在形成了上述导电材料层之后，在上述导电材料层上形成蚀刻用掩模金属，除去上述抗蚀层，以上述掩模金属为掩模对上述基底导电构件进行蚀刻，将上述导电材料层形成为规定的形状。
另外，用于实现上述目的本发明的其他实施方式涉及的半导体装置，具备：形成有孔部的基板、在上述基板的表面和形成于上述基板上的上述孔部形成的基底导电构件、在上述基底导电构件上形成的导电材料层和在上述导电材料层上形成的掩模金属用金属层。
【发明效果】
根据本发明，在半导体装置的制造方法中，可以在不增加新的工序数且没有抗蚀剂残渣而防止品质下降。另外，在半导体装置中，可以改善导电材料层的密接性及导电性。
附图说明
本发明的特征，由有关附图的优选实施方式的下列记述而明确。其附图如下所示：
图1是本发明的第一实施方式中的半导体装置的制造工序的流程图，
图2A是表示本发明的第一实施方式中的半导体装置的各制造工序的半导体装置的状态的截面图，
图2B是表示本发明的第一实施方式中的半导体装置的各制造工序的半导体装置的状态的截面图，
图2C是表示本发明的第一实施方式中的半导体装置的各制造工序的半导体装置的图2D的状态的俯视图，
图2D是表示本发明的第一实施方式中的半导体装置的各制造工序的半导体装置的状态的截面图，
图2E是表示本发明的第一实施方式中的半导体装置的各制造工序的半导体装置的状态的截面图，
图2F是表示本发明的第一实施方式中的半导体装置的各制造工序的半导体装置的状态的截面图，
图2G是表示本发明的第一实施方式中的半导体装置的各制造工序的半导体装置的状态的截面图，
图2H是表示本发明的第一实施方式中的半导体装置的各制造工序的半导体装置的状态的截面图，
图2I是表示本发明的第一实施方式中的半导体装置的各制造工序的半导体装置的状态的截面图，
图2J是表示本发明的第一实施方式中的半导体装置的各制造工序的半导体装置的图2K的状态的俯视图，
图2K是表示本发明的第一实施方式中的半导体装置的各制造工序的半导体装置的状态的截面图，
图2L是表示本发明的第一实施方式中的半导体装置的各制造工序的半导体装置的图2M的状态的俯视图，
图2M是表示本发明的第一实施方式中的半导体装置的各制造工序的半导体装置的状态的截面图，
图2N是表示本发明的第一实施方式中的半导体装置的各制造工序的半导体装置的状态的截面图，
图2O是表示本发明的第一实施方式中的半导体装置的各制造工序的半导体装置的图2P的状态的俯视图，
图2P是表示本发明的第一实施方式中的半导体装置的各制造工序的半导体装置的状态的截面图，
图2Q是表示本发明的第一实施方式中的半导体装置的各制造工序的半导体装置的状态的放大截面图，
图2R是表示将图2I的一部分放大且掩模金属为2层结构的放大截面图，
图3是表示本发明的第二实施方式中的半导体装置的制造工序的流程图，
图4A是表示本发明的第二实施方式中的半导体装置的各制造工序的半导体装置的图4B的状态的俯视图，
图4B是表示本发明的第二实施方式中的半导体装置的各制造工序的半导体装置的状态的截面图，
图4C是表示本发明的第二实施方式中的半导体装置的各制造工序的半导体装置的状态的截面图，
图4D是表示本发明的第二实施方式中的半导体装置的各制造工序的半导体装置的图4E的状态的俯视图，
图4E是表示本发明的第二实施方式中的半导体装置的各制造工序的半导体装置的状态的截面图，
图4F是表示本发明的第二实施方式中的半导体装置的各制造工序的半导体装置的状态的截面图，
图4G是表示本发明的第二实施方式中的半导体装置的各制造工序的半导体装置的状态的截面图，
图4H是表示本发明的第二实施方式中的半导体装置的各制造工序的半导体装置的状态的截面图，
图4I是表示本发明的第二实施方式中的半导体装置的各制造工序的半导体装置的状态的截面图，
图4J是表示将图4E的一部分放大且掩模金属为2层结构的放大截面图，
图5是以往的半导体装置的制造工序的流程图，
图6A是表示以往的半导体装置的制造方法的各工序的半导体装置的状态的截面图，
图6B是表示以往的半导体装置的制造方法的各工序的半导体装置的状态的截面图，
图6C是表示以往的半导体装置的制造方法的各工序的半导体装置的状态的截面图，
图6D是表示以往的半导体装置的制造方法的各工序的半导体装置的状态的截面图，
图6E是表示以往的半导体装置的制造方法的各工序的半导体装置的状态的截面图，
图6F是表示以往的半导体装置的制造方法的各工序的半导体装置的状态的截面图。
具体实施方式
在本发明的记述中，对附图中的相同部件附上相同的参考符号。
以下，边参照附图边对本发明的实施方式进行说明。
(第一实施方式)
图1是本发明的第一实施方式中的半导体装置的制造工序的流程图。图2A～图2R所示的各图，是本第一实施方式中的各制造工序的半导体装置的状态的截面图或俯视图。
在图2A中，在基板201的背面形成有绝缘膜202。在绝缘膜202的背面侧(图2A的下面侧)形成有导电构件203和用于保护该导电构件203的保护膜204。基板201使用Si基板作为一例。绝缘膜202使用SiO2膜作为一例。导电构件203使用Cu作为一例。保护膜204使用聚酰亚胺作为一例。
图2B示出在图1的步骤(S101)中在基板201形成了孔部205之后的半导体装置的截面形状。孔部205是设计成从基板201的表面贯通该基板201的孔。就孔部205而言，在基板201的表面(图2A的上面)涂布抗蚀剂，形成图形而形成抗蚀层(未图示)之后，使用干式蚀刻法而形成。孔部205构成为在其底面205a的开口有导电构件203露出。为此，孔部205的底面205a的开口大小形成为比导电构件203小。作为抗蚀层的材料的具体例，可以使用酚醛清漆系的树脂。在酚醛清漆系的树脂中添加有感光剂。
在本第一实施方式的实施例中，形成孔径50μm～100μm的孔部205，以贯通厚度100μm的基板201的方式形成。
图2C及图2D示出在图1的步骤(S102)中在孔部205的内部和基板201的表面形成了绝缘膜之后的半导体装置的截面形状。绝缘膜206是形成为分别覆盖在孔部205的底面205a的开口露出的导电构件203、孔部205的内壁205b、和基板201的表面的膜。
在本第一实施方式的实施例中，作为绝缘膜206，膜厚2μm的SiO2膜通过CVD法形成在基板201的表面。另外，以1μm的膜厚使SiO2膜的绝缘膜206形成于在孔部205的底面205a的开口露出的导电构件203的表面，并且在孔部205的内壁205b形成0.5μm的膜厚。
在本第一实施方式的实施例中，使用绝缘膜的成膜速度快的CVD法进行绝缘膜206的形成。需要说明的是，即便代替CVD法而使用溅射法，其虽然成膜速度减慢，但也可以形成同等的绝缘膜。
图2E示出在图1的步骤(S103)中除去了孔部205的底面205a侧的绝缘膜206之后的半导体装置的截面状态。从在孔部205的底面205a的开口露出的导电构件203的表面除去绝缘膜206。
此时，在本第一实施方式中，使用干式蚀刻法除去绝缘膜206。在该除去时，由于是不形成抗蚀层而将其除去，所以在基板201的表面形成的绝缘膜206的一部分也同时被除去。但是，在基板201的表面形成的绝缘膜206比导电构件203的绝缘膜206厚，所以在本第一实施方式中，即便在从导电构件203的表面除去了绝缘膜206之后，也会残留绝缘膜206。作为一例，在上述实施例中，在导电构件203的表面有膜厚1μm的绝缘膜206残留。另外，孔部205的内壁205b在干式蚀刻法中几乎不被蚀刻，在内壁205b直接残留干式蚀刻工序前的膜厚的绝缘膜206。作为一例，在上述实施例中，在内壁205b有膜厚0.5μm的绝缘膜206残留。
图2F示出在图1的步骤(S104)中在孔部205的内部和基板201的表面分别形成了基底导电构件207之后的半导体装置的截面状态。基底导电构件207形成为分别覆盖在孔部205的底面205a的导电构件203的表面、孔部205的内壁205b和基板201的表面残留的绝缘膜206。
作为基底导电构件207的膜，可以使用在Ti膜上形成有Cu膜的2层结构。
作为一例，在上述实施例中，作为基底导电构件207的膜，如图2Q放大所示，利用溅射法在Ti膜207a上形成Cu膜207b，使用成为2层结构的膜。
该图1的步骤(S104)的工序，相当于本发明的1个实施方式中的、在基板的表面和形成于基板的孔部形成基底导电构件的工序。
在本第一实施方式中，2层的基底导电构件207的下侧的Ti膜207a，以1μm的膜厚形成在基板201的表面，以0.1μm的膜厚形成在孔部205的底面205a的导电构件203的表面，以0.1μm的膜厚形成在孔部205的内壁205b。另外，2层的基底导电构件207的上侧的Cu膜207b，以1.5μm的膜厚形成在基板201的表面，以0.1μm的膜厚形成在孔部205的底面205a的导电构件203的表面，以0.1μm的膜厚形成在孔部205的内壁205b。需要说明的是，在图2Q中，为了容易理解基底导电构件207的Ti膜207a和Cu膜207b，增大厚度加以图示。
在Ti膜207a上形成的Cu膜207b，作为用于防止Ti膜207a扩散到绝缘膜206及基板201内的阻挡膜发挥功能。另外，Cu膜207b，在下一道工序中也作为用于使第一导电材料层209、第二导电材料层210的膜生长的种膜发挥功能。
图2G示出在图1的步骤(S105)中在基底导电构件207的表面形成了抗蚀层208之后的半导体装置的截面状态。抗蚀层208是在形成于基板201的表面侧的基底导电构件207上在下一道工序中未形成第一导电材料层209及第二导电材料层210的场所形成的抗蚀层。抗蚀层208通过在基板201的表面涂布并形成图形而形成。作为抗蚀层208的材料的具体例，可以使用酚醛清漆系的树脂。在该酚醛清漆系的树脂中，添加有感光剂。另外，作为第一导电材料层209及第二导电材料层210的材料的具体例，可以使用Cu。
该图1的步骤(S105)的工序，相当于本发明的1个实施方式中的、在基底导电构件上的一部分形成抗蚀层的工序。
另外，第一开口部209A、第二开口部210A分别是与抗蚀层208同时形成图形而形成的开口部。需要说明的是，在以下的说明中，由于将第一导电材料层209用作电极焊盘部，成为电极焊盘部209。即，第一导电材料层209和电极焊盘部209相同。在第一开口部209A上形成有在后工序中形成凸块的导电材料的电极焊盘部(第一导电材料层)209。在第二开口部210A形成后述的第二导电材料层210。抗蚀层208的膜厚比在下一道工序形成的第一导电材料层209、第二导电材料层210的膜厚更厚，作为一例，在本第一实施方式的实施例中为20μm。
图2H示出在图1的步骤(S106)中在基底导电构件207的表面形成了第一导电材料层209及第二导电材料层210之后的半导体装置的截面状态。第二导电材料层210，是分别形成于基板201的表面侧的基底导电构件207上的未形成抗蚀层208的部分(即第一开口部209A的部分及第二开口部210A的部分)、和孔部205的底面205a及内壁205b的基底导电构件207的表面的导电材料层。
未形成抗蚀层208的部分，不仅包含第二开口部210A的部分，还包含第一开口部209A的部分。在该第一开口部209A的部分，在后工序中形成凸块，形成电极焊盘部(第一导电材料层)209。导电材料层的电极焊盘部(第一导电材料层)209和第二导电材料层210由镀敷法形成。
该图1的步骤(S106)的工序，相当于本发明的1个实施方式中的、在未形成抗蚀层的部分形成导电材料层的工序。
在本第一实施方式的实施例中，第二导电材料层210以10μm的膜厚形成在基板201的表面侧，以5μm的膜厚形成在孔部205的内壁205b，以2μm的膜厚形成在底面205a。
需要说明的是，在孔部205的直径减小时，分别形成在孔部205的底面205a和内壁205b的第二导电材料层210的膜厚，存在均减薄的趋势。为此，如图2H所示，会在形成于孔部205内的第二导电材料层210的中央产生凹部211。
图2I示出在图1的步骤(S107)中在第一导电材料层209及第二导电材料层210的表面分别形成了蚀刻用的掩模金属212之后的半导体装置的截面状态。需要说明的是，关于掩模金属212，作为可以用作蚀刻用的掩模金属的金属层的一例，使用Ni基底Au镀敷。掩模金属212形成于第二导电材料层210上。该掩模金属212也形成于在孔部205内的中央部形成的凹部211、及在后工序中形成凸块的电极焊盘部(第一导电材料层)209上。
该图1的步骤(S107)的工序，相当于本发明的1个实施方式中的、形成了导电材料层之后在导电材料层上形成掩模金属的工序。
在本第一实施方式的实施例中，掩模金属212由镀敷法形成。
关于掩模金属212，由于兼有在后工序中形成凸块的电极焊盘部(第一导电材料层209)的盖层金属形成工序，所以要求具有用作凸块的焊料的润湿性、相对于下一道工序的抗蚀层剥离液及下一道工序的基底导电构件207蚀刻液的耐性。为此，作为一例，优选由Ni基底Au镀敷形成掩模金属212。其理由在于，关于Ni基底Au镀敷的结构，作为孔部205的结构而强度增加，所以成为对晶片处理或后工序的热应力的耐受性强的结构。另外，在使用Ni基底Au镀敷时，在形成掩模金属212后的湿式蚀刻工序中，掩模金属212的Ni基底Au镀敷层保护孔部205免受蚀刻液侵蚀，因此可以防止孔部205的内部的腐蚀(特别是以蚀刻液为起点的腐蚀)，也可以形成电稳定的可靠性高的回路。
在本第一实施方式的实施例中，由Ni基底Au镀敷形成掩模金属212，作为一例，Ni的膜厚为2μm，Au的膜厚为0.5μm。在这里，所谓“由Ni基底Au镀敷形成掩模金属212”，是指如图2R那样，首先，在形成了Ni镀敷的基底层212a之后，在Ni镀敷的基底层212a上形成Au镀敷的Au层212b，形成掩模金属212。
图2J及图2K示出在图1的步骤(S108)中将基底导电构件207的表面的抗蚀层208除去之后的半导体装置的截面状态。如图2K所示，除去在基底导电构件207上形成的抗蚀层208。
该图1的步骤(S108)的工序，相当于本发明的1个实施方式中的、除去抗蚀层的工序。
在本第一实施方式中，关于抗蚀层的除去，使用除去抗蚀层用的试剂而进行。
图2L及图2M示出在图1的步骤(S109)中将绝缘膜表面的基底导电构件207除去之后的半导体装置的截面状态。对于在绝缘膜206上形成的基底导电构件207，将掩模金属212用作掩模，通过蚀刻将其除去。
该图1的步骤(S109)的工序，相当于本发明的1个实施方式中的、以掩模金属为掩模对基底导电构件进行蚀刻而使导电材料层形成为规定的形状的工序。
基底导电构件207的除去通过湿式蚀刻进行。此时，通常，孔部205内的中央凹部211的上部角部213及底面214，容易产生特别是由湿式蚀刻液导致的表面粗糙。但是，在本第一实施方式中，孔部205内的中央凹部211的上部角部213及底面214被掩模金属212覆盖，所以未被蚀刻，难以产生表面粗糙。
图2N示出在图1的步骤(S110)中在电极焊盘部(第一导电材料层)209以外的表面形成了保护膜215之后的半导体装置的截面状态。保护膜215是覆盖形成凸块的电极焊盘部(第一导电材料层)209以外的表面的膜。作为保护膜215的材料的具体例，可以使用聚酰亚胺。
图2O及图2P示出在图1的步骤(S111)中在电极焊盘部(第一导电材料层)209形成了焊料凸块216之后的半导体装置的截面状态。焊料凸块216是在电极焊盘部(第一导电材料层)209上形成的焊料凸块。在电极焊盘部(第一导电材料层)209的表面，掩模金属212作为盖层金属(在本第一实施方式中为Ni基底Au镀敷层)存在，没有必要重新形成盖层金属。为此，在图2O及图2P所示的本第一实施方式中，焊料的润湿性良好而形成接合强度高的焊料凸块216。
根据本发明的第一实施方式，具有：在基板201的表面及孔部205形成基底导电构件207的第一工序、在基底导电构件207上形成抗蚀层208的第二工序、形成第一导电材料层209及第二导电材料层210的第三工序、在第三工序中形成的第一导电材料层209及第二导电材料层210上形成掩模金属212的第四工序、除去在第二工序中形成的抗蚀层208的第五工序、和将掩模金属212作为掩模对基底导电构件207进行蚀刻而将第一导电材料层209及第二导电材料层210形成为规定的形状的第六工序。需要说明的是，第二工序是在基底导电构件207上且在不应该形成第一导电材料层209、第二导电材料层210的场所形成抗蚀层208的工序。第三工序是在形成了抗蚀层208的部位以外的部位形成第一导电材料层209及第二导电材料层210的工序。
通过这样的构成，在对基底导电构件207进行蚀刻而将第一导电材料层209及第二导电材料层210形成为规定的形状时，湿式蚀刻液不会侵蚀第一导电材料层209及第二导电材料层210。为此，根据本第一实施方式，可以提供工序数不增加且没有抗蚀剂残渣而能够防止品质下降的半导体装置的制造方法及半导体装置。
另外，根据第一实施方式，在第一导电材料层209及第二导电材料层210由铜(Cu)形成的情况下，可以用掩模金属212防止形成导电材料层后的工序的铜(Cu)的氧化。为此，可以改善第一导电材料层209及第二导电材料层210的导电性。另外，通过在第一导电材料层209及第二导电材料层210上形成有掩模金属212，可以改善第一导电材料层209及第二导电材料层210的密接性及导电性。
另外，根据本第一实施方式，可以在不分离基底导电构件207而是连接着基底导电构件207的情况下，形成Ni基底Au镀敷层的掩模金属212。为此，在形成Ni基底Au镀敷层时，除了非电解镀敷之外，还可以使用电解镀敷。需要说明的是，以往，未在孔部内的导电材料层上形成掩模金属，在利用湿式蚀刻形成布线之后形成了掩模金属，所以仅能进行非电解镀敷，电解镀敷无法进行。与此相对，在本第一实施方式中，在用湿式蚀刻形成布线之前(进行布线之前)形成掩模金属212，所以不仅可以进行非电解镀敷，还可以进行电解镀敷。电解镀敷能比非电解镀敷更迅速地进行工序处理。
(第二实施方式)
图3是表示本发明的第二实施方式中的半导体装置的制造工序的流程图。图4A～图4I是表示本第二实施方式中的各制造工序的半导体装置的状态的截面图或俯视图。在本第二实施方式中，至到形成第三导电材料层406及第四导电材料层401的工序是，与用图2A～图2H说明的上述第一实施方式的直到形成第一导电材料层209及第二导电材料层210的工序相同的工序。需要说明的是，在第二实施方式中，对与第一实施方式相同的构件附加相同的符号，并省略说明。
图4A及图4B与图2H一样，示出形成了2个导电材料层之后的半导体装置的状态。图4B示出在图3的步骤(S306)中在基底导电构件403的表面形成了第三导电材料层406及第四导电材料层401之后的半导体装置的截面状态。需要说明的是，基底导电构件403与第一实施方式的基底导电构件207对应。
该图3的步骤(S306)的工序，相当于本发明的其他实施方式中的、在未形成抗蚀层的部分形成导电材料层的工序。
在图4A及图4B中，第四导电材料层401，是分别形成于基板201的表面侧中的基底导电构件403上的未形成抗蚀层404的部分(即与图2G的第一开口部209A的部分及第二开口部210A的部分对应的部分)、和孔部405的底面及内壁(分别与图2G的底面205a及内壁205b对应的部分)的基底导电构件403的表面的导电材料层。作为抗蚀层404、407的材料的具体例，可以使用酚醛清漆系的树脂。在该酚醛清漆系的树脂中，添加有感光剂。另外，作为第三导电材料层406及第四导电材料层401的材料的具体例，可以使用Cu。
需要说明的是，在以下的说明中，由于将第三导电材料层406用作电极焊盘部，所以成为电极焊盘部406。即，第三导电材料层406和电极焊盘部406相同。在未形成抗蚀层404的部分，不仅包含与图2G的第二开口部210A的部分对应的部分，还包含与第一开口部209A的部分对应的部分。在与该第一开口部209A的部分对应的部分，还包含在后工序中形成凸块的导电材料的电极焊盘部(第三导电材料层)406。第四导电材料层401和导电材料的电极焊盘部(第三导电材料层)406由镀敷法形成。
图4C示出在图3的步骤(S307)中不是将基底导电构件的表面的抗蚀层404全部除去而是除去直到其厚度的中途之后的半导体装置的截面状态。抗蚀层407是在基底导电构件403的表面以膜状残留的方式除去的抗蚀层。关于抗蚀层407，通过灰化法除去抗蚀层404的大部分，由此而形成。作为抗蚀层407的材料的具体例，与抗蚀层404一样。
该图3的步骤(S307)的工序，相当于本发明的其他实施方式中的、在未形成抗蚀层的部分形成了导电材料层之后且在导电材料层上形成掩模金属之前除去抗蚀层直到其厚度的中途的中途除去工序。
关于抗蚀层407的残膜的厚度，是在下一道工序的掩模金属形成工序中保护基底导电构件403的表面且未形成掩模金属的程度即可。该抗蚀层407的残膜的厚度最好尽可能地薄。
在作为一例的第二实施方式的实施例中，通过将抗蚀层404从初期膜厚20μm灰化膜厚19μm，形成膜厚1μm的抗蚀层407。
图4D及图4E示出在图3的步骤(S308)中在第三导电材料层406及第四导电材料层401的表面和侧面的端面409形成了蚀刻用的掩模金属408之后的半导体装置的截面状态。需要说明的是，关于掩模金属408，作为可以用作蚀刻用的掩模金属的金属层的一例，使用Ni基底Au镀敷。掩模金属408是分别形成于第三导电材料层406及第四导电材料层401上的掩模金属。关于该掩模金属408，还形成于在孔部405内的中央部形成的凹部411、及在后工序中形成凸块的电极焊盘部(第三导电材料层)406上、及在中途除去工序的抗蚀层除去中露出的由导电材料形成的电极焊盘部(第三导电材料层)406的侧部的端面409上。
该图3的步骤(S308)的工序，相当于本发明的其他实施方式中的、在形成了导电材料层之后在导电材料层上形成掩模金属的工序。
在本第二实施方式中，掩模金属408由镀敷法形成。
关于掩模金属408，兼有在后工序中形成凸块的导电材料层的电极焊盘部(第三导电材料层)406的盖层金属形成工序。因此，对于掩模金属408，要求具有用作凸块的焊料的润湿性、相对于下一道工序中的抗蚀层剥离液及下一道工序中的基底导电构件403的蚀刻液的耐性。为此，优选通过Ni基底Au镀敷形成掩模金属408。其理由在于，关于Ni基底Au镀敷的结构，由于作为孔部405的结构而强度增加，所以成为相对于晶片处理或后工序的热应力的耐受性强的结构。另外，使用Ni基底Au镀敷时，在形成掩模金属408后的湿式蚀刻工序中，掩模金属408的Ni基底Au镀敷层保护孔部405免受蚀刻液侵蚀，所以可以防止孔部405的内部的腐蚀(特别是以蚀刻液为起点的腐蚀)，还可以形成电稳定的可靠性高的回路。
在本第二实施方式的实施例中，形成Ni基底Au镀敷作为掩模金属408，作为一例，Ni的膜厚为2μm，Au的膜厚为0.5μm。在这里，所谓“形成Ni基底Au镀敷作为掩模金属408”，是指如图4J那样，首先，在形成了Ni镀敷的基底层408a之后，在Ni镀敷的基底层408a上形成Au镀敷的Au层408b，形成掩模金属408。
图4F示出在图3的步骤(S309)中除去了基底导电构件403的表面的抗蚀层407之后的半导体装置的截面状态。图4F中，将在基底导电构件403上残留的抗蚀层407全部除去。
该图3的步骤(S309)的工序，相当于本发明的其他实施方式中的、将抗蚀层除去的工序。
在本第二实施方式中，关于抗蚀层407的除去，使用抗蚀层除去用的试剂进行。
图4G示出在图3的步骤(S310)中除去了绝缘膜表面的基底导电构件403之后的半导体装置的截面形状。使用掩模金属408作为掩模，用蚀刻将绝缘膜206上的基底导电构件403除去。
该图3的步骤(S310)的工序，相当于本发明的其他实施方式中的、以掩模金属为掩模对基底导电构件进行蚀刻而使导电材料层形成为规定的形状的工序。
基底导电构件403的除去通过湿式蚀刻来进行。此时，通常孔部405内的中央凹部411的上部角部412及底面413，容易产生特别是由湿式蚀刻液导致的表面粗糙。但是，在本第二实施方式中，孔部405内的中央的凹部411的上部角部412和底面413、及电极焊盘部(第三导电材料层)406的侧部的端面409，被掩模金属408覆盖，所以未被蚀刻，难以产生表面粗糙。
图4H示出在图3的步骤(S311)中在电极焊盘部(第三导电材料层)406以外的表面形成了保护膜414之后的半导体装置的截面状态。保护膜414是覆盖形成凸块的电极焊盘部(第三导电材料层)406以外的表面的保护膜。作为保护膜414的材料的具体例，可以使用聚酰亚胺。
图4I示出在图3的步骤(S312)中在电极焊盘部(第三导电材料层)406形成了焊料凸块415之后的半导体装置的截面状态。焊料凸块415形成在电极焊盘部(第三导电材料层)406上。在电极焊盘部(第三导电材料层)406的表面，掩模金属408作为盖层金属(在本第二实施方式中为Ni基底Au金属层)存在，所以没有必要重新形成盖层金属。为此，在本第二实施方式中，焊料的润湿性良好，形成接合强度高的焊料凸块415。
在第二实施方式中，在第一实施方式中的第三工序和第四工序之间，含有将抗蚀层404除去至其厚度的的中途并残留其一部分作为抗蚀层407的中途除去工序。通过含有该中途除去工序，除了第四导电材料层401和第三导电材料层(电极焊盘部)406的表面，还可以用掩模金属408覆盖至它们的第三导电材料层406及第四导电材料层401的各端面409。为此，即便在第三导电材料层406及第四导电材料层401的膜厚较厚的情况(例如在第三导电材料层406及第四导电材料层401的膜厚是作为通常厚度的5～10μm的2倍左右的厚度的情况下)下，在对基底导电构件403进行蚀刻而使第三导电材料层406及第四导电材料层401形成为规定的形状时，第三导电材料层406及第四导电材料层401不会被湿式蚀刻液侵蚀。为此，可以提供工序数不增加且没有抗蚀层的残渣并能够防止品质下降的半导体装置的制造方法及半导体装置。
另外，在形成保护膜414时，例如加热至200℃而使其硬化，作为构成第三导电材料层406及第四导电材料层401的一例的Cu，进行再结晶，此时，发生收缩，有可能在与第三导电材料层406及第四导电材料层401下的层之间产生残留应力。与此相对，第三导电材料层406及第四导电材料层401的表面侧及侧部被掩模金属408覆盖时，当为了形成保护膜414而加热至200℃使其硬化时，用掩模金属408对热进行反射，可以抑制热直接传递至第三导电材料层406及第四导电材料层401。通过抑制热直接传递至第三导电材料层406及第四导电材料层401，多少会抑制Cu的再结晶化，可以使在其与第三导电材料层406及第四导电材料层401下的层之间发生的残留应力减少。
另外，根据本第二实施方式，在第三导电材料层406及第四导电材料层401由铜(Cu)形成的情况下，可以用掩模金属408防止形成导电材料层后的工序的铜(Cu)的氧化，可以改善第三导电材料层406及第四导电材料层401的导电性。另外，通过在第三导电材料层406及第四导电材料层401上形成掩模金属408，可以改善第三导电材料层406及第四导电材料层401的密接性及导电性。
另外，根据本第二实施方式，可以在不分离基底导电构件403并连接着基底导电构件403的情况下，形成Ni基底Au镀敷层的掩模金属408。为此，在形成Ni基底Au镀敷层时，除了非电解镀敷之外，也可以使用电解镀敷。需要说明的是，以往未在孔部内的导电材料层上形成掩模金属，在用湿式蚀刻形成布线之后，形成了掩模金属，因此仅能进行非电解镀敷，电解镀敷无法进行。与此相对，在第二实施方式中，在用湿式蚀刻形成布线之前(进行布线之前)，形成掩模金属408，因此不仅可以进行非电解镀敷，还可以进行电解镀敷。电解镀敷可以比非电解镀敷更迅速地进行工序处理。
需要说明的是，通过适当组合上述各种实施方式或者变形例中的任意实施方式或者变形例，可以发挥各自具有的效果。
本发明参照附图对优选的实施方式进行了充分记述，但对于熟悉该技术的人来说，自然会进行各种变形或修正。这样的变形或修正只要未超出基于技术方案的本发明的范围就应被理解为被本发明所包含。
【产业上的可利用性】
本发明涉及的半导体装置的制造方法及半导体装置，可以用于半导体芯片、或连接半导体芯片和基板的三维安装、或电子部件的安装等方面。
权利要求书(按照条约第19条的修改)
1.(修改后)一种半导体装置的制造方法，其中，
在基板的表面和形成于所述基板的孔部形成基底导电构件，
在所述基底导电构件上的一部分形成抗蚀层，
在未形成所述抗蚀层的部分形成导电材料层之后且在所述导电材料层上形成掩模金属之前，除去所述抗蚀层直到其膜厚的中途，
在通过被除去直到中途的所述抗蚀层保护所述基底导电构件的表面的状态下在所述导电材料层上形成掩模金属，
在形成了所述掩模金属之后，将被除去直到中途的所述抗蚀层除去，
以所述掩模金属为掩模对所述基底导电构件进行蚀刻，将所述导电材料层形成为规定的形状。
2.如权利要求1所述的半导体装置的制造方法，其中，
在未形成所述抗蚀层的部分形成所述导电材料层时，在形成于所述基板的所述孔部内的侧壁及底面也形成所述导电材料层，
并且，在所述导电材料层上形成所述掩模金属时，在形成于所述孔部内的所述侧壁及所述底面的所述导电材料层上也形成所述掩模金属。
3.如权利要求1所述的半导体装置的制造方法，其中，
在形成所述掩模金属时，在由所述导电材料层构成的电极焊盘部上形成盖层金属。
4.如权利要求1所述的半导体装置的制造方法，其中，
所述掩模金属由Ni的基底层和所述基底层之上的Au层形成。
5.(删除)
6.(删除)
7.(删除)

Claims (7)

1.一种半导体装置的制造方法，其中，
在基板的表面和形成于所述基板的孔部形成基底导电构件，
在所述基底导电构件上的一部分形成抗蚀层，
在未形成所述抗蚀层的部分形成导电材料层，
在形成了所述导电材料层之后，在所述导电材料层上形成掩模金属，
除去所述抗蚀层，
以所述掩模金属为掩模对所述基底导电构件进行蚀刻，将所述导电材料层形成为规定的形状。
2.如权利要求1所述的半导体装置的制造方法，其中，
在未形成所述抗蚀层的部分形成所述导电材料层时，在形成于所述基板的所述孔部内的侧壁及底面也形成所述导电材料层，
并且，在所述导电材料层上形成所述掩模金属时，在形成于所述孔部内的所述侧壁及所述底面的所述导电材料层上也形成所述掩模金属。
3.如权利要求1所述的半导体装置的制造方法，其中，
在形成所述掩模金属时，在由所述导电材料层构成的电极焊盘部上形成盖层金属。
4.如权利要求1所述的半导体装置的制造方法，其中，
所述掩模金属由Ni的基底层和所述基底层之上的Au层形成。
5.如权利要求1所述的半导体装置的制造方法，其中，
在未形成所述抗蚀层的部分形成所述导电材料层之后且在所述导电材料层上形成所述掩模金属之前，除去所述抗蚀层直到其膜厚的中途，
在通过被除去直到中途的所述抗蚀层保护所述基底导电构件的表面的状态下形成所述掩模金属，
在形成了所述掩模金属之后，将被除去直到中途的所述抗蚀层除去。
6.一种半导体装置，其中，具备：
形成有孔部的基板、
在所述基板的表面和形成于所述基板上的所述孔部形成的基底导电构件、
在所述基底导电构件上形成的导电材料层、和
在所述导电材料层上形成的掩模金属用金属层。
7.如权利要求6所述的半导体装置，其中，
所述掩模金属用金属层由Ni的基底层和所述基底层之上的Au层构成。
CN201180002447.7A 2010-03-09 2011-02-17 半导体装置的制造方法及半导体装置 Active CN102473639B (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2010-051516 2010-03-09
JP2010051516 2010-03-09
PCT/JP2011/000864 WO2011111308A1 (ja) 2010-03-09 2011-02-17 半導体装置の製造方法及び半導体装置

Publications (2)

Publication Number Publication Date
CN102473639A true CN102473639A (zh) 2012-05-23
CN102473639B CN102473639B (zh) 2017-09-15

Family

ID=44563146

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201180002447.7A Active CN102473639B (zh) 2010-03-09 2011-02-17 半导体装置的制造方法及半导体装置

Country Status (5)

Country Link
US (1) US8349736B2 (zh)
EP (1) EP2546868B1 (zh)
JP (1) JP5385452B2 (zh)
CN (1) CN102473639B (zh)
WO (1) WO2011111308A1 (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104600024A (zh) * 2013-10-30 2015-05-06 拉碧斯半导体株式会社 半导体装置及其制造方法

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5541233B2 (ja) * 2011-06-06 2014-07-09 Ｔｄｋ株式会社 半導体チップの製造方法
CN103107157B (zh) * 2011-11-15 2015-10-28 精材科技股份有限公司 晶片封装体及其形成方法
JP5938920B2 (ja) * 2012-01-26 2016-06-22 富士通セミコンダクター株式会社 半導体装置の製造方法
JP6021441B2 (ja) * 2012-05-25 2016-11-09 ラピスセミコンダクタ株式会社 半導体装置
JP6445672B2 (ja) * 2017-12-27 2018-12-26 ラピスセミコンダクタ株式会社 半導体装置
JP2021180333A (ja) * 2020-08-06 2021-11-18 ラピスセミコンダクタ株式会社 半導体装置

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
GB2285174A (en) * 1993-12-27 1995-06-28 Mitsubishi Electric Corp Via-hole and production method of via-hole
EP1274126A2 (en) * 2001-07-05 2003-01-08 Sumitomo Electric Industries, Ltd. Circuit board, method for manufacturing same, and high-output module
EP1482552A2 (en) * 2003-05-26 2004-12-01 Sanyo Electric Co., Ltd. Semiconductor device and manufacturing method thereof
JP2006066796A (ja) * 2004-08-30 2006-03-09 Seiko Epson Corp 強誘電体メモリ及びその製造方法
US20070029654A1 (en) * 2005-08-01 2007-02-08 Shinko Electric Industries Co., Ltd. Electronic parts packaging structure and method of manufacturing the same
CN1992151A (zh) * 2005-12-28 2007-07-04 三洋电机株式会社 半导体装置的制造方法
US20070284729A1 (en) * 2006-05-22 2007-12-13 Yong-Chal Kwon Semiconductor structure and method for forming the same

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6809421B1 (en) * 1996-12-02 2004-10-26 Kabushiki Kaisha Toshiba Multichip semiconductor device, chip therefor and method of formation thereof
JP4304905B2 (ja) 2002-03-13 2009-07-29 セイコーエプソン株式会社 半導体装置の製造方法
JP3990347B2 (ja) * 2003-12-04 2007-10-10 ローム株式会社 半導体チップおよびその製造方法、ならびに半導体装置
US7199050B2 (en) * 2004-08-24 2007-04-03 Micron Technology, Inc. Pass through via technology for use during the manufacture of a semiconductor device
US7300857B2 (en) * 2004-09-02 2007-11-27 Micron Technology, Inc. Through-wafer interconnects for photoimager and memory wafers
TWI324800B (en) 2005-12-28 2010-05-11 Sanyo Electric Co Method for manufacturing semiconductor device
JP2007318143A (ja) 2006-05-22 2007-12-06 Samsung Electronics Co Ltd 半導体構造体及びその製造方法
US7704874B1 (en) * 2006-10-02 2010-04-27 Newport Fab, Llc Method for fabricating a frontside through-wafer via in a processed wafer and related structure

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
GB2285174A (en) * 1993-12-27 1995-06-28 Mitsubishi Electric Corp Via-hole and production method of via-hole
EP1274126A2 (en) * 2001-07-05 2003-01-08 Sumitomo Electric Industries, Ltd. Circuit board, method for manufacturing same, and high-output module
EP1482552A2 (en) * 2003-05-26 2004-12-01 Sanyo Electric Co., Ltd. Semiconductor device and manufacturing method thereof
JP2006066796A (ja) * 2004-08-30 2006-03-09 Seiko Epson Corp 強誘電体メモリ及びその製造方法
US20070029654A1 (en) * 2005-08-01 2007-02-08 Shinko Electric Industries Co., Ltd. Electronic parts packaging structure and method of manufacturing the same
CN1992151A (zh) * 2005-12-28 2007-07-04 三洋电机株式会社 半导体装置的制造方法
US20070284729A1 (en) * 2006-05-22 2007-12-13 Yong-Chal Kwon Semiconductor structure and method for forming the same

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104600024A (zh) * 2013-10-30 2015-05-06 拉碧斯半导体株式会社 半导体装置及其制造方法
CN104600024B (zh) * 2013-10-30 2019-12-24 拉碧斯半导体株式会社 半导体装置及其制造方法

Also Published As

Publication number Publication date
US20120115323A1 (en) 2012-05-10
JPWO2011111308A1 (ja) 2013-06-27
JP5385452B2 (ja) 2014-01-08
EP2546868A4 (en) 2014-04-09
EP2546868A1 (en) 2013-01-16
US8349736B2 (en) 2013-01-08
CN102473639B (zh) 2017-09-15
EP2546868B1 (en) 2020-01-08
WO2011111308A1 (ja) 2011-09-15

Similar Documents

Publication Publication Date Title
CN102473639A (zh) 半导体装置的制造方法及半导体装置
TWI601250B (zh) 用於製造半導體封裝元件之半導體結構及其製造方法
CN101690434B (zh) 元器件内置基板的制造方法
TWI413188B (zh) 導線結構及其形成方法
KR20180090200A (ko) 혹독한 매체 적용에 있어서의 본드 패드 보호
CN104219876A (zh) 电路板及其制作方法
CN105228362A (zh) 印制电路板及其制造方法
TWI620300B (zh) 晶片封裝結構及其製造方法
CN102234096B (zh) 半导体结构体及半导体结构体的制造方法
JP2008258511A (ja) 半導体装置及び半導体装置の製造方法
JP2013106015A (ja) 半導体装置、及びその製造方法
JP2007234889A (ja) 配線の形成方法
JP2007042977A (ja) 半導体装置
US20030164303A1 (en) Method of metal electro-plating for IC package substrate
JP2006173525A (ja) 半導体装置
TW201740777A (zh) 線路基板及其製作方法
JP2007311456A (ja) 接合基材の製造方法
CN100527403C (zh) 一种晶片金属引线及其制作方法
TWI577248B (zh) 線路載板及其製作方法
JP2007115853A (ja) 半導体装置及びその製造方法
JP5382889B2 (ja) パッケージ構造の製造方法
US20230326882A1 (en) Semiconductor structure and manufacturing method thereof
US20240105580A1 (en) Surface finish with metal dome
JP6621679B2 (ja) オーディオ信号処理装置およびオーディオ信号処理装置の製造方法
JP2017034192A (ja) 半導体装置とその製造方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
ASS Succession or assignment of patent right

Owner name: EVAN SASS CORPORATION

Free format text: FORMER OWNER: MATSUSHITA ELECTRIC INDUSTRIAL CO, LTD.

Effective date: 20141118

C41 Transfer of patent application or patent right or utility model
TA01 Transfer of patent application right

Effective date of registration: 20141118

Address after: American California

Applicant after: Vertical Circuits, Inc.

Address before: Osaka Japan

Applicant before: Matsushita Electric Industrial Co., Ltd.

GR01 Patent grant
GR01 Patent grant