JP5541233B2 - 半導体チップの製造方法 - Google Patents
半導体チップの製造方法 Download PDFInfo
- Publication number
- JP5541233B2 JP5541233B2 JP2011125950A JP2011125950A JP5541233B2 JP 5541233 B2 JP5541233 B2 JP 5541233B2 JP 2011125950 A JP2011125950 A JP 2011125950A JP 2011125950 A JP2011125950 A JP 2011125950A JP 5541233 B2 JP5541233 B2 JP 5541233B2
- Authority
- JP
- Japan
- Prior art keywords
- electrode
- semiconductor chip
- hole
- preliminary
- resin
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W20/00—Interconnections in chips, wafers or substrates
- H10W20/01—Manufacture or treatment
- H10W20/021—Manufacture or treatment of interconnections within wafers or substrates
- H10W20/023—Manufacture or treatment of interconnections within wafers or substrates the interconnections being through-semiconductor vias
- H10W20/0265—Manufacture or treatment of interconnections within wafers or substrates the interconnections being through-semiconductor vias characterised by the sidewall insulation
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W72/00—Interconnections or connectors in packages
- H10W72/01—Manufacture or treatment
- H10W72/012—Manufacture or treatment of bump connectors, dummy bumps or thermal bumps
Landscapes
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Description
以下、本発明の実施の形態について図面を参照して詳細に説明する。始めに、図1を参照して、本発明の第1の実施の形態に係る半導体チップの構成について説明する。図1は、本実施の形態に係る半導体チップの断面図である。図1に示したように、本実施の形態に係る半導体チップ1は、ほぼ直方体形状の半導体チップ本体2を備えている。半導体チップ本体2は、互いに反対側を向いた第1の面2aおよび第2の面2bと、第1の面2aと第2の面2bを接続する4つの側面とを有している。第1の面2aと第2の面2bは平行である。図1には、4つの側面のうち、互いに反対側を向いた2つの側面2c,2dを示している。半導体チップ本体2の厚み(第1の面2aと第2の面2bの間の距離)は、例えば、100〜625μmの範囲内である。
次に、図7を参照して、本発明の第2の実施の形態について説明する。図7は、本実施の形態に係る半導体チップ1の製造方法における予備絶縁部105を形成する工程を示す説明図である。本実施の形態に係る半導体チップ1の構成は、第1の実施の形態と同じである。本実施の形態に係る半導体チップ1の製造方法では、図7に示したラミネータ300を用いて、予備絶縁部105を形成する。
次に、本発明の第3の実施の形態について説明する。始めに、図8および図9を参照して、本実施の形態に係る半導体チップ31の構成について説明する。図8は、半導体チップ31の断面図である。図9は、図8における電極と絶縁部を示す斜視図である。図8および図9に示したように、本実施の形態に係る半導体チップ31では、絶縁部5、電極7および充填部8は、半導体チップ本体2を貫通していると共に、半導体チップ本体2の側面2dに露出している。なお、図8は充填部8を含む断面を示しているため、図8に示した断面では、絶縁部5および電極7が側面2dに露出していない。しかし、図9に示したように、側面2dでは、充填部8の両側の位置で、絶縁部5および電極7が側面2dに露出している。
次に、本発明の第4の実施の形態について説明する。始めに、図11および図12を参照して、本実施の形態に係る半導体チップ41の構成について説明する。図11は、半導体チップ41の断面図である。図12は、図11における電極と絶縁部を示す斜視図である。図11に示したように、本実施の形態に係る半導体チップ41は、少なくとも第1および第2の組の電極収容部4、絶縁部5、貫通部60、電極7および充填部8を備えている。第1の組における絶縁部5、電極7および充填部8は、半導体チップ本体2の側面2cの近傍に位置し、半導体チップ本体2を貫通していると共に、側面2cに露出している。第2の組における絶縁部5、電極7および充填部8は、半導体チップ本体2の側面2dの近傍に位置し、半導体チップ本体2を貫通していると共に、側面2dに露出している。なお、図11は充填部8を含む断面を示しているため、図11に示した断面では、第1の組の絶縁部5および電極7は側面2cに露出しておらず、第2の組の絶縁部5および電極7は2dに露出していない。しかし、図12に示したように、側面2cまたは2dでは、充填部8の両側の位置で、絶縁部5および電極7が側面2cまたは2dに露出している。
Claims (7)
- 互いに反対側を向いた第1の面および第2の面と、前記第1の面と第2の面を接続する側面とを有する半導体チップ本体と、
前記半導体チップ本体を貫通する電極収容部と、
前記半導体チップ本体を貫通するように、少なくとも一部が前記電極収容部内に収容された電極と、
前記電極収容部内において、前記電極と前記半導体チップ本体との間に介在する絶縁部とを備え、
前記電極収容部は、前記絶縁部に接する壁面を有し、この壁面は、前記第1の面に垂直な方向に対して傾いており、
前記電極と前記絶縁部の界面が前記第1の面に垂直な方向に対してなす角度は、前記壁面が前記第1の面に垂直な方向に対してなす角度よりも小さい半導体チップを製造する方法であって、
前記半導体チップ本体の第1および第2の面に対応する第1および第2の面を有し、後に前記半導体チップ本体となる半導体基板に対して、前記電極収容部に対応する第1の貫通孔を形成する工程と、
前記第1の貫通孔内に絶縁材料を充填して、前記絶縁部に対応する予備絶縁部を形成する工程と、
前記予備絶縁部を貫通するように第2の貫通孔を形成する工程と、
前記第2の貫通孔内に、前記電極に対応する予備電極を形成する工程とを備え、
前記第1の貫通孔は、前記半導体基板の第1の面において開口する第1の開口部と、前記半導体基板の第2の面において開口する第2の開口部とを有し、
前記第2の開口部の面積は、前記第1の開口部の面積よりも大きく、
前記半導体基板の第1の面に平行な前記第1の貫通孔の断面の面積は、前記第2の開口部に近づくに従って大きくなっており、
前記予備絶縁部を形成する工程は、前記第1の開口部を塞ぐ半導体チップの構成要素が存在しない状態で、前記第2の開口部側から、前記第1の貫通孔内に前記絶縁材料を充填し、
前記第2の貫通孔の壁面が前記半導体基板の第1の面に垂直な方向に対してなす角度は、前記第1の貫通孔の壁面が前記半導体基板の第1の面に垂直な方向に対してなす角度よりも小さいことを特徴とする半導体チップの製造方法。 - 前記予備絶縁部を形成する工程は、前記半導体基板の第2の面に接するように、加熱されることによって軟化する樹脂フィルムを配置する工程と、前記樹脂フィルムを加熱し軟化させて、前記樹脂フィルムを構成する樹脂を、前記絶縁材料として前記第1の貫通孔内に充填する工程とを含むことを特徴とする請求項1記載の半導体チップの製造方法。
- 前記樹脂を充填する工程では、加熱された前記樹脂フィルムを前記第1の貫通孔に向けて加圧することを特徴とする請求項2記載の半導体チップの製造方法。
- 前記樹脂を充填する工程では、前記第1の貫通孔内を減圧することを特徴とする請求項2または3記載の半導体チップの製造方法。
- 前記樹脂フィルムは、軟化する第1の温度よりも高い第2の温度で加熱されることによって硬化する熱硬化性樹脂によって構成され、
前記樹脂を充填する工程では、前記第1の温度で前記樹脂フィルムを加熱し、
前記予備絶縁部を形成する工程は、更に、前記樹脂を充填する工程の後で、前記樹脂を前記第2の温度で加熱して硬化させる工程を含むことを特徴とする請求項2ないし4のいずれかに記載の半導体チップの製造方法。 - 前記電極は、前記側面に露出していないことを特徴とする請求項1ないし5のいずれかに記載の半導体チップの製造方法。
- 更に、前記予備電極を形成する工程の後で、前記半導体基板を切断して、前記半導体チップの前記側面を形成する工程を含み、
前記側面を形成する工程では、前記予備絶縁部と予備電極が切断され、切断後の前記予備絶縁部によって、前記側面に露出した前記絶縁部が形成され、切断後の前記予備電極によって、前記側面に露出した前記電極が形成されることを特徴とする請求項1ないし5のいずれかに記載の半導体チップの製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2011125950A JP5541233B2 (ja) | 2011-06-06 | 2011-06-06 | 半導体チップの製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2011125950A JP5541233B2 (ja) | 2011-06-06 | 2011-06-06 | 半導体チップの製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2012253254A JP2012253254A (ja) | 2012-12-20 |
| JP5541233B2 true JP5541233B2 (ja) | 2014-07-09 |
Family
ID=47525787
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2011125950A Expired - Fee Related JP5541233B2 (ja) | 2011-06-06 | 2011-06-06 | 半導体チップの製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP5541233B2 (ja) |
Family Cites Families (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2002324974A (ja) * | 2001-04-24 | 2002-11-08 | Sony Corp | 多層プリント配線基板及び多層プリント配線基板の製造方法 |
| JP2004273561A (ja) * | 2003-03-05 | 2004-09-30 | Sanyo Electric Co Ltd | 半導体装置及びその製造方法 |
| JP5042501B2 (ja) * | 2006-01-19 | 2012-10-03 | 株式会社フジクラ | 半導体装置の製造方法 |
| JP2008135763A (ja) * | 2007-12-20 | 2008-06-12 | Seiko Epson Corp | 半導体モジュール、電子機器および半導体モジュールの製造方法 |
| JP5600919B2 (ja) * | 2009-10-06 | 2014-10-08 | セイコーエプソン株式会社 | 半導体装置 |
| US8349736B2 (en) * | 2010-03-09 | 2013-01-08 | Panasonic Corporation | Semiconductor device manufacturing method and semiconductor device |
| US8796135B2 (en) * | 2010-07-23 | 2014-08-05 | Tessera, Inc. | Microelectronic elements with rear contacts connected with via first or via middle structures |
| US8847380B2 (en) * | 2010-09-17 | 2014-09-30 | Tessera, Inc. | Staged via formation from both sides of chip |
-
2011
- 2011-06-06 JP JP2011125950A patent/JP5541233B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JP2012253254A (ja) | 2012-12-20 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP6263573B2 (ja) | 積層電子デバイスとその製造方法 | |
| TWI553792B (zh) | 封裝結構及其製作方法 | |
| US9343498B2 (en) | Semiconductor device, imaging device and semiconductor device manufacturing method | |
| US8441808B2 (en) | Interposer with microspring contacts | |
| KR101476947B1 (ko) | 상호연결층 스택에 라미네이트된 액정 폴리머 솔더 마스크를 갖는 전자 디바이스 제조 방법 및 관련된 디바이스 | |
| JP2007059452A (ja) | インターポーザ及びその製造方法ならびに電子装置 | |
| JP5610105B1 (ja) | 電子部品内蔵モジュール | |
| CN107818922B (zh) | 制造半导体封装的方法 | |
| JP5663607B2 (ja) | 半導体装置 | |
| JP6656836B2 (ja) | 実装構造体及びその製造方法 | |
| JP6678196B2 (ja) | 半導体装置及び配線構造体の製造方法 | |
| JP2012221989A (ja) | 半導体装置製造装置、及び半導体装置の製造方法 | |
| TW201640976A (zh) | 堆疊電子裝置及其製造方法 | |
| TWI572258B (zh) | 內埋式元件封裝結構的製作方法 | |
| CN102254858B (zh) | 用于制造半导体器件的方法和包括具有通孔的芯片的半导体器件 | |
| JP5541233B2 (ja) | 半導体チップの製造方法 | |
| CN105023915B (zh) | 堆栈式封装件的制法 | |
| CN102693923A (zh) | 半导体器件晶片的接合方法 | |
| CN105655258A (zh) | 嵌入式元件封装结构的制作方法 | |
| US20140144575A1 (en) | Insulating layer conduction method | |
| KR101507228B1 (ko) | 반도체 디바이스의 제조 방법 및 이에 따른 반도체 디바이스 | |
| JP6034664B2 (ja) | 半導体装置、半導体積層モジュール構造、積層モジュール構造、及びこれらの製造方法 | |
| TWI514531B (zh) | 半導體結構及其製法 | |
| CN119627022A (zh) | 封装结构及其制法 | |
| KR20140088756A (ko) | 고집적의 다층 인터포저 및 그 제조방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20130110 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20140116 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20140121 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20140314 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20140408 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20140421 |
|
| R150 | Certificate of patent or registration of utility model |
Ref document number: 5541233 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| LAPS | Cancellation because of no payment of annual fees |