CN100477122C - 高压器件的场平板结构及其制造方法 - Google Patents

Abstract

一种高压器件的场平板结构及其制造方法，适用于基底中的漂移区上，而漂移区上有隔离结构。此方法是先在基底上方，形成第一介电层。接着，在第一介电层上，形成第一图案化导电层，其中第一图案化导电层位于隔离结构上方，且裸露出部分第一介电层的表面。然后，移除第一介电层的裸露的部分，直到裸露出隔离结构的表面，以形成多个垂直鳍状介电底层。在基底上方，形成第二图案化导电层，其中第二图案化导电层由第一图案化导电层的顶部向下延伸并覆盖每一所述垂直鳍状介电底层的侧壁以及垂直鳍状介电底层之间所裸露的部分隔离结构，而第二图案化导电层与第一图案化导电层相互绝缘隔离。此方法可以避免基底受蚀刻破坏，且提高高压器件的击穿电压。

Description

高压器件的场平板结构及其制造方法

技术领域

本发明涉及一种半导体器件与其制造方法，且特别涉及一种高压器件的场平板结构与其制造方法。

背景技术

当半导体器件尺寸日益缩小时，随之缩短的沟道长度会使得晶体管的操作速度变快。但因沟道缩短而衍生的短沟道效应(Short Channel Effect)亦相对日益严重。根据电场＝电压/长度的公式可以得知，若施加的电压不变，而晶体管的沟道长度缩短，沟道的电场强度将因而增加，而使沟道内的电子的能量受此电场的加速而提升，进而增加电击穿(Electrical Breakdown)的现象。况且，当集成电路器件的集成度越来越增加时，对于高压器件而言，还须顾虑器件的效能。所以，在形成高压器件的同时，必须特别配置高压器件的构件，以增加高压器件的耐高压性。

在公知技术中，形成高压器件时，会先在基底中形成一隔离结构。接着，在基底上沉积一层介电层，再移除基底上以及部分隔离结构上的介电层，遗留下隔离结构上的图案化介电层。然后，在基底上沉积一层导电层，再图案化此导电层。然而，在图案化导电层的步骤中，蚀刻移除基底上的导电层时，会造成基底一并被蚀刻，使基底表面产生针孔(pinhole)。这是因为导电层与基底的材料都是以硅为主，所以在进行蚀刻工艺时，会没有蚀刻选择性的差别，因而破坏基底表面。如此一来，将使后续形成的器件的电性表现不稳定，降低器件的可靠性。

发明内容

本发明的目的就是提供一种高压器件的场平板的制造方法，可以避免破坏基底表面。

本发明的另一目的是提供一种高压器件，可以干扰横向电场，以提高击穿电压。

本发明提出一种高压器件的场平板的制造方法，适用于基底中的漂移区上，其中漂移区上有隔离结构。此方法包括先在基底上方，形成第一介电层。接着，在第一介电层上，形成第一图案化导电层，其中第一图案化导电层位于隔离结构上方，且裸露出部分第一介电层的表面。然后，移除第一介电层的裸露的部分，直到裸露出隔离结构的表面，以形成多个垂直鳍状介电底层。在基底上方，形成第二图案化导电层，其中第二图案化导电层由第一图案化导电层的顶部向下延伸并覆盖每一所述垂直鳍状介电底层的侧壁以及垂直鳍状介电底层之间所裸露的部分隔离结构，而第二图案化导电层与第一图案化导电层相互绝缘隔离。

依照本发明的一实施例所述，上述的高压器件的场平板的制造方法中，隔离结构与位于隔离结构上方的第一介电层的总厚度为13000～30000埃。

依照本发明的一实施例所述，上述的高压器件的场平板的制造方法中，隔离结构的厚度为8000～12000埃。

依照本发明的一实施例所述，上述的高压器件的场平板的制造方法中，第一介电层的材料包括氧化硅与氮化硅。

依照本发明的一实施例所述，上述的场平板的制造方法中，第一图案化导电层的材料包括多晶硅。

依照本发明的一实施例所述，上述的场平板的制造方法中，形成第一图案化导电层的方法包括先在基底上方形成导电材料层。再以介电层为蚀刻终止层，图案化导电材料层，以形成第一图案化导电层。

依照本发明的一实施例所述，上述的高压器件的场平板的制造方法中，第二图案化导电层的材料包括多晶硅。

依照本发明的一实施例所述，上述的高压器件的场平板的制造方法中，在形成第二图案化导电层的步骤前，还包括于第一图案化导电层的上表面上，形成覆盖第一图案化导电层的第二介电层。其中，第二介电层位于第一图案化导电层与第二图案化导电层之间。

依照本发明的一实施例所述，上述的高压器件的场平板的制造方法中，第二图案化导电层裸露第一图案化导电层的上表面上方的部分是第二介电层。

依照本发明的一实施例所述，上述的高压器件的场平板的制造方法中，形成第二介电层的方法包括进行氧化工艺，以在第一图案化导电层的上表面上形成牺牲氧化层。

依照本发明的一实施例所述，上述的高压器件的场平板的制造方法中，隔离结构包括场氧化层。

本发明提出一种高压器件，位于基底上，基底中有漂移区与位于漂移区上的隔离结构。高压器件包括一位于隔离结构上的场平板结构。其中，场平板结构由多个垂直鳍状单元所组成，而每一个垂直鳍状单元包括垂直鳍状介电底层、第一导电层以及第二导电层。其中，相邻两个垂直鳍状单元的垂直鳍状介电底层之间，裸露出隔离结构的表面。而第一导电层位于垂直鳍状介电底层上。另外，第二导电层覆盖部分第一导电层，且覆盖垂直鳍状介电底层之间所裸露的隔离结构的表面。第二导电层与第一导电层相互绝缘隔离。

依照本发明的一实施例所述，上述的高压器件中，每一个垂直鳍状介电底层与隔离结构的总厚度为13000～30000埃。

依照本发明的一实施例所述，上述的高压器件中，隔离结构的厚度为8000～12000埃。

依照本发明的一实施例所述，上述的高压器件中，垂直鳍状介电底层的材料包括氧化硅与氮化硅。

依照本发明的一实施例所述，上述的高压器件中，第一导电层的材料包括多晶硅。

依照本发明的一实施例所述，上述的高压器件中，第二导电层的材料包括多晶硅。

依照本发明的一实施例所述，上述的高压器件中，垂直鳍状单元还包括牺牲氧化层，牺牲氧化层覆盖第一导电层，并介于第一导电层与第二导电层之间。

依照本发明的一实施例所述，上述的高压器件中，每一个垂直鳍状单元的第一导电层与第二导电层交错放置。

依照本发明的一实施例所述，上述的高压器件，还包括源极区、漏极区、沟道区以及栅极。源极区与漏极区皆位于基底中，而隔离结构位于源极区与漏极区之间的基底上。沟道区位于源极区与漂移区之间的基底中。另外，栅极位于基底上方且相邻源极区，其中栅极是第二导电层的延伸部分，因此栅极覆盖部分隔离结构。

本发明所采用的高压器件的场平板的制造方法，使基底表面不因蚀刻侵蚀而产生真空。而且在此高压器件的场平板中，隔离结构与垂直鳍状介电底层的总厚度提高，所以可以扰乱垂直电场。另外，第二图案化导电层可以干扰横向电场，进而提高高压器件的击穿电压以及减少漏电流。

为让本发明的上述和其他目的、特征和优点能更明显易懂，下文特举一实施例，并配合附图，作详细说明如下。

附图说明

图1A至图1D为本发明的一实施例的高压器件的场平板的制造流程剖面图。

图2为本发明的另一实施例的高压器件的结构剖面图。

附图标记说明

100、200：基底

110、202：漂移区

112、208：漏极区

114、210：沟道区

116、206：源极区

120、204：隔离结构

130、144、216：介电层

132、212：垂直鳍状介电底层

140：导电材料层

142、150：图案化导电层

152、222：栅极

160、220：垂直鳍状单元

162、224：场平板

164、230：高压器件

214、218：导电层

具体实施方式

图1A至图1D为本发明的一实施例的高压器件的场平板的制造流程剖面图。此高压器件的场平板适用于基底中的漂移区上。

首先，请参照图1A。提供基底100，基底100有漂移区110、隔离结构120、漏极区112、沟道区114以及源极区116。其中，隔离结构120位于漂移区110之上，隔离结构120例如是场氧化层。源极区116、漏极区112分别位于隔离结构120两侧的基底100中。而沟道区114则位于源极区116与漂移区110之间的基底100中。接着，在基底100上方，形成介电层130。介电层130的材料例如是氧化硅与氮化硅，而其形成方法例如是化学气相沉积法或其他合适的方法。然后，在介电层130上，形成导电材料层140。导电材料层140的材料例如是多晶硅，而其形成方法例如是化学气相沉积法或其他合适的方法。

在本实施例中，隔离结构120的厚度约为8000～12000埃。而隔离结构120与位于隔离结构120上方的介电层130的总厚度约为13000～30000埃。隔离结构120加上介电层130拥有较厚的厚度，因此可以扰乱垂直电场，进而降低电击穿提早发生的可能性。

接下来，请参照图1B。将导电材料层140图案化，以形成图案化导电层142。此图案化导电层142位于隔离结构120的上方，且裸露出部分介电层130的表面。图案化导电材料层140的方法例如是以介电层130为蚀刻终止层，对导电材料层140进行蚀刻工艺。其中，以介电层130为蚀刻终止层来形成图案化导电层142，介电层130覆盖于基底100之上，可以保护基底100表面不受蚀刻侵蚀而产生真空。

随后，请参照图1C。移除裸露的部分介电层130，直到裸露出隔离结构120的表面，以形成多个垂直鳍状介电底层132。介电层130的移除方法例如是湿式蚀刻法或干式蚀刻法，其所使用的蚀刻剂对介电层130相对于对基底100(即Si)具有较高的蚀刻选择比。因此在蚀刻介电层130时，也不会伤害基底100的表面。然后，请继续参照图1C。在图案化导电层142的上表面上，形成介电层144，并覆盖图案化导电层142。介电层144的形成方法例如是进行热氧化工艺，以将图案化导电层142的上表面转换成牺牲氧化层。

接着，请参照图1D。在基底100上方，形成图案化导电层150。图案化导电层150的形成方法例如是先在基底100上形成一层导电材料层(未绘示)。导电材料层的材料例如是多晶硅，而形成方法例如是化学气相沉积法或其他合适的方法。接着再将导电材料层图案化。其中，图案化导电层150由图案化导电层142的顶部向下延伸，并覆盖每一个垂直鳍状介电底层132的侧壁，以及相邻两个垂直鳍状介电底层132之间所裸露的部分隔离结构120。值得一提的是，因为图案化导电层150覆盖裸露的隔离结构120，产生遮蔽效应，进而干扰器件的横向电场，而提高了击穿电压以及减少漏电流。

请继续参照图1D。介电层144位于图案化导电层142与图案化导电层150之间。因此，图案化导电层150与图案化导电层142相互绝缘隔离。图案化导电层150的材料例如是多晶硅。另外，图案化导电层150裸露图案化导电层142的上表面上方的部分介电层144，而使图案化导电层150与图案化导电层142成交错排列。

上述的垂直鳍状介电底层132、图案化导电层142、介电层144以及图案化导电层150组成垂直鳍状单元160。而多个垂直鳍状单元160组成一个场平板结构162。场平板结构162为高压器件中的构件。

另外，栅极152位于基底100上方，且相邻源极区116，其中栅极152是导电层150的延伸部分，因此栅极152覆盖部分隔离结构120。而场平板结构162、源极区116、漏极区112、沟道区114以及栅极152组成一个高压器件164。

本实施例中所述的发明方法，不仅不会破坏基底表面，而且可以提高高压器件的击穿电压，以及降低漏电流。

图2为本发明的另一实施例的高压器件的结构剖面图。

请参照图2。基底200中有漂移区202，以及位于漂移区202上的隔离结构204。源极区206、漏极区208位于基底200中，隔离结构204则位于源极区206与漏极区208之间的基底200上。而沟道区210位于源极区206与漂移区202之间的基底200中。

隔离结构204上有多个垂直鳍状单元220。而多个垂直鳍状单元220组成一个场平板结构224。每一个垂直鳍状单元220包括垂直鳍状介电底层212、导电层214、牺牲氧化层216以及导电层218。

垂直鳍状介电底层212位于隔离结构204上，其材料例如是氧化硅与氮化硅。相邻两个垂直鳍状介电底层212之间，裸露出隔离结构204的表面。隔离结构204的厚度约为8000～12000埃。而每一个垂直鳍状介电底层212与隔离结构204的总厚度约为13000～30000埃。隔离结构204加上介电层212拥有较厚的厚度，因此可以降低垂直电场对高压器件的影响，进而降低电击穿提早发生的可能性。

导电层214位于垂直鳍状介电底层212上。而导电层218覆盖部分导电层214，且覆盖垂直鳍状介电底层212之间裸露的隔离结构204的表面。其中，导电层214与导电层218的材料例如是多晶硅。每一垂直鳍状单元220的导电层214与导电层218交错放置。而牺牲氧化层216覆盖导电层214，且介于导电层214与导电层218之间，因此导电层218与导电层214相互绝缘隔离。

值得一提的是，因为导电层218覆盖裸露的隔离结构204，产生遮蔽效应，进而干扰器件的横向电场，而提高了击穿电压以及减少漏电流。

另外，栅极222位于基底200上方，且相邻源极区206，其中栅极222是导电层218的延伸部分，因此栅极222覆盖部分隔离结构204。而场平板结构224、源极区206、漏极区208、沟道区210以及栅极222组成一个高压器件230。

综上所述，本发明至少具有下列优点：

1、形成图案化导电层142时，介电层130覆盖于基底之上，因此以介电层130为蚀刻终止层，可以保护基底表面不受蚀刻侵蚀而产生真空。

2、隔离结构加上垂直鳍状介电底层的厚度足够厚，因此可以降低垂直电场对高压器件的影响，进而降低漏电流。

3、图案化导电层150可以干扰横向电场，进而提高击穿电压以及减少漏电流。

虽然本发明已以优选实施例揭露如上，然其并非用以限定本发明，任何本领域的普通技术人员，在不脱离本发明的精神和范围内，当可作些许的更动与润饰，因此本发明的保护范围当视权利要求所界定的为准。

Claims (20)

1.一种高压器件的场平板的制造方法，适用于基底中的漂移区上，其中所述漂移区上有一隔离结构，所述方法包括：

在所述基底上方，形成第一介电层；

在所述第一介电层上，形成第一图案化导电层，其中所述第一图案化导电层位于所述隔离结构上方并裸露出部分所述第一介电层的表面；

移除所述第一介电层的裸露的部分，直到裸露出所述隔离结构的表面以形成多个垂直鳍状介电底层；以及

在所述基底上方，形成第二图案化导电层，其中所述第二图案化导电层由所述第一图案化导电层的顶部向下延伸并覆盖每一所述垂直鳍状介电底层的侧壁以及所述垂直鳍状介电底层之间所裸露的部分所述隔离结构，而所述第二图案化导电层与所述第一图案化导电层相互绝缘隔离。

2.如权利要求1所述的高压器件的场平板的制造方法，其中所述隔离结构与位于所述隔离结构上方的所述第一介电层的总厚度为13000～30000埃。

3.如权利要求2所述的高压器件的场平板的制造方法，其中所述隔离结构的厚度为8000～12000埃。

4.如权利要求1所述的高压器件的场平板的制造方法，其中所述第一介电层的材料包括氧化硅与氮化硅。

5.如权利要求1所述的高压器件的场平板的制造方法，其中所述第一图案化导电层的材料包括多晶硅。

6.如权利要求1所述的高压器件的场平板的制造方法，其中形成所述第一图案化导电层的方法包括：

在所述基底上方形成导电材料层；以及

以所述介电层为蚀刻终止层，图案化所述导电材料层以形成所述第一图案化导电层。

7.如权利要求1所述的高压器件的场平板的制造方法，其中所述第二图案化导电层的材料包括多晶硅。

8.如权利要求1所述的高压器件的场平板的制造方法，其中在形成所述第二图案化导电层的步骤前，还包括在所述第一图案化导电层的上表面上，形成覆盖所述第一图案化导电层的第二介电层，其中所述第二介电层位于所述第一图案化导电层与所述第二图案化导电层之间。

9.如权利要求8所述的高压器件的场平板的制造方法，其中所述第二图案化导电层裸露所述第一图案化导电层的上表面上方的部分是所述第二介电层。

10.如权利要求8所述的高压器件的场平板的制造方法，其中形成所述第二介电层的方法包括进行氧化工艺以在所述第一图案化导电层的上表面上形成牺牲氧化层。

11.如权利要求1所述的高压器件的场平板的制造方法，其中所述隔离结构包括场氧化层。

12.一种高压器件，位于基底上，其中所述基底中有漂移区与位于所述漂移区上的隔离结构，所述高压器件包括：

位于所述隔离结构上的场平板结构，其中所述场平板结构由多个垂直鳍状单元所组成，而每一所述垂直鳍状单元包括：

垂直鳍状介电底层，其中所述垂直鳍状单元的垂直鳍状介电底层之间裸露出所述隔离结构的表面；

第一导电层，位于所述垂直鳍状介电底层上；以及

第二导电层，覆盖部分的所述第一导电层且覆盖所述垂直鳍状介电底层之间所裸露的所述隔离结构的表面，

其中所述第二导电层与所述第一导电层相互绝缘隔离。

13.如权利要求12所述的高压器件，其中所述每一垂直鳍状介电底层与所述隔离结构的总厚度为13000～30000埃。

14.如权利要求12所述的高压器件，其中所述隔离结构的厚度为8000～12000埃。

15.如权利要求12所述的高压器件，其中每一所述垂直鳍状介电底层的材料包括氧化硅与氮化硅。

16.如权利要求12所述的高压器件，其中所述第一导电层的材料包括多晶硅。

17.如权利要求12所述的高压器件，其中所述第二导电层的材料包括多晶硅。

18.如权利要求12所述的高压器件，其中每一所述垂直鳍状单元还包括覆盖所述第一导电层的牺牲氧化层，并介于所述第一导电层与所述第二导电层之间。

19.如权利要求12所述的高压器件，其中每一所述垂直鳍状单元的所述第一导电层与所述第二导电层交错放置。

20.如权利要求12所述的高压器件，还包括：

位于所述基底中的源极区；

位于所述基底中的漏极区，其中所述隔离结构位于所述源极区与所述漏极区之间的基底上；

沟道区，位于所述源极区与所述漂移区之间的所述基底中；以及

位于所述基底上方且相邻所述源极区的栅极，其中所述栅极是所述第二导电层的延伸部分，因此所述栅极覆盖部分所述隔离结构。

Images