JP6331552B2 - Ｍｅｍｓデバイス及びその製造方法 - Google Patents

Description

本発明は、レゾネーター、センサー、アクチュエーター等の機能素子、及び／又は、電子回路を１つの基板に集積化したＭＥＭＳ（Micro Electro Mechanical Systems）デバイス、及び、そのようなＭＥＭＳデバイスの製造方法等に関する。

例えば、機能素子として静電容量タイプのレゾネーターを備えるＭＥＭＳデバイスにおいて、レゾネーターは、基板に形成されたキャビティー内に真空状態で密閉される。また、真空密閉を必要としない機能素子であっても、塵埃や水分等の影響を防止するために、キャビティー内に密閉される。

そのようなＭＥＭＳデバイスにおいてキャビティーを形成するためには、例えば、機能素子が設けられたキャビティー内に犠牲膜が形成され、開口（リリースホール）が形成されたポリシリコンの蓋部でキャビティーを覆った後に、リリースエッチングによって犠牲膜が除去される。さらに、リリースホールを封止するために、封止材を用いて、蓋部上にスパッターによって封止部が形成される。

しかしながら、ポリシリコンの機械的強度（ヤング率等）は低いので、蓋部上にスパッターによって封止部を形成する工程において、ポリシリコンで形成された蓋部が変形し易い。一方、ポリシリコンを厚く形成すれば、蓋部の強度は向上するが、蓋部に微細なリリースホールを形成することが困難になるという問題がある。さらに、蓋部及び封止部上に絶縁膜を形成して絶縁膜を平坦化する工程等において、蓋部及び封止部の機械的強度が高いことが望まれる。

関連する技術として、特許文献１には、基板上にＭＥＭＳ構造体（機能素子）を収容するキャビティーが形成されるＭＥＭＳデバイスの製造方法が開示されている。この製造方法は、基板上に、ＭＥＭＳ構造体と、ＭＥＭＳ構造体の周囲に外部に開口した空洞部を有する被覆構造とを形成する基板上構造形成工程と、外部よりＭＥＭＳ構造体の周囲にエッチングガスを供給してＭＥＭＳ構造体の表面エッチングを気相で行う構造体エッチング工程とを具備する。ここで、アルミニウム等の配線層の一部が、ＭＥＭＳ構造体の上方を覆う蓋体を構成し、この蓋体には１つ又は複数の開口が設けられて、リリースエッチングが行われる。その後、蓋体上に封止層が形成される。

また、特許文献２には、配線を形成した半導体デバイスと、その半導体デバイス上に一体的に形成されたＭＥＭＳデバイスとからなるＭＥＭＳシステムが開示されている。このＭＥＭＳシステムは、半導体デバイス上に設けられたヒンジ部によって支持された可変ミラーのミラー部を有しており、ミラー部においてミラーベース層の表面に設けられたＡｌ反射層が光を反射するようになっている。ヒンジ部を設けるために、半導体デバイス上に犠牲層が形成され、犠牲層の貫通穴及び犠牲層上にポリシリコン膜が形成されてパターニングされる。ヒンジ部の表面にＴｉ等のミラーベース層及びＡｌ反射層がスパッター法等によって形成されてパターニングされた後、犠牲層がエッチングにより除去される。

特開２０１０−１６２６２９号公報（段落０００９、００３３−００３４、００５７、図１） 特開２００６−２４７８１５号公報（段落０００９、００１５、００３６−００５１、図１）

特許文献１においては、アルミニウム等の配線層の一部が単層構造の蓋体を構成するので、蓋体上にスパッターによって封止層を形成する場合には、蓋体の機械的強度が不十分となるおそれがある。また、特許文献２においては、キャビティーを密閉構造にする必要がなく、犠牲層のエッチングは最終段階で行われるので、ミラーベース層及びＡｌ反射層を形成又は加工する際にヒンジ部の機械的強度が問題となることはない。

そこで、上記の点に鑑み、本発明の第１の目的は、キャビティー内に機能素子が設けられたＭＥＭＳデバイスにおいて、キャビティーを覆う蓋部等の機械的強度を向上させることである。また、本発明の第２の目的は、キャビティーを覆う蓋部にリリースホールを形成し易くすることである。

以上の課題を解決するため、本発明の第１の観点に係るＭＥＭＳデバイスは、基板と、
基板の表面に直接又は絶縁膜を介して設けられた機能素子と、基板又は絶縁膜の表面に設
けられ、機能素子の周囲にキャビティーを形成する構造体と、所定の位置に開口が形成さ
れ、機能素子との間に間隙を伴ってキャビティーの一部を覆う第１の層と、第１の層の表
面に設けられ、所定の位置に対応する位置に第１の層の開口の径と同じ径を有する開口が
形成された第２の層と、第２の層の表面において第１の層の開口及び第２の層の開口より
も広い範囲に設けられ、少なくとも第２の層の開口を封止する封止部とを備える。

また、本発明の第１の観点に係るＭＥＭＳデバイスの製造方法は、基板の表面に、機能
素子、及び、機能素子の周囲にキャビティーを形成する構造体を直接又は絶縁膜を介して
形成する工程（ａ）と、キャビティー内に犠牲膜を形成する工程（ｂ）と、キャビティー
を覆う第１の層を形成し、第１の層における所定の位置に開口を形成する工程（ｃ）と、
第１の層の表面に第２の層を形成し、第２の層において所定の位置に対応する位置に第１
の層の開口の径と同じ径を有する開口を形成する工程（ｄ）と、キャビティー内の犠牲膜
をリリースエッチングによって除去する工程（ｅ）と、第２の層の表面において第１の層
の開口及び第２の層の開口よりも広い範囲に、少なくとも第２の層の開口を封止する封止
部を形成する工程（ｆ）とを備える。

本発明の第１の観点によれば、リリースホールが形成されてキャビティーの一部を覆う
蓋部が、第１の層と第２の層との２層構造を含み、第１の層と第２の層とにおいて、対応
する位置に同じ径を有する開口が形成される。従って、蓋部の機械的強度を向上させるこ
とができる。さらに、第１及び第２の層上に封止部が設けられるので、キャビティーを覆
う蓋構造の機械的強度が向上する。

本発明の第２の観点に係るＭＥＭＳデバイスは、基板と、基板の表面に直接又は絶縁膜
を介して設けられた機能素子と、基板又は絶縁膜の表面に設けられ、機能素子の周囲にキ
ャビティーを形成する構造体と、所定の位置に開口が形成され、機能素子との間に間隙を
伴ってキャビティーの一部を覆う第１の層と、第１の層の表面に設けられ、所定の位置に
対応する位置に第１の層の開口の径と同じ径を有する開口が形成された第２の層と、第２
の層の表面に設けられ、所定の位置に対応する位置に、第１の層の開口及び第２の層の開
口よりも大きい開口が形成された第３の層と、第３の層の表面において第３の層の開口よ
りも広い範囲に設けられると共に、第２の層の表面において第１の層の開口及び第２の層
の開口よりも広い範囲に設けられ、少なくとも第３の層の開口を封止する封止部とを備え
る。

本発明の第２の観点によれば、第１の層の開口及び第２の層の開口よりも大きい開口が形成された第３の層を設けることにより、リリースエッチングの妨げとなることなく、リリースホールが形成されてキャビティーの一部を覆う蓋部の機械的強度をさらに向上させることができる。

以上において、第１の層の厚さが、第２の層の厚さよりも薄いことが望ましい。それに
より、第１の層にリリースホールを形成し易くなる。

また、第１の層が、窒化ケイ素（ＳｉＮ）で形成され、第２の層が、ポリシリコンで形成されても良い。窒化ケイ素（ＳｉＮ）で形成される第１の層は、機械的強度及びリリースエッチングに対する耐性が高く、ポリシリコンで形成される第２の層は、エッチングが比較的容易である。従って、蓋部の機械的強度を向上させると共に、蓋部にリリースホールを形成し易くすることができる。さらに、第３の層が、ニ酸化ケイ素（ＳｉＯ_２）で形成されても良い。ニ酸化ケイ素（ＳｉＯ_２）で形成される第３の層は、膜厚を厚くすることが容易である。

本発明の一実施形態に係るＭＥＭＳデバイスの主要部を示す断面図。 リリースホールの周囲における蓋構造の第１の例を示す断面図。 リリースホールの周囲における蓋構造の第２の例を示す図。 本発明の一実施形態に係るＭＥＭＳデバイスの製造工程における断面図。 本発明の一実施形態に係るＭＥＭＳデバイスの製造工程における断面図。

以下、本発明の実施形態について、図面を参照しながら詳細に説明する。なお、同一の構成要素には同一の参照符号を付して、重複する説明を省略する。
本発明の一実施形態に係るＭＥＭＳデバイスは、レゾネーター、センサー、アクチュエーター等の機能素子、及び／又は、電子回路を１つの基板に集積化したデバイスである。

以下においては、一例として、機能素子として静電容量タイプのレゾネーターを備えると共に、半導体回路素子としてＭＯＳ電界効果トランジスターを備えるＭＥＭＳデバイスについて説明する。レゾネーターは、例えば、半導体基板のトレンチ（表面凹部）内に形成されたキャビティー内に密閉される。

図１は、本発明の一実施形態に係るＭＥＭＳデバイスの主要部を示す断面図である。図１に示すように、このＭＥＭＳデバイスにおいては、主面（図中上面）の第１の領域（図中右側）にトレンチが形成されると共に、主面の第２の領域（図中左側）に半導体回路素子の不純物拡散領域が形成された半導体基板１０が用いられる。

レゾネーターは、半導体基板１０のトレンチの底面に絶縁膜２０を介して設けられた下部電極３１、上部電極３２、及び、外部接続電極３３を含み、それらの周囲にキャビティーを形成する構造体として壁部３４が設けられている。例えば、絶縁膜２０は、ニ酸化ケイ素（ＳｉＯ_２）の絶縁膜２１と、窒化ケイ素（ＳｉＮ）の絶縁膜２２とを含んでいる。なお、壁部３４は、半導体基板１０のトレンチの底面に直接設けても良い。また、ガラス、セラミックス、又は、樹脂等の絶縁性の高い基板を用いる場合には、下部電極３１〜外部接続電極３３を、基板上に直接設けても良い。

また、下部電極３１〜壁部３４は、不純物がドープされて導電性を有するポリシリコン等で形成される。レゾネーターの上部電極３２は、カンチレバー（片持ち梁）状の構造体を含み、構造体の一端が固定され、構造体の他端が可動となっている。外部接続電極３３は、下部電極３１に電気的に接続されており、下部電極３１と一体的に構成されても良い。なお、図１においては、上部電極３２に電気的に接続される外部接続電極は図示されていない。

半導体基板１０のトレンチ内において、壁部３４によって囲まれた領域がキャビティーとなる。キャビティー内の空間は、高真空領域とされる。キャビティー内に設けられたレゾネーターにおいて、下部電極３１と上部電極３２との間に交流電圧を印加することにより、静電力によって上部電極３２の機械的振動が励起され、この機械的振動に起因する下部電極３１と上部電極３２との間の静電容量の変化が検出される。

キャビティーは、レゾレーターとの間に間隙を伴って、蓋部５０と封止部６０とによって覆われている。蓋部５０は、開口（リリースホール）５０ａが形成されており、リリースホール５０ａ以外の部分でキャビティーを覆っている。リリースホール５０ａは、キャビティー内に形成された犠牲膜をリリースエッチングによって除去する際に使用される。キャビティー内を減圧状態（真空状態）として、蓋部５０の表面に、アルミニウム（Ａｌ）等の封止材で封止部６０及び中間導電体６１が形成される。

図２は、リリースホールの周囲における蓋構造の第１の例を示す断面図である。蓋部５０は、少なくとも２層構造を有しており、第１の例においては、第１の層として窒化ケイ素（ＳｉＮ）の絶縁膜５１と、第２の層として導電性を有するポリシリコン膜５２とを含んでいる。なお、封止部６０又は中間導電体６１（図１）に接するポリシリコン膜５２の表面に、窒化チタン（ＴｉＮ）又はサリサイド等の膜が設けられても良い。

絶縁膜５１は、所定の位置にリリースホール５１ａが形成されており、レゾレーター（図１）との間に間隙を伴って、リリースホール５０ａ以外の部分でキャビティーを覆っている。ポリシリコン膜５２は、窒化ケイ素（ＳｉＮ）の絶縁膜５１の表面に設けられ、上記所定の位置に対応する位置に、リリースホール５２ａが形成されている。

このように、第１の例においては、リリースホールが形成されてキャビティーの一部を覆う蓋部５０が、機械的強度及びリリースエッチングに対する耐性が高い窒化ケイ素（ＳｉＮ）の絶縁膜５１と、エッチングが比較的容易なポリシリコン膜５２とを含んでいる。従って、蓋部５０の機械的強度を向上させると共に、蓋部５０にリリースホールを形成し易くすることができる。

絶縁膜５１に形成されるリリースホール５１ａの径は、ポリシリコン膜５２に形成されるリリースホール５２ａの径と同じでも良いし異なっても良い。封止部６０は、ポリシリコン膜５２の表面において、絶縁膜５１のリリースホール５１ａ及びポリシリコン膜５２のリリースホール５２ａよりも広い範囲に設けられ、少なくともポリシリコン膜５２のリリースホール５２ａを封止する。

従って、絶縁膜５１及びポリシリコン膜５２上に封止部６０が設けられるので、キャビティーを覆う蓋構造の機械的強度を向上させることができる。アルミニウムは、高性能のＭＥＭＳデバイスにおいて要求される高真空のキャビティー封止を実現する封止部６０の材料として適している。

図３は、リリースホールの周囲における蓋構造の第２の例を示す図である。図３（ａ）は、リリースホールの周囲における蓋構造を示す断面図であり、図３（ｂ）は、封止部が形成される前の蓋部を示す平面図である。第２の例においては、蓋部５０が、第１の層として窒化ケイ素（ＳｉＮ）の絶縁膜５１と、第２の層として導電性を有するポリシリコン膜５２と、第３の層としてニ酸化ケイ素（ＳｉＯ_２）の絶縁膜５３とを含んでいる。なお、封止部６０又は中間導電体６１（図１）に接するポリシリコン膜５２の表面に、窒化チタン（ＴｉＮ）又はサリサイド等の膜が設けられても良い。

絶縁膜５１は、所定の位置にリリースホール５１ａが形成されており、レゾレーター（図１）との間に間隙を伴って、リリースホール５０ａ以外の部分でキャビティーを覆っている。ポリシリコン膜５２は、窒化ケイ素（ＳｉＮ）の絶縁膜５１の表面に設けられ、上記所定の位置に対応する位置に、リリースホール５２ａが形成されている。

絶縁膜５３は、ポリシリコン膜５２の表面に設けられ、上記所定の位置に対応する位置に、絶縁膜５１のリリースホール５１ａ及びポリシリコン膜５２のリリースホール５２ａよりも大きいリリースホール５３ａが形成されている。それにより、リリースエッチングの妨げとなることなく、リリースホールが形成されてキャビティーの一部を覆う蓋部５０の機械的強度をさらに向上させることができる。ニ酸化ケイ素（ＳｉＯ_２）で絶縁膜５３を形成する場合には、膜厚を厚くすることが容易である。

封止部６０は、絶縁膜５３の表面において絶縁膜５３のリリースホール５３ａよりも広い範囲に設けられると共に、ポリシリコン膜５２の表面において絶縁膜５１のリリースホール５１ａ及びポリシリコン膜５２のリリースホール５２ａよりも広い範囲に設けられ、少なくとも絶縁膜５３のリリースホール５３ａを封止する。

第１又は第２の例において、絶縁膜５１の厚さがポリシリコン膜５２の厚さよりも薄いことが望ましい。それにより、絶縁膜５１にリリースホール５１ａを形成し易くなる。また、図３に示すように、絶縁膜５１に形成されるリリースホール５１ａの径が、ポリシリコン膜５２に形成されるリリースホール５２ａの径よりも大きく、ポリシリコン膜５２が絶縁膜５１の開口部の側面を覆っても良い。それにより、ポリシリコン膜５２にリリースホール５２ａを形成する際に、絶縁膜５１が支障となることがない。

再び図１を参照すると、外部接続電極３３は、例えば、扁平な角柱又は円柱の形状を有しており、外部接続電極３３の主面（図中上面）における所定の領域の周囲に、ニ酸化ケイ素（ＳｉＯ_２）等の絶縁膜４１が設けられている。蓋部５０を構成する絶縁膜５１は、外部接続電極３３の主面において絶縁膜４１を覆っている。

また、ポリシリコン膜５２の一部は、外部接続電極３３の主面における所定の領域に設けられ、外部接続電極３３に電気的に接続されている。中間導電体６１は、ポリシリコン膜５２を介して外部接続電極３３の主面における所定の領域に電気的に接続されと共に、封止部６０から絶縁されている。

封止部６０及び中間導電体６１の表面には、ニ酸化ケイ素（ＳｉＯ_２）又はＢＰＳＧ（Boron Phosphorus Silicon Glass）等の絶縁膜７０が設けられている。絶縁膜７０は、絶縁膜４１又は５１に接して、中間導電体６１を封止部６０から絶縁する。図１に示すように、絶縁膜７０が、中間導電体６１の周囲で、封止部６０及び絶縁膜５１を貫通して絶縁膜４１に接しても良い。それにより、絶縁膜４１、絶縁膜５１、及び、絶縁膜７０によって、中間導電体６１を封止部６０から確実に絶縁分離することができる。

絶縁膜７０は、半導体回路素子が形成される半導体基板１０の第２の領域に延在しても良い。半導体基板１０の第２の領域には、半導体回路素子が設けられている。例えば、半導体基板１０内に、ＭＯＳ電界効果トランジスター（ＭＯＳＦＥＴ）のソース及びドレインとなる不純物拡散領域８１及び８２が設けられ、半導体基板１０上に、ゲート絶縁膜を介してゲート電極８３が設けられている。

半導体基板１０の第１の領域において、絶縁膜７０を貫通して中間導電体６１に電気的に接続されたタングステン（Ｗ）等のコンタクトプラグ（電極）９１が設けられている。また、半導体基板１０の第２の領域において、少なくとも絶縁膜７０を貫通して不純物拡散領域８１及び８２及びゲート電極８３に電気的に接続されたタングステン（Ｗ）等のコンタクトプラグ（電極）９２等が設けられている。

例えば、絶縁膜７０の表面に設けられたアルミニウム（Ａｌ）等の配線１００によって、コンタクトプラグ９１とコンタクトプラグ９２とが電気的に接続されている。これにより、レゾネーターの外部接続電極３３を、ＭＯＳ電界効果トランジスターに電気的に接続することができる。

次に、図１に示すＭＥＭＳデバイスの製造方法について説明する。
図４及び図５は、本発明の一実施形態に係るＭＥＭＳデバイスの製造工程における断面図である。まず、図４（ａ）に示すように、例えば、シリコン単結晶等で構成された半導体基板１０の主面の一部に、フォトリソグラフィー法によってレジスト１１を設けてドライエッチングを行うことにより、半導体基板１０の主面の第１の領域に深いトレンチ（ディープトレンチ）１０ａが形成される。その後、レジスト１１が除去される。

次に、図４（ｂ）に示すように、半導体基板１０のトレンチの底面に絶縁膜２０が形成される。例えば、絶縁膜２０は、ニ酸化ケイ素（ＳｉＯ_２）の絶縁膜２１と、窒化ケイ素（ＳｉＮ）の絶縁膜２２とを含んでいる。窒化ケイ素（ＳｉＮ）の絶縁膜２２は、後述するキャビティー内の犠牲膜を除去するためのウエットエッチング（リリースエッチング）に耐えることができる。

また、半導体基板１０のトレンチの底面に絶縁膜２０を介して、不純物がドープされて導電性を有するポリシリコン等を形成し、レジストを用いたドライエッチングよってパターニングすることにより、レゾネーターの下部電極３１が形成される。さらに、下部電極３１上にギャップ犠牲膜２３を形成した後、導電性を有するポリシリコン等を形成し、レジストを用いたドライエッチングによってパターニングすることにより、レゾネーターの上部電極３２及び外部接続電極３３と、壁部３４とが形成される。その後、ギャップ犠牲膜２３が、ウエットエッチングによって除去される。

これにより、半導体基板１０のトレンチの底面に、絶縁膜２０を介して、外部接続電極を有するレゾネーターと、レゾネーターの周囲にキャビティーを形成する構造体である壁部３４とが形成される。なお、壁部３４は、半導体基板１０のトレンチの底面に直接設けても良い。また、ガラス、セラミックス、又は、樹脂等の絶縁性の高い基板を用いる場合には、下部電極３１〜外部接続電極３３を、基板上に直接設けても良い。

次に、レゾネーター等が形成された半導体基板１０の表面に、プラズマＣＶＤ法によってニ酸化ケイ素（ＳｉＯ_２）等の絶縁膜が堆積された後、ニ酸化ケイ素（ＳｉＯ_２）等の絶縁膜が、ＣＭＰ（Chemical Mechanical Polishing：化学機械研磨）によって研磨され、エッチングによってパターニングされる。その結果、図４（ｃ）に示すように、外部接続電極３３の表面における所定の領域３３ａの周囲にニ酸化ケイ素（ＳｉＯ_２）等の絶縁膜４１が形成されると共に、キャビティー内に犠牲膜としてニ酸化ケイ素（ＳｉＯ_２）等の絶縁膜４２が形成される。

次に、絶縁膜４１及び４２を覆う窒化ケイ素（ＳｉＮ）等の絶縁膜が形成された後、窒化ケイ素（ＳｉＮ）等の絶縁膜が、レジストを用いたドライエッチングによってパターニングされ、窒化ケイ素（ＳｉＮ）等の絶縁膜における所定の位置にリリースホールが形成される。その結果、図５（ａ）に示すように、窒化ケイ素（ＳｉＮ）等の絶縁膜５１が形成される。絶縁膜５１は、外部接続電極３３の主面において絶縁膜４１を覆うと共に、キャビティーの一部を覆っている。

また、絶縁膜５１の表面に、導電性を有するポリシリコン膜が形成された後、ポリシリコン膜が、レジストを用いたドライエッチングによってパターニングされ、ポリシリコン膜において上記所定の位置に対応する位置にリリースホールが形成される。その結果、図５（ａ）に示すように、絶縁膜５１及びポリシリコン膜５２を含む２層構造の蓋部５０が形成される。

あるいは、図３に示すように、ポリシリコン膜５２の表面にニ酸化ケイ素（ＳｉＯ_２）等の絶縁膜５３を形成することにより、３層構造の蓋部５０を形成しても良い。その場合には、ポリシリコン膜５２の表面にニ酸化ケイ素（ＳｉＯ_２）等の絶縁膜が形成された後、ニ酸化ケイ素（ＳｉＯ_２）等の絶縁膜が、レジストを用いたドライエッチングによってパターニングされ、ニ酸化ケイ素（ＳｉＯ_２）等の絶縁膜において上記所定の位置に対応する位置にリリースホールが形成される。

それにより、ニ酸化ケイ素（ＳｉＯ_２）等の絶縁膜５３において、上記所定の位置に対応する位置に、絶縁膜５１のリリースホール及びポリシリコン膜５２のリリースホールよりも大きいリリースホールが形成される。以上において、図３に示すように、ポリシリコン膜５２が、絶縁膜５１の開口部の側面を覆っても良い。

このようにして形成された蓋部５０は、リリースホール５０ａが形成されており、リリースホール５０ａ以外の部分でキャビティーを覆っている。ここで、ポリシリコン膜５２の一部は、外部接続電極３３の主面における所定の領域に設けられ、外部接続電極３３に電気的に接続される。

次に、蓋部５０等が形成された半導体基板１０の表面に対して、溝加工、ニ酸化ケイ素（ＳｉＯ_２）等の絶縁膜の形成、絶縁膜の平坦化等が行われる。その後、図５（ｂ）に示すように、半導体基板１０の第２の領域に、半導体回路素子として、例えば、ＭＯＳ電界効果トランジスター（ＭＯＳＦＥＴ）が形成される。

即ち、半導体基板１０上に、ゲート絶縁膜を介してゲート電極８３が形成され、ゲート電極８３の両側の半導体基板１０内に、ソース及びドレインとなる不純物拡散領域８１及び８２が形成される。また、ゲート絶縁膜及びゲート電極８３の側壁に、絶縁性を有するサイドウォールを形成しても良い。さらに、サイドウォールの周囲の領域に、所定の厚さを有する絶縁膜を形成しても良い。

また、ＭＯＳ電界効果トランジスター等が形成された半導体基板１０の表面に、フォトリソグラフィー法によって、蓋部のリリースホール５０ａに対応する位置に開口２４ａを有するレジスト２４が設けられる。さらに、キャビティー内の犠牲膜が、エッチング液としてフッ酸等を用いたウエットエッチング（リリースエッチング）によって除去される。その後、レジスト２４が、アッシング等によって除去される。

次に、真空チャンバー内において、スパッター（高真空成膜法）によってアルミニウム（Ａｌ）等の封止材を蓋部５０の表面に堆積させ、堆積した封止材が、レジストを用いたドライエッチングによってパターニングされる。それにより、図５（ｃ）に示すように、蓋部５０の表面に、アルミニウム（Ａｌ）等の封止材で封止部６０及び中間導電体６１が形成される。

封止部６０は、ポリシリコン膜５２の表面において、絶縁膜５１のリリースホール及びポリシリコン膜５２のリリースホールよりも広い範囲に設けられ、少なくともポリシリコン膜５２のリリースホールを封止する。中間導電体６１は、ポリシリコン膜５２を介して外部接続電極３３の所定の領域に電気的に接続される。また、レジストを用いたドライエッチングによって、封止部６０及び絶縁膜５１を貫通して絶縁膜４１に達する開口６０ａが形成される。

次に、図１に示すように、封止部６０及び中間導電体６１の表面に、ニ酸化ケイ素（ＳｉＯ_２）又はＢＰＳＧ等の絶縁膜７０が形成される。絶縁膜７０は、絶縁膜４１又は５１に接して、中間導電体６１を封止部６０から絶縁する。図１に示すように、絶縁膜７０が、封止部６０及び絶縁膜５１を貫通して絶縁膜４１に接しても良い。

絶縁膜７０は、ＭＯＳ電界効果トランジスターが形成される半導体基板１０の第２の領域に延在しても良い。その場合には、絶縁膜７０を貫通して中間導電体６１に電気的に接続されるタングステン（Ｗ）等のコンタクトプラグ９１と、絶縁膜７０を貫通してＭＯＳ電界効果トランジスターに電気的に接続されるタングステン（Ｗ）等のコンタクトプラグ９２とが、同時に形成される。その後、絶縁膜７０の表面にアルミニウム（Ａｌ）等の配線１００を形成することによって、コンタクトプラグ９１とコンタクトプラグ９２とが電気的に接続される。

上記の実施形態においては、キャビティーが半導体基板の深いトレンチ内に形成されるＭＥＭＳデバイスについて説明したが、本発明は、以上説明した実施形態に限定されるものではない。例えば、本発明は、キャビティーが基板の浅いトレンチ内や基板上に形成されるＭＥＭＳデバイスにおいても利用可能であり、当該技術分野において通常の知識を有する者によって、本発明の技術的思想内で多くの変形が可能である。

１０…半導体基板、１１…レジスト、２０…絶縁膜、２１…ニ酸化ケイ素（ＳｉＯ_２）の絶縁膜、２２…窒化ケイ素（ＳｉＮ）の絶縁膜、２３…ギャップ犠牲膜、２４…レジスト、３１…下部電極、３２…上部電極、３３…外部接続電極、３４…壁部、４１、４２…絶縁膜、５０…蓋部、５１…絶縁膜、５２…ポリシリコン膜、５３…絶縁膜、６０…封止部、６１…中間導電体、７０…絶縁膜、８１、８２…不純物拡散領域、８３…ゲート電極、９１、９２…コンタクトプラグ、１００…配線

Claims (7)

1. 基板と、
   前記基板の表面に直接又は絶縁膜を介して設けられた機能素子と、
   前記基板又は前記絶縁膜の表面に設けられ、前記機能素子の周囲にキャビティーを形成
   する構造体と、
   所定の位置に開口が形成され、前記機能素子との間に間隙を伴って前記キャビティーの
   一部を覆う第１の層と、
   前記第１の層の表面に設けられ、前記所定の位置に対応する位置に前記第１の層の開口
   の径と同じ径を有する開口が形成された第２の層と、
   前記第２の層の表面において前記第１の層の開口及び前記第２の層の開口よりも広い範
   囲に設けられ、少なくとも前記第２の層の開口を封止する封止部と、
   を備えるＭＥＭＳデバイス。
2. 基板と、
   前記基板の表面に直接又は絶縁膜を介して設けられた機能素子と、
   前記基板又は前記絶縁膜の表面に設けられ、前記機能素子の周囲にキャビティーを形成
   する構造体と、
   所定の位置に開口が形成され、前記機能素子との間に間隙を伴って前記キャビティーの
   一部を覆う第１の層と、
   前記第１の層の表面に設けられ、前記所定の位置に対応する位置に前記第１の層の開口
   の径と同じ径を有する開口が形成された第２の層と、
   前記第２の層の表面に設けられ、前記所定の位置に対応する位置に、前記第１の層の開
   口及び前記第２の層の開口よりも大きい開口が形成された第３の層と、
   前記第３の層の表面において前記第３の層の開口よりも広い範囲に設けられると共に、
   前記第２の層の表面において前記第１の層の開口及び前記第２の層の開口よりも広い範囲
   に設けられ、少なくとも前記第３の層の開口を封止する封止部と、
   を備えるＭＥＭＳデバイス。
3. 前記第１の層の厚さが、前記第２の層の厚さよりも薄い、請求項１又は２記載のＭＥＭ
   Ｓデバイス。
4. 前記第１の層が、窒化ケイ素（ＳｉＮ）で形成され、
   前記第２の層が、ポリシリコンで形成されている、
   請求項１〜３のいずれか１項記載のＭＥＭＳデバイス。
5. 前記第３の層が、ニ酸化ケイ素（ＳｉＯ_２）で形成されている、請求項２記載のＭＥＭ
   Ｓデバイス。
6. 基板の表面に、機能素子、及び、前記機能素子の周囲にキャビティーを形成する構造体
   を直接又は絶縁膜を介して形成する工程（ａ）と、
   前記キャビティー内に犠牲膜を形成する工程（ｂ）と、
   前記キャビティーを覆う第１の層を形成し、前記第１の層における所定の位置に開口を
   形成する工程（ｃ）と、
   前記第１の層の表面に第２の層を形成し、前記第２の層において前記所定の位置に対応
   する位置に前記第１の層の開口の径と同じ径を有する開口を形成する工程（ｄ）と、
   前記キャビティー内の前記犠牲膜をリリースエッチングによって除去する工程（ｅ）と
   、
   前記第２の層の表面において前記第１の層の開口及び前記第２の層の開口よりも広い範
   囲に、少なくとも前記第２の層の開口を封止する封止部を形成する工程（ｆ）と、
   を備えるＭＥＭＳデバイスの製造方法。
7. 工程（ｃ）が、前記第１の層を窒化ケイ素（ＳｉＮ）で形成することを含み、
   工程（ｄ）が、前記第２の層をポリシリコンで形成することを含む、
   請求項６記載のＭＥＭＳデバイスの製造方法。

Images