JP2011083881A - Ｍｅｍｓデバイスの製造方法、ｍｅｍｓデバイス - Google Patents
Ｍｅｍｓデバイスの製造方法、ｍｅｍｓデバイス Download PDFInfo
- Publication number
- JP2011083881A JP2011083881A JP2009240641A JP2009240641A JP2011083881A JP 2011083881 A JP2011083881 A JP 2011083881A JP 2009240641 A JP2009240641 A JP 2009240641A JP 2009240641 A JP2009240641 A JP 2009240641A JP 2011083881 A JP2011083881 A JP 2011083881A
- Authority
- JP
- Japan
- Prior art keywords
- insulating film
- sacrificial layer
- wiring layer
- hollow region
- region
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Classifications
-
- B—PERFORMING OPERATIONS; TRANSPORTING
- B81—MICROSTRUCTURAL TECHNOLOGY
- B81C—PROCESSES OR APPARATUS SPECIALLY ADAPTED FOR THE MANUFACTURE OR TREATMENT OF MICROSTRUCTURAL DEVICES OR SYSTEMS
- B81C1/00—Manufacture or treatment of devices or systems in or on a substrate
- B81C1/00436—Shaping materials, i.e. techniques for structuring the substrate or the layers on the substrate
- B81C1/00444—Surface micromachining, i.e. structuring layers on the substrate
- B81C1/00468—Releasing structures
- B81C1/00476—Releasing structures removing a sacrificial layer
-
- B—PERFORMING OPERATIONS; TRANSPORTING
- B81—MICROSTRUCTURAL TECHNOLOGY
- B81B—MICROSTRUCTURAL DEVICES OR SYSTEMS, e.g. MICROMECHANICAL DEVICES
- B81B2207/00—Microstructural systems or auxiliary parts thereof
- B81B2207/09—Packages
- B81B2207/091—Arrangements for connecting external electrical signals to mechanical structures inside the package
- B81B2207/097—Interconnects arranged on the substrate or the lid, and covered by the package seal
-
- B—PERFORMING OPERATIONS; TRANSPORTING
- B81—MICROSTRUCTURAL TECHNOLOGY
- B81C—PROCESSES OR APPARATUS SPECIALLY ADAPTED FOR THE MANUFACTURE OR TREATMENT OF MICROSTRUCTURAL DEVICES OR SYSTEMS
- B81C2203/00—Forming microstructural systems
- B81C2203/01—Packaging MEMS
- B81C2203/0136—Growing or depositing of a covering layer
-
- B—PERFORMING OPERATIONS; TRANSPORTING
- B81—MICROSTRUCTURAL TECHNOLOGY
- B81C—PROCESSES OR APPARATUS SPECIALLY ADAPTED FOR THE MANUFACTURE OR TREATMENT OF MICROSTRUCTURAL DEVICES OR SYSTEMS
- B81C2203/00—Forming microstructural systems
- B81C2203/01—Packaging MEMS
- B81C2203/0145—Hermetically sealing an opening in the lid
Landscapes
- Engineering & Computer Science (AREA)
- Manufacturing & Machinery (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Micromachines (AREA)
Abstract
【課題】ＭＥＭＳデバイスの周囲に設けられる中空領域の形状を安定化させる。
【解決手段】ＭＥＭＳデバイス８０は、ＭＥＭＳ素子領域２００上に第１の中空領域１０
０が設けられる。第１の中空領域１００の外周部には第１の中空領域１００よりも高さの
低い第２の中空領域１０１が設けられる。第２の中空領域１０１の外周部には第２の中空
領域１０１よりも高さの低い第３の中空領域１０２が設けられる。第１の中空領域１００
、第２の中空領域１０１、及び第３の中空領域１０２上には、絶縁膜７が設けられる。絶
縁膜７及び第３の中空領域１０２の側面には絶縁膜８が第１の中空領域１００、第２の中
空領域１０１、及び第３の中空領域１０２を覆うように設けられる。積層される絶縁膜７
及び８には開口部９が設けられ、開口部９を封止するように、有機膜１０及び絶縁膜１１
から構成される封止材が設けられる。
【選択図】 図２
【解決手段】ＭＥＭＳデバイス８０は、ＭＥＭＳ素子領域２００上に第１の中空領域１０
０が設けられる。第１の中空領域１００の外周部には第１の中空領域１００よりも高さの
低い第２の中空領域１０１が設けられる。第２の中空領域１０１の外周部には第２の中空
領域１０１よりも高さの低い第３の中空領域１０２が設けられる。第１の中空領域１００
、第２の中空領域１０１、及び第３の中空領域１０２上には、絶縁膜７が設けられる。絶
縁膜７及び第３の中空領域１０２の側面には絶縁膜８が第１の中空領域１００、第２の中
空領域１０１、及び第３の中空領域１０２を覆うように設けられる。積層される絶縁膜７
及び８には開口部９が設けられ、開口部９を封止するように、有機膜１０及び絶縁膜１１
から構成される封止材が設けられる。
【選択図】 図２
Description
本発明は、ＭＥＭＳデバイスの製造方法、ＭＥＭＳデバイスに関する。
ＭＥＭＳ(Micro Electro Mechanical Systems)は、通常の半導体素子、ＩＣ、ＬＳＩな
どとは異なり、機械的可動部を有するデバイスである。このため、ＭＥＭＳデバイスを実
装する場合、機械的可動部分を保持するために実装部或いはパッケージ内部に中空領域を
設ける必要がある。中空領域を形成する方法として、第１の犠牲層上に面積が小さい第２
の犠牲層を設け、第１及び第２の犠牲層を除去することにより中空領域を形成する方法が
ある（特許文献１）。
どとは異なり、機械的可動部を有するデバイスである。このため、ＭＥＭＳデバイスを実
装する場合、機械的可動部分を保持するために実装部或いはパッケージ内部に中空領域を
設ける必要がある。中空領域を形成する方法として、第１の犠牲層上に面積が小さい第２
の犠牲層を設け、第１及び第２の犠牲層を除去することにより中空領域を形成する方法が
ある（特許文献１）。
特許文献１に記載されるＭＥＭＳデバイスでは、第２の犠牲層のパターン形成時に下層
の第１の犠牲層がエッチングされて所望の中空構造が形成されないという問題点がある。
また、中空領域上の絶縁膜を形成する工程で、プロセスダメージによる第１の犠牲層の表
面荒れが発生し、その後の工程でＭＥＭＳ素子や第２の犠牲層が基板から剥離するという
問題が発生する。
の第１の犠牲層がエッチングされて所望の中空構造が形成されないという問題点がある。
また、中空領域上の絶縁膜を形成する工程で、プロセスダメージによる第１の犠牲層の表
面荒れが発生し、その後の工程でＭＥＭＳ素子や第２の犠牲層が基板から剥離するという
問題が発生する。
本発明は、安定した中空構造を有するＭＥＭＳデバイスの製造方法、ＭＥＭＳデバイス
を提供することにある。
を提供することにある。
本発明の一態様のＭＥＭＳデバイスの製造方法は、基板上に第１の配線層を形成する工
程と、前記第１の配線層及び前記基板上に第１の絶縁膜を形成する工程と、前記第１の絶
縁膜上に、前記第１の配線層を覆うように第１の犠牲層を形成し、前記第１の犠牲層及び
前記第１の絶縁膜を前記第１の配線層表面が露呈するようにエッチングして第１の開口部
を形成する工程と、前記開口部に埋設される部分がアンカー部となり、前記開口部及び前
記第１の犠牲層上に第２の配線層を設け、ＭＥＭＳ素子を形成する工程と、前記第１の絶
縁膜、前記第２の配線層、及び前記第１の犠牲層上に第２の犠牲層を形成する工程と、前
記第２の犠牲層上に前記第２の配線層及び前記第１の犠牲層の配置領域よりも広い第２の
絶縁膜を形成する工程と、前記第２の絶縁膜をマスクにして、前記第２の犠牲層をエッチ
ングする工程と、前記第２の絶縁膜及び前記第１の絶縁膜上に第３の絶縁膜を形成する工
程と、前記第２の犠牲層上の前記第２及び第３の絶縁膜をエッチングして第２の開口部を
形成する工程と、前記第２の開口部を介して、前記第1及び第２の犠牲層を除去する工程
と、前記第２の開口部を封止し、前記ＭＥＭＳ素子が形成される領域に設けられた中空領
域を保持するように、前記第３の絶縁膜上に封止材を形成する工程とを具備することを特
徴とする。
程と、前記第１の配線層及び前記基板上に第１の絶縁膜を形成する工程と、前記第１の絶
縁膜上に、前記第１の配線層を覆うように第１の犠牲層を形成し、前記第１の犠牲層及び
前記第１の絶縁膜を前記第１の配線層表面が露呈するようにエッチングして第１の開口部
を形成する工程と、前記開口部に埋設される部分がアンカー部となり、前記開口部及び前
記第１の犠牲層上に第２の配線層を設け、ＭＥＭＳ素子を形成する工程と、前記第１の絶
縁膜、前記第２の配線層、及び前記第１の犠牲層上に第２の犠牲層を形成する工程と、前
記第２の犠牲層上に前記第２の配線層及び前記第１の犠牲層の配置領域よりも広い第２の
絶縁膜を形成する工程と、前記第２の絶縁膜をマスクにして、前記第２の犠牲層をエッチ
ングする工程と、前記第２の絶縁膜及び前記第１の絶縁膜上に第３の絶縁膜を形成する工
程と、前記第２の犠牲層上の前記第２及び第３の絶縁膜をエッチングして第２の開口部を
形成する工程と、前記第２の開口部を介して、前記第1及び第２の犠牲層を除去する工程
と、前記第２の開口部を封止し、前記ＭＥＭＳ素子が形成される領域に設けられた中空領
域を保持するように、前記第３の絶縁膜上に封止材を形成する工程とを具備することを特
徴とする。
更に、本発明の他態様のＭＥＭＳデバイスは、基板上に設けられる第１の配線層と、ア
ンカー部で前記第１の配線層に接続され、前記第１の配線層上部に前記第１の配線層と離
間配置される第２の配線層とが設けられるＭＥＭＳ素子領域と、前記ＭＥＭＳ素子領域上
に設けられる第１の中空領域と、前記ＭＥＭＳ素子領域の外周部上に設けられ、前記第１
の中空領域よりも高さが低い第２の中空領域と、前記第２の中空領域の外周部上に設けら
れ、前記第２の中空領域よりも高さが低い第３の中空領域と、前記第１乃至３の中空領域
の上部及び側面を覆うように設けられる絶縁膜と、前記第１乃至３の中空領域上の前記絶
縁膜に設けられる開口部と、前記開口部を封止し、前記第１乃至３の中空領域を保持する
ように前記絶縁膜上に設けられる封止材とを具備することを特徴とする。
ンカー部で前記第１の配線層に接続され、前記第１の配線層上部に前記第１の配線層と離
間配置される第２の配線層とが設けられるＭＥＭＳ素子領域と、前記ＭＥＭＳ素子領域上
に設けられる第１の中空領域と、前記ＭＥＭＳ素子領域の外周部上に設けられ、前記第１
の中空領域よりも高さが低い第２の中空領域と、前記第２の中空領域の外周部上に設けら
れ、前記第２の中空領域よりも高さが低い第３の中空領域と、前記第１乃至３の中空領域
の上部及び側面を覆うように設けられる絶縁膜と、前記第１乃至３の中空領域上の前記絶
縁膜に設けられる開口部と、前記開口部を封止し、前記第１乃至３の中空領域を保持する
ように前記絶縁膜上に設けられる封止材とを具備することを特徴とする。
本発明によれば、安定した中空構造を有するＭＥＭＳデバイスの製造方法、ＭＥＭＳデ
バイスを提供することができる。
バイスを提供することができる。
以下本発明の実施例について図面を参照しながら説明する。
まず、本発明の実施例１に係るＭＥＭＳデバイスの製造方法、ＭＥＭＳデバイスについ
て、図面を参照して説明する。図１はＭＥＭＳデバイスを示す模式平面図、図２は図１の
Ａ−Ａ線に沿うＭＥＭＳデバイスの断面図、図３は図１のＢ−Ｂ線に沿うＭＥＭＳデバイ
スの断面図である。本実施例では、高さの異なる３つの中空領域がＭＥＭＳ素子領域上及
びその周辺に設けられる。
て、図面を参照して説明する。図１はＭＥＭＳデバイスを示す模式平面図、図２は図１の
Ａ−Ａ線に沿うＭＥＭＳデバイスの断面図、図３は図１のＢ−Ｂ線に沿うＭＥＭＳデバイ
スの断面図である。本実施例では、高さの異なる３つの中空領域がＭＥＭＳ素子領域上及
びその周辺に設けられる。
図１に示すように、ＭＥＭＳデバイス８０は、中央部にＭＥＭＳ素子領域２００が設け
られる。ＭＥＭＳ素子領域２００は図示しない封止材で気密封止される。ＭＥＭＳ素子領
域２００上には第１の中空領域１００が設けられる。第１の中空領域１００の外周部には
第２の中空領域１０１が設けられる。第２の中空領域１０１の外周部には第３の中空領域
１０２が設けられる。なお、中空領域はキャビティ（空洞）とも呼称される。ＭＥＭＳデ
バイス８０は、ＭＥＭＳ素子領域２００に可動部が設けられるＲＦ−ＭＥＭＳである。Ｒ
Ｆ−ＭＥＭＳは、例えば移動体機器等の高周波部品に適用され、具体的にはスイッチ、フ
ィルタ、或いはバラクタなどのデバイスに適用される。
られる。ＭＥＭＳ素子領域２００は図示しない封止材で気密封止される。ＭＥＭＳ素子領
域２００上には第１の中空領域１００が設けられる。第１の中空領域１００の外周部には
第２の中空領域１０１が設けられる。第２の中空領域１０１の外周部には第３の中空領域
１０２が設けられる。なお、中空領域はキャビティ（空洞）とも呼称される。ＭＥＭＳデ
バイス８０は、ＭＥＭＳ素子領域２００に可動部が設けられるＲＦ−ＭＥＭＳである。Ｒ
Ｆ−ＭＥＭＳは、例えば移動体機器等の高周波部品に適用され、具体的にはスイッチ、フ
ィルタ、或いはバラクタなどのデバイスに適用される。
図２に示すように、ＭＥＭＳデバイス８０は、例えばシリコン基板からなる基板１上に
層間絶縁膜２が設けられる。層間絶縁膜２上には、端子３ａと配線層４が設けられる。配
線層４の一部はＭＥＭＳ素子の可動部となる第１の電極５ａとして使用され、他の部分は
ＭＥＭＳ素子内を接続する配線やＭＥＭＳ素子の外部との接続配線として使用される。な
お、シリコン基板からなる基板１上部には図示しないＩＣ或いはＬＳＩが既に設けられて
いる。端子３ａは、ＩＣ或いはＬＳＩのチップ端子である。
層間絶縁膜２が設けられる。層間絶縁膜２上には、端子３ａと配線層４が設けられる。配
線層４の一部はＭＥＭＳ素子の可動部となる第１の電極５ａとして使用され、他の部分は
ＭＥＭＳ素子内を接続する配線やＭＥＭＳ素子の外部との接続配線として使用される。な
お、シリコン基板からなる基板１上部には図示しないＩＣ或いはＬＳＩが既に設けられて
いる。端子３ａは、ＩＣ或いはＬＳＩのチップ端子である。
層間絶縁膜２、配線層４、及び第１の電極５ａ上には保護膜としての絶縁膜６が設けら
れる。絶縁膜６は、端子３ａの上端部にも設けられる。配線層４上の絶縁膜６には開口部
が設けられる。開口部上には、配線層が設けられる。具体的には、開口部上に配線層４と
接するアンカー部５１を有する第２の電極５ｂが、第１の電極５ａと離間して上部に設け
られる。第１の電極５ａと第２の電極５ｂはＭＥＭＳ素子の可動部となる。
れる。絶縁膜６は、端子３ａの上端部にも設けられる。配線層４上の絶縁膜６には開口部
が設けられる。開口部上には、配線層が設けられる。具体的には、開口部上に配線層４と
接するアンカー部５１を有する第２の電極５ｂが、第１の電極５ａと離間して上部に設け
られる。第１の電極５ａと第２の電極５ｂはＭＥＭＳ素子の可動部となる。
ＭＥＭＳ素子領域２００上には、基板と絶縁膜の間隔Ｌ１を有する第１の中空領域１０
０が設けられる。第１の中空領域１００の外周部には、基板と絶縁膜の間隔Ｌ２を有する
第２の中空領域１０１が絶縁膜６上に設けられる。第２の中空領域１０１の外周部には、
基板と絶縁膜の間隔Ｌ３を有する第３の中空領域１０３が絶縁膜６上に設けられる。第１
の中空領域１００、第２の中空領域１０１、及び第３の中空領域１０２には、例えば空気
が充填される。なお、空気の代わりに不活性ガス（例えば、窒素ガス）などを充填しても
よい。
０が設けられる。第１の中空領域１００の外周部には、基板と絶縁膜の間隔Ｌ２を有する
第２の中空領域１０１が絶縁膜６上に設けられる。第２の中空領域１０１の外周部には、
基板と絶縁膜の間隔Ｌ３を有する第３の中空領域１０３が絶縁膜６上に設けられる。第１
の中空領域１００、第２の中空領域１０１、及び第３の中空領域１０２には、例えば空気
が充填される。なお、空気の代わりに不活性ガス（例えば、窒素ガス）などを充填しても
よい。
ここで、基板と絶縁膜の間隔Ｌ１、基板と絶縁膜の間隔Ｌ２、基板と絶縁膜の間隔Ｌ３
の関係は、
L1＞L2＞L3・・・・・・・・・・・・・・・・式（１）
に設定される。
の関係は、
L1＞L2＞L3・・・・・・・・・・・・・・・・式（１）
に設定される。
第１の中空領域１００、第２の中空領域１０１、及び第３の中空領域１０２上には、絶
縁膜７が設けられる。絶縁膜７上と第３の中空領域１０２の側面には、絶縁膜８が設けら
れる。つまり、絶縁膜７及び８により第１の中空領域１００、第２の中空領域１０１、及
び第３の中空領域１０２が形成され、絶縁膜７及び８がＭＥＭＳ素子領域２００を覆うよ
うに設けられる。積層形成される絶縁膜７及び８の第１の中空領域１００、第２の中空領
域１０１、及び第３の中空領域１０２には、開口部９がそれぞれ設けられる。絶縁膜８上
には、開口部９を封止するように、有機膜１０が設けられる。有機膜１０及び絶縁膜８上
には、絶縁膜１１が設けられる。
縁膜７が設けられる。絶縁膜７上と第３の中空領域１０２の側面には、絶縁膜８が設けら
れる。つまり、絶縁膜７及び８により第１の中空領域１００、第２の中空領域１０１、及
び第３の中空領域１０２が形成され、絶縁膜７及び８がＭＥＭＳ素子領域２００を覆うよ
うに設けられる。積層形成される絶縁膜７及び８の第１の中空領域１００、第２の中空領
域１０１、及び第３の中空領域１０２には、開口部９がそれぞれ設けられる。絶縁膜８上
には、開口部９を封止するように、有機膜１０が設けられる。有機膜１０及び絶縁膜８上
には、絶縁膜１１が設けられる。
ここで、有機膜１０と絶縁膜１１は、ＭＥＭＳ素子を封止する封止材として機能する。
端子３ａ、配線層４、第１の電極５ａ、及び第２の電極５ｂには、アルミニウム（Ａｌ）
を用いているが、代わりに銅（Ｃｕ）などの金属を用いてもよい。絶縁膜６、絶縁膜７、
絶縁膜８、絶縁膜１１には、シリコン窒化膜（ＳｉＮ膜）を用いているが、代わりにシリ
コン酸化膜（ＳｉＯ２）、ＳｉＯＮ膜、或いはＳｉＯＣＨ膜などを用いてもよい。有機膜
１１には、ポリイミド樹脂を用いているが、代わりにＢＣＢ（Benzo−Cycro−Buten）樹
脂、フッ素樹脂（parylen−Nなど）、或いはポリアミド樹脂などの有機膜を用いてもよい
。
端子３ａ、配線層４、第１の電極５ａ、及び第２の電極５ｂには、アルミニウム（Ａｌ）
を用いているが、代わりに銅（Ｃｕ）などの金属を用いてもよい。絶縁膜６、絶縁膜７、
絶縁膜８、絶縁膜１１には、シリコン窒化膜（ＳｉＮ膜）を用いているが、代わりにシリ
コン酸化膜（ＳｉＯ２）、ＳｉＯＮ膜、或いはＳｉＯＣＨ膜などを用いてもよい。有機膜
１１には、ポリイミド樹脂を用いているが、代わりにＢＣＢ（Benzo−Cycro−Buten）樹
脂、フッ素樹脂（parylen−Nなど）、或いはポリアミド樹脂などの有機膜を用いてもよい
。
図３に示すように、ＭＥＭＳ素子領域に設けられる配線層４は、封止材としての有機膜
１０及び絶縁膜１１が設けられる領域よりも外側に延在し、上部に設けられる端子３ｂと
接続される。この端子３ｂは、例えばＭＥＭＳデバイス８０のモジュール形成時、上部に
バンプが形成されバンプ接合される。
１０及び絶縁膜１１が設けられる領域よりも外側に延在し、上部に設けられる端子３ｂと
接続される。この端子３ｂは、例えばＭＥＭＳデバイス８０のモジュール形成時、上部に
バンプが形成されバンプ接合される。
次に、ＭＥＭＳデバイスの製造方法について、図４乃至１２を参照して説明する。図４
乃至７、図９乃至１２はＭＥＭＳデバイスの製造工程を示す断面図、図８は比較例のＭＥ
ＭＳデバイスの製造工程を示す断面図である。
乃至７、図９乃至１２はＭＥＭＳデバイスの製造工程を示す断面図、図８は比較例のＭＥ
ＭＳデバイスの製造工程を示す断面図である。
図４に示すように、層間絶縁膜２上に配線層４及び第１の電極５ａを、数百nm〜数um厚
の範囲で形成する。層間絶縁膜２、配線層４及び第１の電極５ａ上に、例えばＣＶＤ（Ch
emical Vapor Deposition）法を用いて、配線層４及び第１の電極５ａの保護膜となる絶
縁膜６を数百nm〜数um厚の範囲で形成する。絶縁膜６形成後、端子３ａ上の絶縁膜６を端
部を除いてエッチングする。
の範囲で形成する。層間絶縁膜２、配線層４及び第１の電極５ａ上に、例えばＣＶＤ（Ch
emical Vapor Deposition）法を用いて、配線層４及び第１の電極５ａの保護膜となる絶
縁膜６を数百nm〜数um厚の範囲で形成する。絶縁膜６形成後、端子３ａ上の絶縁膜６を端
部を除いてエッチングする。
次に、図５に示すように、絶縁膜６上に第１の犠牲層３１を数百nm〜数um厚の範囲で、
例えば塗布法により形成する。周知のリソグラフィー法を用いて図示しないレジスト膜を
形成する。このレジスト膜をマスクにして、例えばＲＩＥ法により第１の犠牲層３１を所
望な形状にパターン形成する。このレジスト膜を除去後、再度レジスト膜をマスクにして
、配線層４上の絶縁膜６を、例えばＲＩＥ（Reactive Ion Etching）法を用いてエッチン
グして開口部を形成し、配線層４表面が露呈される。このレジスト膜を除去する。
例えば塗布法により形成する。周知のリソグラフィー法を用いて図示しないレジスト膜を
形成する。このレジスト膜をマスクにして、例えばＲＩＥ法により第１の犠牲層３１を所
望な形状にパターン形成する。このレジスト膜を除去後、再度レジスト膜をマスクにして
、配線層４上の絶縁膜６を、例えばＲＩＥ（Reactive Ion Etching）法を用いてエッチン
グして開口部を形成し、配線層４表面が露呈される。このレジスト膜を除去する。
ここで、第１の犠牲層３１には、ポリイミド樹脂を用いているが、代わりにＢＣＢ（Be
nzo−Cycro−Buten）樹脂、フッ素樹脂（parylen−Nなど）、或いはポリアミド樹脂など
の有機膜を用いてもよい。
nzo−Cycro−Buten）樹脂、フッ素樹脂（parylen−Nなど）、或いはポリアミド樹脂など
の有機膜を用いてもよい。
続いて、図６に示すように、この開口部及び第１の犠牲層３１上に配線層を数百nm〜数
um厚の範囲でパターン形成する。この結果、配線層４に接続されるアンカー部５１を有す
る第２の電極５ｂが形成される。第１の電極５ａ及び第２の電極５ｂがＭＥＭＳ素子の可
動部となる。
um厚の範囲でパターン形成する。この結果、配線層４に接続されるアンカー部５１を有す
る第２の電極５ｂが形成される。第１の電極５ａ及び第２の電極５ｂがＭＥＭＳ素子の可
動部となる。
そして、図７に示すように、絶縁膜６、第１の犠牲層３１、及び第２の電極５ｂ上に第
２の犠牲層３２及び絶縁膜７を連続的に形成する。第２の犠牲層３２は、例えば塗布法に
より数百nm〜数um厚の範囲で形成する。絶縁膜７は、例えばＣＶＤ法により数百nm〜数um
厚の範囲で形成する。第２の犠牲層３２及び絶縁膜７形成後、周知のリソグラフィー法を
用いて図示しないレジスト膜を形成し、このレジスト膜をマスクにして絶縁膜７を、例え
ばＲＩＥ法を用いてエッチングする。このレジスト膜を除去する。
２の犠牲層３２及び絶縁膜７を連続的に形成する。第２の犠牲層３２は、例えば塗布法に
より数百nm〜数um厚の範囲で形成する。絶縁膜７は、例えばＣＶＤ法により数百nm〜数um
厚の範囲で形成する。第２の犠牲層３２及び絶縁膜７形成後、周知のリソグラフィー法を
用いて図示しないレジスト膜を形成し、このレジスト膜をマスクにして絶縁膜７を、例え
ばＲＩＥ法を用いてエッチングする。このレジスト膜を除去する。
ここで、第２の犠牲層３２には、ポリイミド樹脂を用いているが、代わりにＢＣＢ（Be
nzo−Cycro−Buten）樹脂、フッ素樹脂（parylen−Nなど）、或いはポリアミド樹脂など
の有機膜を用いてもよい。
nzo−Cycro−Buten）樹脂、フッ素樹脂（parylen−Nなど）、或いはポリアミド樹脂など
の有機膜を用いてもよい。
なお、本実施例では、第２の犠牲層３２を第１の犠牲層３１の周囲（上部及び側面）を
完全に覆うように設けている。図８に示すように、例えば、比較例のように第２の犠牲層
３２ａを第１の犠牲層３１ａ上部にのみ形成した場合、第１の犠牲層３１ａが露呈される
領域にプラズマダメージや第１の犠牲層３１ａの膜厚低下等が発生する。犠牲層３１ａの
膜厚低下が発生すると所望の中空構造が形成できないという問題点が発生する。また、中
空領域上の絶縁膜を形成する工程で、プロセスダメージによる第１の犠牲層３１ａの表面
荒れが発生し、その後の工程でＭＥＭＳ素子や第２の犠牲層３２ａが基板１から剥離する
という問題が発生する。
完全に覆うように設けている。図８に示すように、例えば、比較例のように第２の犠牲層
３２ａを第１の犠牲層３１ａ上部にのみ形成した場合、第１の犠牲層３１ａが露呈される
領域にプラズマダメージや第１の犠牲層３１ａの膜厚低下等が発生する。犠牲層３１ａの
膜厚低下が発生すると所望の中空構造が形成できないという問題点が発生する。また、中
空領域上の絶縁膜を形成する工程で、プロセスダメージによる第１の犠牲層３１ａの表面
荒れが発生し、その後の工程でＭＥＭＳ素子や第２の犠牲層３２ａが基板１から剥離する
という問題が発生する。
また、本実施例では、図１乃至３に示すような第１乃至３の中空領域を形成するために
、第２の犠牲層３２の高さを変化させているが必ずしもこれに限定されるものではない。
例えば、第２の犠牲層３２を一定な高さに形成し、第１乃至３の中空領域の高さを同じに
してもよい。或いは、ＭＥＭＳ素子領域２００の周辺部の第２の犠牲層３２を一定な高さ
に形成し、第２及び第３の中空領域の高さを同じにしてもよい。
、第２の犠牲層３２の高さを変化させているが必ずしもこれに限定されるものではない。
例えば、第２の犠牲層３２を一定な高さに形成し、第１乃至３の中空領域の高さを同じに
してもよい。或いは、ＭＥＭＳ素子領域２００の周辺部の第２の犠牲層３２を一定な高さ
に形成し、第２及び第３の中空領域の高さを同じにしてもよい。
次に、図９に示すように、絶縁膜７をマスクにして第２の犠牲層３２を、例えばＲＩＥ
法を用いてエッチングする。ここでは、ＲＩＥ法を用いて第２の犠牲層３２をエッチング
しているが、代わりにウエットエッチング法を用いてもよい。
法を用いてエッチングする。ここでは、ＲＩＥ法を用いて第２の犠牲層３２をエッチング
しているが、代わりにウエットエッチング法を用いてもよい。
続いて、図１０に示すように、端子３ａ、絶縁膜６及び絶縁膜７上に、例えばＣＶＤ法
を用いて絶縁膜８を形成する。絶縁膜８形成後、周知のリソグラフィー法を用いて図示し
ないレジスト膜を形成する。このレジスト膜をマスクにして、例えばＲＩＥ法により、絶
縁膜８と絶縁膜７を連続的にエッチングし、第１の中空領域１００、第２の中空領域１０
１、及び第３の中空領域１０２上に開口部９をそれぞれ形成する。このレジスト膜を除去
する。
を用いて絶縁膜８を形成する。絶縁膜８形成後、周知のリソグラフィー法を用いて図示し
ないレジスト膜を形成する。このレジスト膜をマスクにして、例えばＲＩＥ法により、絶
縁膜８と絶縁膜７を連続的にエッチングし、第１の中空領域１００、第２の中空領域１０
１、及び第３の中空領域１０２上に開口部９をそれぞれ形成する。このレジスト膜を除去
する。
ここでは、第１の中空領域１００、第２の中空領域１０１、及び第３の中空領域１０２
上に開口部９をそれぞれ形成しているが、必ずしもこれに限定されるものではない。開口
部９の位置及び個数を適宜変更してもよい。
上に開口部９をそれぞれ形成しているが、必ずしもこれに限定されるものではない。開口
部９の位置及び個数を適宜変更してもよい。
そして、図１１に示すように、例えばアッシング法を用いて第２の犠牲層３２と第１の
犠牲層３１を除去する。アッシング法により、灰化した第２の犠牲層３２と第１の犠牲層
３１は、開口部９を介して外部へ排出される。この結果、第１の中空領域１００、第２の
中空領域１０１、及び第３の中空領域１０２が形成される。
犠牲層３１を除去する。アッシング法により、灰化した第２の犠牲層３２と第１の犠牲層
３１は、開口部９を介して外部へ排出される。この結果、第１の中空領域１００、第２の
中空領域１０１、及び第３の中空領域１０２が形成される。
ここで、アッシング法には、酸素（Ｏ２）ガスを用いているが、代わりにオゾン（Ｏ３
）ガスを用いてもよい。オゾン（Ｏ３）ガスを用いた場合、酸素（Ｏ２）ガスよりもプラ
ズマダメージが低減される。プラズマダメージは、荷電粒子による絶縁膜の損傷を発生さ
せる。
）ガスを用いてもよい。オゾン（Ｏ３）ガスを用いた場合、酸素（Ｏ２）ガスよりもプラ
ズマダメージが低減される。プラズマダメージは、荷電粒子による絶縁膜の損傷を発生さ
せる。
次に、図１２に示すように、端子３ａ及び絶縁膜８上に、開口部９を封止するように有
機膜１０を塗布法により形成する。有機膜１０の形成では、第１の中空領域１００、第２
の中空領域１０１、及び第３の中空領域１０２中に有機膜１０が侵入しないように、有機
膜１０の粘度や塗布法による回転数等を適宜適切な条件に設定することが重要である。
機膜１０を塗布法により形成する。有機膜１０の形成では、第１の中空領域１００、第２
の中空領域１０１、及び第３の中空領域１０２中に有機膜１０が侵入しないように、有機
膜１０の粘度や塗布法による回転数等を適宜適切な条件に設定することが重要である。
有機膜１０を塗布形成後、ＭＥＭＳデバイス領域外の有機膜１０をエッチングする。有
機膜１０及び絶縁膜８上に絶縁膜１１を、例えばＣＶＤ法を用いて形成し、ＭＥＭＳデバ
イス領域外の絶縁膜１１をエッチングし、ＭＥＭＳデバイス８０が完成する。なお、絶縁
膜１１は、例えばＭＥＭＳデバイス８０の防湿対策として用いられる。
機膜１０及び絶縁膜８上に絶縁膜１１を、例えばＣＶＤ法を用いて形成し、ＭＥＭＳデバ
イス領域外の絶縁膜１１をエッチングし、ＭＥＭＳデバイス８０が完成する。なお、絶縁
膜１１は、例えばＭＥＭＳデバイス８０の防湿対策として用いられる。
上述したように、本実施例のＭＥＭＳデバイスの製造方法、ＭＥＭＳデバイスでは、Ｍ
ＥＭＳ素子領域２００上に第１の中空領域１００が設けられる。第１の中空領域１００の
外周部には第１の中空領域１００よりも高さの低い第２の中空領域１０１が設けられる。
第２の中空領域１０１の外周部には第２の中空領域１０１よりも高さの低い第３の中空領
域１０２が設けられる。第１の中空領域１００、第２の中空領域１０１、及び第３の中空
領域１０２上には、絶縁膜７が設けられる。絶縁膜７及び第３の中空領域１０２の側面に
は絶縁膜８が第１の中空領域１００、第２の中空領域１０１、及び第３の中空領域１０２
を覆うように設けられる。積層される絶縁膜７及び８には開口部９が設けられ、開口部９
を封止するように、有機膜１０及び絶縁膜１１から構成される封止材が設けられる。中空
領域の形成工程では、配線層４上の絶縁膜６を覆うように形成される第１の犠牲層３１と
、第２の電極５ｂとを完全に覆うように第１の犠牲層３１よりも面積の大きな第２の犠牲
層３２が設けられる。第１の犠牲層３１と第２の犠牲層３２はアッシング法で除去され、
中空領域が形成されるまで第１の犠牲層３１表面は第２の犠牲層３２で保護されている。
ＥＭＳ素子領域２００上に第１の中空領域１００が設けられる。第１の中空領域１００の
外周部には第１の中空領域１００よりも高さの低い第２の中空領域１０１が設けられる。
第２の中空領域１０１の外周部には第２の中空領域１０１よりも高さの低い第３の中空領
域１０２が設けられる。第１の中空領域１００、第２の中空領域１０１、及び第３の中空
領域１０２上には、絶縁膜７が設けられる。絶縁膜７及び第３の中空領域１０２の側面に
は絶縁膜８が第１の中空領域１００、第２の中空領域１０１、及び第３の中空領域１０２
を覆うように設けられる。積層される絶縁膜７及び８には開口部９が設けられ、開口部９
を封止するように、有機膜１０及び絶縁膜１１から構成される封止材が設けられる。中空
領域の形成工程では、配線層４上の絶縁膜６を覆うように形成される第１の犠牲層３１と
、第２の電極５ｂとを完全に覆うように第１の犠牲層３１よりも面積の大きな第２の犠牲
層３２が設けられる。第１の犠牲層３１と第２の犠牲層３２はアッシング法で除去され、
中空領域が形成されるまで第１の犠牲層３１表面は第２の犠牲層３２で保護されている。
このため、ＭＥＭＳ素子領域２００上に安定した形状の中空領域を形成することができ
る。また、プロセス工程中でのプラズマダメージによる第１の犠牲層３１の表面荒れ、Ｍ
ＥＭＳ素子や第２の犠牲層３２の基板１から剥離を防止することができる。したがって、
ＭＥＭＳデバイス８０の高信頼性化及び高歩留化を達成することができる。
る。また、プロセス工程中でのプラズマダメージによる第１の犠牲層３１の表面荒れ、Ｍ
ＥＭＳ素子や第２の犠牲層３２の基板１から剥離を防止することができる。したがって、
ＭＥＭＳデバイス８０の高信頼性化及び高歩留化を達成することができる。
なお、本実施例では、有機膜１０と絶縁膜１１を封止材として用いているが、耐湿性要
求が比較的低いＭＥＭＳデバイスや、ＭＥＭＳデバイスをモジュール実装する時に防湿対
策が可能な場合では、封止材として有機膜のみを使用してもよい。
求が比較的低いＭＥＭＳデバイスや、ＭＥＭＳデバイスをモジュール実装する時に防湿対
策が可能な場合では、封止材として有機膜のみを使用してもよい。
次に、本発明の実施例２に係るＭＥＭＳデバイスの製造方法、ＭＥＭＳデバイスについ
て、図面を参照して説明する。図１３はＭＥＭＳデバイスを示す断面図である。本実施例
では、中空領域を覆う絶縁膜の構造を簡略化している。
て、図面を参照して説明する。図１３はＭＥＭＳデバイスを示す断面図である。本実施例
では、中空領域を覆う絶縁膜の構造を簡略化している。
以下、実施例１と同一構成部分には、同一符号を付してその部分の説明を省略し、異な
る部分のみ説明する。
る部分のみ説明する。
図１３に示すように、ＭＥＭＳデバイス８１は、ＭＥＭＳ素子領域２００に可動部が設
けられるＲＦ−ＭＥＭＳである。ＲＦ−ＭＥＭＳは、例えば移動体機器等の高周波部品に
適用され、具体的にはスイッチ、フィルタ、或いはバラクタなどのデバイスに適用される
。ＭＥＭＳデバイス８１では、ＭＥＭＳ素子領域２００上に、基板と絶縁膜の間隔Ｌ１を
有する第１の中空領域１００が設けられる。第１の中空領域１００の外周部には、基板と
絶縁膜の間隔Ｌ２を有する第２の中空領域１０１が絶縁膜６上に設けられる。第２の中空
領域１０１の外周部には、基板と絶縁膜の間隔Ｌ３を有する第３の中空領域１０３が絶縁
膜６上に設けられる。
けられるＲＦ−ＭＥＭＳである。ＲＦ−ＭＥＭＳは、例えば移動体機器等の高周波部品に
適用され、具体的にはスイッチ、フィルタ、或いはバラクタなどのデバイスに適用される
。ＭＥＭＳデバイス８１では、ＭＥＭＳ素子領域２００上に、基板と絶縁膜の間隔Ｌ１を
有する第１の中空領域１００が設けられる。第１の中空領域１００の外周部には、基板と
絶縁膜の間隔Ｌ２を有する第２の中空領域１０１が絶縁膜６上に設けられる。第２の中空
領域１０１の外周部には、基板と絶縁膜の間隔Ｌ３を有する第３の中空領域１０３が絶縁
膜６上に設けられる。
第１の中空領域１００、第２の中空領域１０１、及び第３の中空領域１０２上と、第３
の中空領域１０２側面とには、第１の中空領域１００、第２の中空領域１０１、及び第３
の中空領域１０２を覆うように、絶縁膜２１が設けられる。第１の中空領域１００、第２
の中空領域１０１、及び第３の中空領域１０２上の絶縁膜２１には開口部２２がそれぞれ
設けられる。絶縁膜２１上には、開口部２２を封止するように、有機膜１０が設けられる
。有機膜１０及び絶縁膜２２上には、絶縁膜１１が設けられる。
の中空領域１０２側面とには、第１の中空領域１００、第２の中空領域１０１、及び第３
の中空領域１０２を覆うように、絶縁膜２１が設けられる。第１の中空領域１００、第２
の中空領域１０１、及び第３の中空領域１０２上の絶縁膜２１には開口部２２がそれぞれ
設けられる。絶縁膜２１上には、開口部２２を封止するように、有機膜１０が設けられる
。有機膜１０及び絶縁膜２２上には、絶縁膜１１が設けられる。
ここで、絶縁膜２１には、シリコン窒化膜（ＳｉＮ膜）を用いているが、代わりにシリ
コン酸化膜（ＳｉＯ２）、ＳｉＯＮ膜、或いはＳｉＯＣＨ膜などを用いてもよい。
コン酸化膜（ＳｉＯ２）、ＳｉＯＮ膜、或いはＳｉＯＣＨ膜などを用いてもよい。
次に、ＭＥＭＳデバイスの製造方法について、図１４及び図１５を参照して説明する。
図１４及び図１５はＭＥＭＳデバイスの製造工程を示す断面図である。本実施例では、第
２の犠牲層３２までの工程は実施例１と同様である。
図１４及び図１５はＭＥＭＳデバイスの製造工程を示す断面図である。本実施例では、第
２の犠牲層３２までの工程は実施例１と同様である。
図１４に示すように、第２の犠牲層３２上に周知のリソグラフィー法を用いてレジスト
膜４１を形成する。レジスト膜４１をマスクにして、例えばＲＩＥ法を用いて第２の犠牲
層３２をエッチングする。ここでは、ＲＩＥ法を用いて第２の犠牲層３２をエッチングし
ているが、代わりにウエットエッチング法を用いてもよい。レジスト膜４１を除去する。
膜４１を形成する。レジスト膜４１をマスクにして、例えばＲＩＥ法を用いて第２の犠牲
層３２をエッチングする。ここでは、ＲＩＥ法を用いて第２の犠牲層３２をエッチングし
ているが、代わりにウエットエッチング法を用いてもよい。レジスト膜４１を除去する。
続いて、図１５に示すように、端子３ａ、絶縁膜６及び第２の犠牲層３２上に、例えば
ＣＶＤ法を用いて絶縁膜２１を形成する。絶縁膜２１形成後、周知のリソグラフィー法を
用いて図示しないレジスト膜を形成する。このレジスト膜をマスクにして、例えばＲＩＥ
法により、絶縁膜２１をエッチングし、第１の中空領域１００、第２の中空領域１０１、
及び第３の中空領域１０２上に開口部２２をそれぞれ形成する。このレジスト膜を除去す
る。これ以降の工程は実施例１と同様なので説明を省略する。
ＣＶＤ法を用いて絶縁膜２１を形成する。絶縁膜２１形成後、周知のリソグラフィー法を
用いて図示しないレジスト膜を形成する。このレジスト膜をマスクにして、例えばＲＩＥ
法により、絶縁膜２１をエッチングし、第１の中空領域１００、第２の中空領域１０１、
及び第３の中空領域１０２上に開口部２２をそれぞれ形成する。このレジスト膜を除去す
る。これ以降の工程は実施例１と同様なので説明を省略する。
上述したように、本実施例のＭＥＭＳデバイスの製造方法、ＭＥＭＳデバイスでは、Ｍ
ＥＭＳ素子領域２００上に第１の中空領域１００が設けられる。第１の中空領域１００の
外周部には第１の中空領域１００よりも高さの低い第２の中空領域１０１が設けられる。
第２の中空領域１０１の外周部には第２の中空領域１０１よりも高さの低い第３の中空領
域１０２が設けられる。第１の中空領域１００、第２の中空領域１０１、及び第３の中空
領域１０２の周囲には、絶縁膜２１が設けられる。絶縁膜２１には開口部２２が設けられ
、開口部２２を封止するように、有機膜１０及び絶縁膜１１から構成される封止材が設け
られる。中空領域の形成工程では、配線層４上の絶縁膜６を覆うように形成される第１の
犠牲層３１と、第２の電極５ｂとを完全に覆うように第１の犠牲層３１よりも面積の大き
な第２の犠牲層３２が設けられる。第１の犠牲層３１と第２の犠牲層３２がアッシング法
で除去され、中空領域が形成されるまで第１の犠牲層３１表面は第２の犠牲層３２で保護
されている。
ＥＭＳ素子領域２００上に第１の中空領域１００が設けられる。第１の中空領域１００の
外周部には第１の中空領域１００よりも高さの低い第２の中空領域１０１が設けられる。
第２の中空領域１０１の外周部には第２の中空領域１０１よりも高さの低い第３の中空領
域１０２が設けられる。第１の中空領域１００、第２の中空領域１０１、及び第３の中空
領域１０２の周囲には、絶縁膜２１が設けられる。絶縁膜２１には開口部２２が設けられ
、開口部２２を封止するように、有機膜１０及び絶縁膜１１から構成される封止材が設け
られる。中空領域の形成工程では、配線層４上の絶縁膜６を覆うように形成される第１の
犠牲層３１と、第２の電極５ｂとを完全に覆うように第１の犠牲層３１よりも面積の大き
な第２の犠牲層３２が設けられる。第１の犠牲層３１と第２の犠牲層３２がアッシング法
で除去され、中空領域が形成されるまで第１の犠牲層３１表面は第２の犠牲層３２で保護
されている。
このため、実施例１の効果の他にプロセスの短縮化が図れる。したがって、ＭＥＭＳデ
バイス８０の製造コストを低減化することができる。
バイス８０の製造コストを低減化することができる。
次に、本発明の実施例３に係るＭＥＭＳデバイスの製造方法について、図面を参照して
説明する。図１６はＭＥＭＳデバイスの製造工程を示す断面図である。本実施例では、Ｍ
ＥＭＳデバイスの製造工程を短縮化している。
説明する。図１６はＭＥＭＳデバイスの製造工程を示す断面図である。本実施例では、Ｍ
ＥＭＳデバイスの製造工程を短縮化している。
以下、実施例１と同一構成部分には、同一符号を付してその部分の説明を省略し、異な
る部分のみ説明する。
る部分のみ説明する。
図１６に示すように、絶縁膜６上に第１の犠牲層３３を、例えば塗布法により形成する
。第１の犠牲層３３は、例えば感光性ポリイミド樹脂である。周知のリソグラフィー法を
用いて第１の犠牲層３３に光を照射し、第１の犠牲層３３の照射部分を変性させエッチン
グ除去する。第１の犠牲層３３形成後、レジスト膜をマスクにして、例えばＲＩＥ法によ
り配線層４上の絶縁膜６を、例えばＲＩＥ（Reactive Ion Etching）法を用いてエッチン
グして開口部を形成し、配線層４表面が露呈される。このレジスト膜を除去する。なお、
レジスト膜を用いずに、第１の犠牲層３３をマスクにして開口部を形成してもよい。
。第１の犠牲層３３は、例えば感光性ポリイミド樹脂である。周知のリソグラフィー法を
用いて第１の犠牲層３３に光を照射し、第１の犠牲層３３の照射部分を変性させエッチン
グ除去する。第１の犠牲層３３形成後、レジスト膜をマスクにして、例えばＲＩＥ法によ
り配線層４上の絶縁膜６を、例えばＲＩＥ（Reactive Ion Etching）法を用いてエッチン
グして開口部を形成し、配線層４表面が露呈される。このレジスト膜を除去する。なお、
レジスト膜を用いずに、第１の犠牲層３３をマスクにして開口部を形成してもよい。
次に、この開口部及び第１の犠牲層３３上に配線層をパターン形成する。この結果、配
線層４に接続されるアンカー部５１を有する第２の電極５ｂが形成される。第１の電極５
ａ及び第２の電極５ｂがＭＥＭＳ素子の可動部となる。
線層４に接続されるアンカー部５１を有する第２の電極５ｂが形成される。第１の電極５
ａ及び第２の電極５ｂがＭＥＭＳ素子の可動部となる。
続いて、絶縁膜６、第１の犠牲層３３、及び第２の電極５ｂ上に第２の犠牲層３４を、
例えば塗布法により形成する。第２の犠牲層３４は、例えば感光性ポリイミド樹脂である
。周知のリソグラフィー法を用いて第２の犠牲層３４に光を照射し、第２の犠牲層３４の
照射部分を変性させエッチング除去する。これ以降の工程は、実施例１と同様なので説明
を省略する。
例えば塗布法により形成する。第２の犠牲層３４は、例えば感光性ポリイミド樹脂である
。周知のリソグラフィー法を用いて第２の犠牲層３４に光を照射し、第２の犠牲層３４の
照射部分を変性させエッチング除去する。これ以降の工程は、実施例１と同様なので説明
を省略する。
上述したように、本実施例のＭＥＭＳデバイスの製造方法では、配線層４上の絶縁膜６
を覆うように形成される感光性の第１の犠牲層３３と、第２の電極５ｂとを完全に覆うよ
うに第１の犠牲層３３よりも面積の大きな感光性の第２の犠牲層３４が設けられる。第１
の犠牲層３３と第２の犠牲層３４がアッシング法で除去され、中空領域が形成されるまで
第１の犠牲層３３表面は第２の犠牲層３４で保護されている。
を覆うように形成される感光性の第１の犠牲層３３と、第２の電極５ｂとを完全に覆うよ
うに第１の犠牲層３３よりも面積の大きな感光性の第２の犠牲層３４が設けられる。第１
の犠牲層３３と第２の犠牲層３４がアッシング法で除去され、中空領域が形成されるまで
第１の犠牲層３３表面は第２の犠牲層３４で保護されている。
このため、実施例１の効果の他にプロセスの短縮化が図れる。したがって、ＭＥＭＳデ
バイス８０の製造コストを低減化することができる。
バイス８０の製造コストを低減化することができる。
本発明は、上記実施例に限定されるものではなく、発明の趣旨を逸脱しない範囲で、種
々、変更してもよい。
々、変更してもよい。
実施例では、ＲＦ−ＭＥＭＳに適用しているが、光ＭＥＭＳ、センサＭＥＭＳ、バイオ
ＭＥＭＳなどにも適用することができる。例えば、光ＭＥＭＳには光通信用スイッチなど
がある。センサＭＥＭＳには加速度センサ、赤外線センサ、五感センサなどがある。バイ
オＭＥＭＳには医療用バイオセンサなどが含まれる。
ＭＥＭＳなどにも適用することができる。例えば、光ＭＥＭＳには光通信用スイッチなど
がある。センサＭＥＭＳには加速度センサ、赤外線センサ、五感センサなどがある。バイ
オＭＥＭＳには医療用バイオセンサなどが含まれる。
本発明は、以下の付記に記載されているような構成が考えられる。
（付記１） 基板上に設けられる第１の配線層と、アンカー部で前記第１の配線層に接続
され、前記第１の配線層上部に前記第１の配線層と離間配置される第２の配線層とが設け
られるＭＥＭＳ素子領域と、前記ＭＥＭＳ素子領域上に設けられる第１の中空領域と、前
記ＭＥＭＳ素子領域の外周部上に設けられ、前記第１の中空領域よりも高さが低い第２の
中空領域と、前記第２の中空領域の外周部上に設けられ、前記第２の中空領域よりも高さ
が低い第３の中空領域と、前記第１乃至３の中空領域上に設けられる第１の絶縁膜と、前
記第１の絶縁膜上及び前記第３の中空領域の側面に設けられ、前記第１乃至３の中空領域
の周囲を覆うように設けられる第２の絶縁膜と、前記第１乃至３の中空領域上の積層され
る前記第１及び第２の絶縁膜に設けられる開口部と、前記開口部を封止し、前記第１乃至
３の中空領域を保持するように前記第２の絶縁膜上に設けられる封止材とを具備するＭＥ
ＭＳデバイス。
（付記１） 基板上に設けられる第１の配線層と、アンカー部で前記第１の配線層に接続
され、前記第１の配線層上部に前記第１の配線層と離間配置される第２の配線層とが設け
られるＭＥＭＳ素子領域と、前記ＭＥＭＳ素子領域上に設けられる第１の中空領域と、前
記ＭＥＭＳ素子領域の外周部上に設けられ、前記第１の中空領域よりも高さが低い第２の
中空領域と、前記第２の中空領域の外周部上に設けられ、前記第２の中空領域よりも高さ
が低い第３の中空領域と、前記第１乃至３の中空領域上に設けられる第１の絶縁膜と、前
記第１の絶縁膜上及び前記第３の中空領域の側面に設けられ、前記第１乃至３の中空領域
の周囲を覆うように設けられる第２の絶縁膜と、前記第１乃至３の中空領域上の積層され
る前記第１及び第２の絶縁膜に設けられる開口部と、前記開口部を封止し、前記第１乃至
３の中空領域を保持するように前記第２の絶縁膜上に設けられる封止材とを具備するＭＥ
ＭＳデバイス。
（付記２） 前記封止材は、ポリイミド膜と前記ポリイミド膜上の絶縁膜とから構成され
る付記１に記載のＭＥＭＳデバイス。
る付記１に記載のＭＥＭＳデバイス。
１ 基板
２ 層間絶縁膜
３ａ、３ｂ 端子
４ 配線層
５ａ 第１の電極
５ｂ 第２の電極
６、７、８、１１、２１ 絶縁膜
９、２２ 開口部
１０ 有機膜
３１、３１ａ、３３ 第１の犠牲層
３２、３２ａ、３４ 第２の犠牲層
４１ レジスト膜
５１ アンカー部
８０、８１ ＭＥＭＳデバイス
１００ 第１の中空領域
１０１ 第２の中空領域
１０２ 第３の中空領域
Ｌ１〜Ｌ３ 基板と絶縁膜の間隔
２ 層間絶縁膜
３ａ、３ｂ 端子
４ 配線層
５ａ 第１の電極
５ｂ 第２の電極
６、７、８、１１、２１ 絶縁膜
９、２２ 開口部
１０ 有機膜
３１、３１ａ、３３ 第１の犠牲層
３２、３２ａ、３４ 第２の犠牲層
４１ レジスト膜
５１ アンカー部
８０、８１ ＭＥＭＳデバイス
１００ 第１の中空領域
１０１ 第２の中空領域
１０２ 第３の中空領域
Ｌ１〜Ｌ３ 基板と絶縁膜の間隔
Claims (5)
- 基板上に第１の配線層を形成する工程と、
前記第１の配線層及び前記基板上に第１の絶縁膜を形成する工程と、
前記第１の絶縁膜上に、前記第１の配線層を覆うように第１の犠牲層を形成し、前記第１
の犠牲層及び前記第１の絶縁膜を前記第１の配線層表面が露呈するようにエッチングして
第１の開口部を形成する工程と、
前記開口部に埋設される部分がアンカー部となり、前記開口部及び前記第１の犠牲層上に
第２の配線層を設け、ＭＥＭＳ素子を形成する工程と、
前記第１の絶縁膜、前記第２の配線層、及び前記第１の犠牲層上に第２の犠牲層を形成す
る工程と、
前記第２の犠牲層上に前記第２の配線層及び前記第１の犠牲層の配置領域よりも広い第２
の絶縁膜を形成する工程と、
前記第２の絶縁膜をマスクにして、前記第２の犠牲層をエッチングする工程と、
前記第２の絶縁膜及び前記第１の絶縁膜上に第３の絶縁膜を形成する工程と、
前記第２の犠牲層上の前記第２及び第３の絶縁膜をエッチングして第２の開口部を形成す
る工程と、
前記第２の開口部を介して、前記第1及び第２の犠牲層を除去する工程と、
前記第２の開口部を封止し、前記ＭＥＭＳ素子が形成される領域に設けられた中空領域を
保持するように、前記第３の絶縁膜上に封止材を形成する工程と、
を具備することを特徴とするＭＥＭＳデバイスの製造方法。 - 基板上に第１の配線層を形成する工程と、
前記第１の配線層及び前記基板上に第１の絶縁膜を形成する工程と、
前記第１の絶縁膜上に、前記第１の配線層を覆うように第１の犠牲層を形成し、前記第１
の犠牲層及び前記第１の絶縁膜を前記第１の配線層表面が露呈するようにエッチングして
第１の開口部を形成する工程と、
前記開口部に埋設される部分がアンカー部となり、前記開口部及び前記第１の犠牲層上に
第２の配線層を設け、ＭＥＭＳ素子を形成する工程と、
前記第２の配線層及び前記第１の犠牲層の上部及び側面を覆うように、前記第２の配線層
及び前記第１の犠牲層の配置領域よりも広い第２の犠牲層を形成する工程と、
前記第２の犠牲層及び前記第１の絶縁膜上に第２の絶縁膜を形成する工程と、
前記第２の犠牲層上の前記第２の絶縁膜をエッチングして第２の開口部を形成する工程と
、
前記第２の開口部を介して、前記第1及び第２の犠牲層を除去する工程と、
前記第２の開口部を封止し、前記ＭＥＭＳ素子が形成される領域に設けられた中空領域を
保持するように、前記第２の絶縁膜上に封止材を形成する工程と、
を具備することを特徴とするＭＥＭＳデバイスの製造方法。 - 前記第２の犠牲膜は、レジスト膜をマスクにして、ＲＩＥ法或いはウェットエッチング
法を用いてパターン形成されることを特徴とする請求項２に記載のＭＥＭＳデバイスの製
造方法。 - 前記封止材は、有機膜と前記有機膜上の絶縁膜から構成されることを特徴とする請求項
１乃至３のいずれか１項に記載のＭＥＭＳデバイスの製造方法。 - 基板上に設けられる第１の配線層と、アンカー部で前記第１の配線層に接続され、前記
第１の配線層上部に前記第１の配線層と離間配置される第２の配線層とが設けられるＭＥ
ＭＳ素子領域と、
前記ＭＥＭＳ素子領域上に設けられる第１の中空領域と、
前記ＭＥＭＳ素子領域の外周部上に設けられ、前記第１の中空領域よりも高さが低い第２
の中空領域と、
前記第２の中空領域の外周部上に設けられ、前記第２の中空領域よりも高さが低い第３の
中空領域と、
前記第１乃至３の中空領域の上部及び側面を覆うように設けられる絶縁膜と、
前記第１乃至３の中空領域上の前記絶縁膜に設けられる開口部と、
前記開口部を封止し、前記第１乃至３の中空領域を保持するように前記絶縁膜上に設けら
れる封止材と、
を具備することを特徴とするＭＥＭＳデバイス。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2009240641A JP2011083881A (ja) | 2009-10-19 | 2009-10-19 | Ｍｅｍｓデバイスの製造方法、ｍｅｍｓデバイス |
| US12/907,110 US20110095382A1 (en) | 2009-10-19 | 2010-10-19 | Mems device |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2009240641A JP2011083881A (ja) | 2009-10-19 | 2009-10-19 | Ｍｅｍｓデバイスの製造方法、ｍｅｍｓデバイス |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2011083881A true JP2011083881A (ja) | 2011-04-28 |
Family
ID=43897665
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2009240641A Pending JP2011083881A (ja) | 2009-10-19 | 2009-10-19 | Ｍｅｍｓデバイスの製造方法、ｍｅｍｓデバイス |
Country Status (2)
| Country | Link |
|---|---|
| US (1) | US20110095382A1 (ja) |
| JP (1) | JP2011083881A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2014156782A1 (ja) * | 2013-03-28 | 2014-10-02 | 東京エレクトロン株式会社 | 中空構造体の製造方法 |
Families Citing this family (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| DE102013102213B4 (de) * | 2013-03-06 | 2020-01-02 | Snaptrack, Inc. | Miniaturisiertes Bauelement mit Dünnschichtabdeckung und Verfahren zur Herstellung |
| JP2014184513A (ja) | 2013-03-22 | 2014-10-02 | Toshiba Corp | 電気部品およびその製造方法 |
| JP2014200857A (ja) | 2013-04-01 | 2014-10-27 | 株式会社東芝 | Ｍｅｍｓ装置及びその製造方法 |
| JP2015174150A (ja) * | 2014-03-13 | 2015-10-05 | 株式会社東芝 | Ｍｅｍｓデバイスおよびその製造方法 |
| JP6331552B2 (ja) * | 2014-03-25 | 2018-05-30 | セイコーエプソン株式会社 | Ｍｅｍｓデバイス及びその製造方法 |
| JP2021150574A (ja) * | 2020-03-23 | 2021-09-27 | キオクシア株式会社 | 半導体装置 |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2009178815A (ja) * | 2008-01-31 | 2009-08-13 | Toshiba Corp | マイクロマシン装置及びマイクロマシン装置の製造方法 |
| JP2009196078A (ja) * | 2008-01-25 | 2009-09-03 | Toshiba Corp | 電気部品 |
Family Cites Families (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7008812B1 (en) * | 2000-05-30 | 2006-03-07 | Ic Mechanics, Inc. | Manufacture of MEMS structures in sealed cavity using dry-release MEMS device encapsulation |
| WO2004037711A2 (en) * | 2002-10-23 | 2004-05-06 | Rutgers, The State University Of New Jersey | Processes for hermetically packaging wafer level microscopic structures |
| US7381583B1 (en) * | 2004-05-24 | 2008-06-03 | The United States Of America As Represented By The Secretary Of The Air Force | MEMS RF switch integrated process |
| JP2009095938A (ja) * | 2007-10-17 | 2009-05-07 | Toshiba Corp | 微小電気機械装置及びその製造方法 |
-
2009
- 2009-10-19 JP JP2009240641A patent/JP2011083881A/ja active Pending
-
2010
- 2010-10-19 US US12/907,110 patent/US20110095382A1/en not_active Abandoned
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2009196078A (ja) * | 2008-01-25 | 2009-09-03 | Toshiba Corp | 電気部品 |
| JP2009178815A (ja) * | 2008-01-31 | 2009-08-13 | Toshiba Corp | マイクロマシン装置及びマイクロマシン装置の製造方法 |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2014156782A1 (ja) * | 2013-03-28 | 2014-10-02 | 東京エレクトロン株式会社 | 中空構造体の製造方法 |
| JP2014188656A (ja) * | 2013-03-28 | 2014-10-06 | Tokyo Electron Ltd | 中空構造体の製造方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| US20110095382A1 (en) | 2011-04-28 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US9771259B2 (en) | Method for fabricating electronic device package | |
| US9550666B2 (en) | MEMS device with release aperture | |
| TWI556331B (zh) | 微機電裝置及其形成方法 | |
| TWI499010B (zh) | 微機電系統裝置及其製造方法 | |
| TWI387065B (zh) | 電子裝置封裝件及其形成方法 | |
| US8709849B2 (en) | Wafer level packaging | |
| US8552565B2 (en) | Chip package and method for forming the same | |
| JP2011083881A (ja) | Ｍｅｍｓデバイスの製造方法、ｍｅｍｓデバイス | |
| JP4596001B2 (ja) | 半導体装置の製造方法 | |
| TW201234557A (en) | Chip package and fabrication method thereof | |
| US9540231B2 (en) | MEMS device with a bonding layer embedded in the cap | |
| US8975118B2 (en) | Component having a via and method for manufacturing it | |
| US20120168939A1 (en) | Chip package and method for forming the same | |
| TW201743371A (zh) | 用於具有雙鑲嵌所形成的電極之微機電裝置的方法和系統 | |
| US20160355393A1 (en) | Chip package and manufacturing method thereof | |
| JP2011049303A (ja) | 電気部品およびその製造方法 | |
| US20100025860A1 (en) | Semiconductor device and manufacturing method of semiconductor device | |
| US20150344298A1 (en) | Electronic component and manufacturing method of the same | |
| JP2010232400A (ja) | 半導体基板と半導体基板の製造方法および半導体パッケージ | |
| TWI418002B (zh) | 晶片封裝體及其製造方法 | |
| JP2011218463A (ja) | 電子装置の製造方法 | |
| TWI437689B (zh) | 半導體裝置 | |
| JP5460069B2 (ja) | 半導体基板と半導体パッケージおよび半導体基板の製造方法 | |
| JP2010093273A (ja) | 半導体装置の製造方法 | |
| JP2006224219A (ja) | Ｍｅｍｓ素子の製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| RD02 | Notification of acceptance of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7422 Effective date: 20111125 |
|
| RD04 | Notification of resignation of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7424 Effective date: 20111205 |
|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20120222 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20130510 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20130529 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20130711 |
|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20130927 |