JP6269113B2 - Ｍｅｍｓ素子及びその製造方法 - Google Patents

Description

本発明は、ＭＥＭＳ(Micro Electro Mechanical Systems)素子及びその製造方法に関する。

従来のＭＥＭＳ素子は、真空封止または一定圧の不活性ガス等を気密封止したキャビティ等の空間に振動子等のＭＥＭＳ部を配置して作製されている（例えば特許文献１参照）。このキャビティ等の空間は、酸化シリコン膜からなる絶縁膜を犠牲材として使用し、この犠牲材をエッチングで除去することで形成されている。このため、キャビティ等の空間の内壁にはガスが発生しやすい酸化シリコン膜が多く用いられることになる。その結果、その空間内に酸化シリコン膜から発生したガスが溜まり、真空度を劣化させること、または気密封止圧を変動させることがある。それにより、ＭＥＭＳ部の性能や信頼性が低下する原因となっていた。

特開２０１０−３００２１（図４）

本発明の幾つかの態様は、ＭＥＭＳ部が配置される空間の内壁からガスが発生することを抑制しつつＭＥＭＳ部の電極を前記空間の外側に取り出すことができるＭＥＭＳ素子及びその製造方法に関連している。

本発明の一態様は、第１の窒化シリコン膜とシリコン膜によって覆われた空間に、第１及び第２の電極を有するＭＥＭＳ部が配置されており、前記シリコン膜は第１及び第２のリング状の孔を有し、前記第１のリング状の孔の内側に位置する前記シリコン膜が前記第１の電極に電気的に接続されており、前記第２のリング状の孔の内側に位置する前記シリコン膜が前記第２の電極に電気的に接続されており、前記第１及び第２のリング状の孔それぞれが第２の窒化シリコン膜によって埋められていることを特徴とするＭＥＭＳ素子である。

上記本発明の一態様によれば、ＭＥＭＳ部を配置する空間を窒化シリコン膜とシリコン膜によって形成するため、空間の内壁からガスが発生することを抑制できるとともに、第１のリング状の孔の内側に位置する前記シリコン膜を第１の電極に電気的に接続し、第２のリング状の孔の内側に位置する前記シリコン膜を第２の電極に電気的に接続することで、ＭＥＭＳ部の電極を前記空間の外側に取り出すことができる。

また、上記本発明の一態様において、前記ＭＥＭＳ部は前記第１の窒化シリコン膜上に配置され、前記シリコン膜は、前記ＭＥＭＳ部上方に配置され、且つ前記ＭＥＭＳ部の周囲に位置する前記第１の窒化シリコン膜に密着している。

上記本発明の一態様によれば、シリコン膜をＭＥＭＳ部の周囲に位置する第１の窒化シリコン膜に密着させることで、前記ＭＥＭＳ部の上方を覆うシリコン膜と前記ＭＥＭＳ部下の第１の窒化シリコン膜によって３次元的に取り囲んで密閉することができ、気密構造を作ることができる。

また、上記本発明の一態様において、前記第１の電極上に配置され、前記第１のリング状の孔の内側に位置する前記シリコン膜下に配置された第１の電極台と、前記第２の電極上に配置され、前記第２のリング状の孔の内側に位置する前記シリコン膜下に配置された第２の電極台と、前記第１の窒化シリコン膜上に密着されたシリコン台と、を有し、前記ＭＥＭＳ部は前記第１の窒化シリコン膜上に配置され、前記シリコン台は前記ＭＥＭＳ部の周囲に位置し、前記シリコン膜は、前記ＭＥＭＳ部上方に配置され、且つ前記シリコン台に密着している。

上記本発明の一態様によれば、ＭＥＭＳ部を配置する空間を窒化シリコン膜とシリコン膜によって形成するため、空間の内壁からガスが発生することを抑制できるとともに、第１のリング状の孔の内側に位置する前記シリコン膜を第１の電極台を介して第１の電極に電気的に接続し、第２のリング状の孔の内側に位置する前記シリコン膜を第２の電極台を介して第２の電極に電気的に接続することで、ＭＥＭＳ部の電極を前記空間の外側に取り出すことができる。

また、上記本発明の一態様において、前記シリコン膜は第１の孔を有し、前記第１の孔が金属膜によって埋められており、前記金属膜、前記シリコン膜、前記第１及び第２の窒化シリコン膜によって気密構造が形成されている。

また、上記本発明の一態様において、前記シリコン膜上に形成された第１の絶縁膜と、前記第１の絶縁膜に形成され、前記第１の孔上に位置する第２の孔と、前記第１の絶縁膜上に形成された第２の絶縁膜と、を有し、前記第１及び第２の孔が前記金属膜によって埋められている。

上記本発明の一態様によれば、第１及び第２の孔が金属膜によって埋められ、その金属膜上に第２の絶縁膜を形成することで、金属膜が完全に埋め込まれる。このため、第２の絶縁膜上には金属膜が露出しない。従って、外部からの機械的ストレスに対するＭＥＭＳ部の耐性を向上させることができる。

また、本発明の一態様において、前記第１の孔が前記ＭＥＭＳ部の可動電極の直上には配置されていない。これにより、ＭＥＭＳ部の信頼性が低下することを抑制できる。

また、本発明の一態様において、前記ＭＥＭＳ部は半導体基板上に配置されており、前記半導体基板には集積回路が形成されている。このように半導体基板上にＭＥＭＳ部を集積回路とともに形成することにより、小型化または製造コストの低減が可能となる。

本発明の一態様は、第１の窒化シリコン膜上に第１及び第２の電極を有するＭＥＭＳ部を形成し、前記ＭＥＭＳ部を覆う犠牲層を前記第１の窒化シリコン膜上に形成し、前記犠牲層に、前記第１の電極上に位置する第１の接続孔及び前記第２の電極上に位置する第２の接続孔を形成し、前記犠牲層の周囲に位置する前記第１の窒化シリコン膜上に密着し、前記第１及び第２の接続孔内に形成され、前記犠牲層を覆うシリコン膜を形成し、前記シリコン膜に第１のリング状の孔を形成することによって前記第１の接続孔内の前記シリコン膜を分離するとともに、前記シリコン膜に第２のリング状の孔を形成することによって前記第２の接続孔内の前記シリコン膜を分離し、前記第１及び第２のリング状の孔を第２の窒化シリコン膜によって埋め込み、前記シリコン膜に第１の孔を形成し、前記第１の孔を通してウェットエッチング液を前記犠牲層に供給することによって前記犠牲層を除去することで、前記第１及び第２の窒化シリコン膜と前記シリコン膜によって覆われた空間にＭＥＭＳ部が位置することを特徴とするＭＥＭＳ素子の製造方法である。

上記本発明の一態様によれば、ＭＥＭＳ部を配置する空間を窒化シリコン膜とシリコン膜によって囲むため、空間の内壁からガスが発生することを抑制できるとともに、第１のリング状の孔の内側に位置する前記シリコン膜を第１の電極に電気的に接続し、第２のリング状の孔の内側に位置する前記シリコン膜を第２の電極に電気的に接続することで、ＭＥＭＳ部の電極を前記空間の外側に取り出すことができる。

本発明の一態様は、第１の窒化シリコン膜上に第１及び第２の電極を有するＭＥＭＳ部を形成し、前記ＭＥＭＳ部を覆う犠牲層を前記第１の窒化シリコン膜上に形成し、前記犠牲層に、前記第１の電極上に位置する第１の接続孔及び前記第２の電極上に位置する第２の接続孔を形成し、前記犠牲層の周囲に位置する前記第１の窒化シリコン膜上に密着し、前記第１及び第２の接続孔内に形成され、前記犠牲層を覆うシリコン膜を形成し、前記シリコン膜に、第１のリング状の孔を形成することによって前記第１の接続孔内の前記シリコン膜を分離するとともに、前記シリコン膜に第２のリング状の孔を形成することによって前記第２の接続孔内の前記シリコン膜を分離し、且つ第１の孔を形成し、前記第１の孔、前記第１及び第２のリング状の孔を第２の窒化シリコン膜によって埋め込み、前記第１の孔に埋め込まれた前記第２の窒化シリコン膜を除去し、前記第１の孔を通してウェットエッチング液を前記犠牲層に供給することによって前記犠牲層を除去することで、前記第１及び第２の窒化シリコン膜と前記シリコン膜によって覆われた空間にＭＥＭＳ部が位置することを特徴とするＭＥＭＳ素子の製造方法である。

上記本発明の一態様によれば、ＭＥＭＳ部を配置する空間を窒化シリコン膜とシリコン膜によって囲むため、空間の内壁からガスが発生することを抑制できるとともに、第１のリング状の孔の内側に位置する前記シリコン膜を第１の電極に電気的に接続し、第２のリング状の孔の内側に位置する前記シリコン膜を第２の電極に電気的に接続することで、ＭＥＭＳ部の電極を前記空間の外側に取り出すことができる。

また、本発明の一態様において、前記ＭＥＭＳ部は可動電極を有し、前記ＭＥＭＳ部を形成する際に、前記第１の窒化シリコン膜上に、第１及び第２の電極と前記第１及び第２の電極を囲む第１のシリコン台を形成した後に、前記第１の電極上に第１の電極台を形成するとともに前記第２の電極上に前記可動電極及び第２の電極台を形成するとともに前記第１のシリコン台上に第２のシリコン台を形成し、前記ＭＥＭＳ部を覆う犠牲層を形成する際に、前記第１及び第２の電極台と前記第１及び第２のシリコン台を覆う前記犠牲層を前記第１の窒化シリコン膜上に形成し、前記犠牲層に前記第１及び第２の接続孔を形成する際に、前記犠牲層に、前記第１の電極台上に位置する前記第１の接続孔、前記第２の電極台上に位置する前記第２の接続孔及び前記第２のシリコン台上に位置する溝を形成し、前記シリコン膜を形成する際に、前記溝内に前記シリコン膜を形成し、前記犠牲層を除去することで、前記空間にＭＥＭＳ部、第１及び第２の電極台、第１及び第２のシリコン台が位置する。

上記本発明の一態様によれば、ＭＥＭＳ部を配置する空間を窒化シリコン膜とシリコン膜によって囲むため、空間の内壁からガスが発生することを抑制できるとともに、第１のリング状の孔の内側に位置する前記シリコン膜を第１の電極台を介して第１の電極に電気的に接続し、第２のリング状の孔の内側に位置する前記シリコン膜を第２の電極台を介して第２の電極に電気的に接続することで、ＭＥＭＳ部の電極を前記空間の外側に取り出すことができる。

また、上記本発明の一態様において、前記犠牲層を除去した後に、前記第１の孔に金属膜をスパッタリングにより埋め込むことで前記空間が封止される。

（Ａ）は本発明の一態様に係るＭＥＭＳ素子を示す平面図、（Ｂ）は（Ａ）に示すＡ−Ａ'線に沿った断面図。 （Ａ）〜（Ｅ）は図１（Ｂ）に示すＭＥＭＳ素子の製造方法を説明するための断面図。 （Ａ），（Ｂ）は図１（Ｂ）に示すＭＥＭＳ素子の製造方法を説明するための断面図。 図１（Ｂ）に示すＭＥＭＳ素子の製造方法を説明するための断面図。 （Ａ）は比較例に係るＭＥＭＳ素子を示す平面図、（Ｂ）は（Ａ）に示すＢ−Ｂ'線に沿った断面図及びＣ−Ｃ'線に沿った断面図。 （Ａ）〜（Ｇ）は図５（Ｂ）に示すＭＥＭＳ素子の製造方法を説明するための断面図。 図５（Ｂ）に示すＭＥＭＳ素子の製造方法を説明するための断面図。 （Ａ）は本発明の一態様に係るＭＥＭＳ素子を示す平面図、（Ｂ）は（Ａ）に示すＡ−Ａ'線に沿った断面図。

以下では、本発明の実施の形態について図面を用いて詳細に説明する。ただし、本発明は以下の説明に限定されず、本発明の趣旨及びその範囲から逸脱することなくその形態及び詳細を様々に変更し得ることは、当業者であれば容易に理解される。従って、本発明は以下に示す実施の形態の記載内容に限定して解釈されるものではない。

［実施の形態１］
図１（Ａ）は、本発明の一態様に係るＭＥＭＳ素子を示す平面図であり、図１（Ｂ）は、図１（Ａ）に示すＡ−Ａ'線に沿った断面図である。図２〜図４は、図１（Ｂ）に示すＭＥＭＳ素子の製造方法を説明するための断面図である。

本発明の一態様は、基盤となる半導体集積回路の製造工程の途中、FET(Field effect transistor)形成の直前に、気密構造をともなうＭＥＭＳ素子の製造工程を親和性よく挿入し、続いてFET形成、及び配線層形成などの工程を経た後に、キャビティの気密構造を作製するものである。

まず、図２（Ａ）に示すように、シリコン基板１１の素子分離領域に素子分離膜(STI：Shallow Trench Isolation)１２を形成する。次いで、シリコン基板１１の活性領域に酸化膜１３を形成する。次いで、素子分離膜１２を含む全面上に第１の窒化シリコン膜１４を形成する。

次に、第１の窒化シリコン膜１４上にＭＥＭＳ部１５を形成する。これについて以下に詳細に説明する。
第１の窒化シリコン膜１４上に第１の導電膜を成膜し、第１の導電膜をパターニングすることにより、第１の導電膜からなる第１の電極１５ａ及び第２の電極１５ｂを第１の窒化シリコン膜１４上に形成する。なお、第１の導電膜は、例えば多結晶質シリコン膜、非晶質シリコン膜または単結晶シリコン膜のいずれかである。次いで、第１の窒化シリコン膜１４、第１及び第２の電極１５ａ，１５ｂ上にギャップ用絶縁膜１６を成膜し、ギャップ用絶縁膜１６をパターニングする。次いで、ギャップ用絶縁膜１６を含む全面上に第２の導電膜を成膜し、第２の導電膜をパターニングすることにより、第２の導電膜からなる可動電極１５ｃをギャップ用絶縁膜１６上に形成する。なお、第２の導電膜は、例えば多結晶質シリコン膜、非晶質シリコン膜または単結晶シリコン膜のいずれかである。この可動電極１５ｃは第１の電極１５ａに電気的に接続される。このようにして第１の電極１５ａ、第２の電極１５ｂ及び可動電極１５ｃを有するＭＥＭＳ部１５が第１の窒化シリコン膜１４上に形成される（図１（Ａ）参照）。

なお、本明細書において「ＭＥＭＳ部」とは、可動電極と少なくとも２つの電極を有するものであれば、種々のものを含む意味であり、例えばレゾネータ等である。

この後、図２（Ｂ）に示すように、ギャップ用絶縁膜１６をエッチングにより除去する。なお、ギャップ用絶縁膜１６は、後の犠牲層１７を除去する工程で犠牲層１７とともに除去してもよい。次いで、窒素雰囲気にてＭＥＭＳ部１５に熱処理を行う。これにより、ＭＥＭＳ部１５の応力を解放することができる。

次に、図２（Ｃ）に示すように、ＭＥＭＳ部１５を覆う犠牲層１７を第１の窒化シリコン膜１４上に形成する。この犠牲層１７はＭＥＭＳ部１５を保護する役割を果たす。

この後、図２（Ｄ）に示すように、犠牲層１７をパターニングすることにより、犠牲層１７に第１の接続孔２１及び第２の接続孔２２を形成するとともに不要な犠牲層を除去する。次いで、第１の窒化シリコン膜１４をパターニングする。

次に、図２（Ｅ）に示すように、シリコン基板１１に集積回路部３０を形成する。これについて以下に詳細に説明する。

シリコン基板１１に不純物イオンを注入することでウェル（図示せず）を形成し、活性領域の酸化膜１３を除去する。次いで、シリコン基板１１の活性領域にゲート絶縁膜３１を熱酸化法により形成する。次いで、第１及び第２の接続孔２１，２２内によって露出する第１及び第２の電極１５ａ，１５ｂの表面をエッチングする。これにより、第１及び第２の接続孔２１，２２による第１及び第２の電極１５ａ，１５ｂの電気的接触が阻害されないようにする。

なお、第１及び第２の電極１５ａ，１５ｂの電気的接触が阻害されないようにする方法としては他の方法を用いてもよく、例えば、第１の窒化シリコン膜１４をパターニングする前に、犠牲層１７の周囲に位置する第１の窒化シリコン膜１４に密着し、且つ犠牲層１７を覆うシリコン膜１８としてのポリシリコン膜を形成しておくことでも実現できる。ただし、この方法では、犠牲層１７を覆うシリコン膜１８であるポリシリコン膜と集積回路部３０のゲート電極３２であるポリシリコン膜を別々の工程で形成することになる。このように別々の工程で形成する方法では、犠牲層１７を覆うシリコン膜１８に適したポリシリコン膜を採用でき、またゲート電極３２に適したポリシリコン膜を採用できるという利点がある。しかし、本実施の形態では、シリコン膜１８とゲート電極３２を同じポリシリコン膜によって形成する方法で説明する。この方法では工程を短縮できるという利点がある。

次いで、ゲート絶縁膜３１上及び犠牲層１７を覆うようにポリシリコン膜を成膜し、このポリシリコン膜をパターニングする。これにより、ゲート絶縁膜３１上にはゲート電極３２が形成され、犠牲層１７の周囲に位置する第１の窒化シリコン膜１４に密着し、且つ犠牲層１７を覆うシリコン膜１８が形成され、第１及び第２の接続孔２１，２２内にシリコン膜１８（以下、「電極ポスト」ともいう。）が形成され、シリコン膜１８に第１及び第２のリング状の孔１８ａ，１８ｂが形成される。このとき、第１及び第２のリング状の孔１８ａ，１８ｂによって、第１の接続孔２１内の電極ポスト１８が他のシリコン膜１８から電気的に分離されるとともに、第２の接続孔２２内の電極ポスト１８が他のシリコン膜１８から電気的に分離される。そして、第１の接続孔２１内の電極ポスト１８は第１の電極１５ａに電気的に接続され、第２の接続孔２２内の電極ポスト１８は第２の電極１５ｂに電気的に接続される。つまり、第１及び第２のリング状の孔１８ａ，１８ｂそれぞれの内側に位置するシリコン膜１８がＭＥＭＳ部１５の第１及び第２の電極１５ａ，１５ｂに電気的に接続される（図２（Ｅ），図１（Ａ）参照）。

なお、本明細書において「リング状の孔」とは、図１（Ａ）に示すような平面形状が環状の四角形状の孔の他に、上記の電気的に分離する機能を有する孔であれば種々の形状（例えば円形または楕円形等）の孔を含むものとする。

次いで、ゲート電極３２をマスクとして自己整合的に低濃度不純物層（図示せず）を形成する。次いで、ゲート電極３２の側壁に窒化シリコン膜からなるサイドウォール３３を形成する。このサイドウォール３３はシリコン膜１８の側壁にも形成される。次いで、ゲート電極３２及びサイドウォール３３をマスクとして自己整合的にソース拡散層３４及びドレイン拡散層３５を形成する。なお、ゲート電極３２のサイドウォール３３に酸化シリコン膜を用いることも可能であるが、その場合、シリコン膜１８の側壁に形成された酸化シリコン膜からなるサイドウォールは除去する。

次に、図３（Ａ）に示すように、第１及び第２のリング状の孔１８ａ，１８ｂ内を含む全面上に第２の窒化シリコン膜３６を成膜する。これにより、第１及び第２のリング状の孔１８ａ，１８ｂ内が第２の窒化シリコン膜３６で埋め込まれる。第２の窒化シリコン膜３６が、第１及び第２のリング状の孔１８ａ，１８ｂの側壁のシリコン膜１８と密着することで、第１及び第２のリング状の孔１８ａ，１８ｂを完全に塞ぐことができ、後の工程で犠牲層除去後の気密構造を実現することができる。

次いで、第２の窒化シリコン膜３６上に酸化シリコン膜からなる第１の層間絶縁膜３７を成膜する。次いで、第１の層間絶縁膜３７上にフォトレジスト膜（図示せず）を形成し、このフォトレジスト膜をマスクとして第１の層間絶縁膜３７及び第２の窒化シリコン膜３６をエッチングする。これにより、第１の層間絶縁膜及び第２の窒化シリコン膜３６に、シリコン膜１８上に位置する第２の孔２３，２４を形成する。次いで、第２の孔２３，２４それぞれの下に位置するリリース孔（第１の孔）２５，２６をシリコン膜１８に形成することによって犠牲層１７を露出させる。

なお、本実施の形態では、第２の孔２３，２４を形成した後にリリース孔２５，２６を形成するが、次のように変更して実施してもよい。図２（Ｅ）に示す工程でシリコン膜１８に第１及び第２のリング状の孔１８ａ，１８ｂを形成する際に、第１及び第２のリング状の孔１８ａ，１８ｂとともにリリース孔２５，２６をシリコン膜１８に形成し、図３（Ａ）に示す工程で第１及び第２のリング状の孔１８ａ，１８ｂ内に第２の窒化シリコン膜３６を埋め込む際に、第１及び第２のリング状の孔１８ａ，１８ｂ内及びリリース孔２５，２６内に第２の窒化シリコン膜３６を埋め込み、その後、第２の窒化シリコン膜３６上に第１の層間絶縁膜３７を形成し、第１の層間絶縁膜３７及び第２の窒化シリコン膜３６に第２の孔２３，２４を形成し、それにより、第２の孔２３，２４それぞれの下に位置するリリース孔２５，２６内の第２の窒化シリコン膜３６を除去することによって犠牲層１７を露出させてもよい。

この後、犠牲層１７にウェットエッチング液を第２の孔２３，２４とリリース孔２５，２６を通して供給する。これにより、図３（Ｂ）に示すように犠牲層１７が除去される。この犠牲層１７が除去された部分に空間６１が形成される。この空間６１は窒化シリコン膜とシリコン膜１８によって覆われた空間であり、空間６１にＭＥＭＳ部１５が位置する。なお、シリコン膜１８と窒化シリコン膜とは密着性が良いため、ウェットエッチング液のしみ出しは発生しない。

次いで、第２の孔２３，２４内、リリース孔２５，２６内及び第１の層間絶縁膜３７上に金属膜７１（例えばＡｌ合金膜）をスパッタリングによって成膜する。これにより、第２の孔２３，２４、リリース孔２５，２６に金属膜７１が埋め込まれる。その結果、ＭＥＭＳ部１５は、金属膜７１、第１及び第２の窒化シリコン膜１４，３６、シリコン膜１８によって囲まれ、気密構造が形成される（図３（Ｂ）参照）。また空間６１の真空度（圧力）は、金属膜７１をスパッタリングする際の真空度（圧力）と同じになる。

なお、金属膜７１をスパッタリングした際にリリース孔２５，２６の下方の空間６１内に一部の金属膜７１が入り込むことがある。そこで、リリース孔２５，２６はＭＥＭＳ部１５の可動電極１５ｃの直上に配置しないことが好ましい。可動電極１５ｃ上に金属膜７１が入り込むとＭＥＭＳ部１５の性能を低下させることがあるからである。

また、本明細書において「気密構造」とは、高真空状態で封止され得る構造の他に、一定の圧力の気体が密閉されて封止され得る構造も含む意味であって、厳密に気密状態でない構造も含む意味である。

次に、図４に示すように、第１の層間絶縁膜３７上の金属膜７１をエッチバックにより除去した後に、第１の層間絶縁膜３７をＣＭＰ(Chemical Mechanical Polishing)によって平坦化する。

次いで、第１の層間絶縁膜３７及び第２の窒化シリコン膜３６に第３〜第６の接続孔４１ａ，４２ａ，４３ａ，４４ａをエッチングにより形成する。第３及び第４の接続孔４１ａ，４２ａは、第１及び第２のリング状の孔１８ａ，１８ｂそれぞれに囲まれて周囲から絶縁されたシリコン膜１８の一部である電極ポストの上に設けられている。第５及び第６の接続孔４３ａ，４４ａは、ＭＥＭＳ部領域外に設けられた集積回路部の通常コンタクトの代表例として描いている。この接続孔形成工程以降は、犠牲層リリースエッチングを除いては、通常の集積回路の配線プロセスとほぼ同じとなる。なお、この集積回路部領域の存在は必須のものではない。
次いで、第３〜第６の接続孔４１ａ，４２ａ，４３ａ，４４ａ内及び第１の層間絶縁膜３７上に第３の導電膜を成膜し、第１の層間絶縁膜３７上に存在する第３の導電膜をＣＭＰまたはエッチバックにより除去する。これにより、第３の接続孔４１ａ内には第１の導電プラグ４１が埋め込まれ、第４の接続孔４２ａ内には第２の導電プラグ４２が埋め込まれ、第５の接続孔４３ａ内には第３の導電プラグ４３が埋め込まれ、第６の接続孔４４ａ内には第４の導電プラグ４４が埋め込まれる。その結果、第１の導電プラグ４１は第１の接続孔２１内に位置するシリコン膜（電極ポスト）１８に電気的に接続され、第２の導電プラグ４２は第２の接続孔２２内に位置するシリコン膜（電極ポスト）１８に電気的に接続され、第３の導電プラグ４３はソース拡散層３４に電気的に接続され、第４の導電プラグ４４はドレイン拡散層３５に電気的に接続される。

次いで、第１の層間絶縁膜３７及び第１〜第４の導電プラグ４１，４２，４３，４４上に導電膜を形成、この導電膜をパターニングする。これにより、第１〜第４の導電プラグ４１，４２，４３，４４それぞれの上に第１の配線層５１，５２，５３，５４が形成されるとともに、第２の孔内に埋め込まれた金属膜７１上にキャップ層１５７，１５８が形成される。なお、本明細書において「配線層」とは、ある層に形成される複数の配線を含む意味である。

この後、図１（Ｂ）に示すように、第１の層間絶縁膜３７、第１の配線層５１，５２及びキャップ層１５７，１５８上に酸化シリコン膜からなる第２の層間絶縁膜３８を成膜し、第２の層間絶縁膜３８をＣＭＰによって平坦化する。

次いで、第２の層間絶縁膜３８に第７及び第８の接続孔４５ａ，４６ａ、第９及び第１０の接続孔（図示せず）をエッチングにより形成する。次いで、第７〜第１０の接続孔４５ａ，４６ａ内及び第２の層間絶縁膜３８上に第４の導電膜を成膜し、第２の層間絶縁膜３８上に存在する第４の導電膜をＣＭＰまたはエッチバックにより除去する。これにより、第７の接続孔４５ａ内には第５の導電プラグ４５が埋め込まれ、第８の接続孔４６ａ内には第６の導電プラグ４６が埋め込まれ、第９の接続孔（図示せず）内には第７の導電プラグ（図示せず）が埋め込まれ、第１０の接続孔（図示せず）内には第８の導電プラグ（図示せず）が埋め込まれる。その結果、第５及び第６の導電プラグ４５，４６それぞれは第１の配線層５１，５２に電気的に接続され、第７及び第８の導電プラグそれぞれは第１の配線層５３，５４に電気的に接続される。

次いで、第２の層間絶縁膜３８及び第５及び第６の導電プラグ４５，４６上に第２の配線層５５，５６を形成するとともに第２の層間絶縁膜３８及び第７及び第８の導電プラグ上に第２の配線層（図示せず）を形成する。次いで、第２の層間絶縁膜３８及び第２の配線層５５，５６上に保護膜（第３の絶縁膜）３９を成膜する。

＜比較例＞
本実施の形態の効果を明確にするために比較例について説明する。
図５（Ａ）は、比較例に係るＭＥＭＳ素子を示す平面図であり、図５（Ｂ）は、図５（Ａ）に示すＢ−Ｂ'線に沿った断面図及びＣ−Ｃ'線に沿った断面図である。図６及び図７は、図５（Ｂ）に示すＭＥＭＳ素子の製造方法を説明するための断面図である。

まず、図６（Ａ）に示す工程は、第１の窒化シリコン膜１４上に第１の導電膜を成膜し、第１の導電膜をパターニングすることにより、第１の導電膜からなる第１及び第２の電極１５ａ，１５ｂの他に土台１５ｄを形成する点以外は図２（Ａ）に示す工程と同一である。

また、図６（Ｂ）に示す工程は図２（Ｂ）に示す工程と同一であり、図６（Ｃ）に示す工程は図２（Ｃ）に示す工程と同一である。

この後、図６（Ｄ）に示すように、犠牲層１７をパターニングし、第１の窒化シリコン膜１４をパターニングする。

次に、図６（Ｅ）に示す工程は、図２（Ｅ）に示す工程と同様に、シリコン基板１１に集積回路部３０を形成する。これについて以下に詳細に説明する。

シリコン基板１１に不純物イオンを注入することでウェル（図示せず）を形成し、活性領域の酸化膜１３を除去する。次いで、シリコン基板１１の活性領域にゲート絶縁膜３１を熱酸化法により形成する。次いで、ゲート絶縁膜３１上にポリシリコン膜を成膜し、このポリシリコン膜をパターニングすることにより、ゲート絶縁膜３１上にはゲート電極３２が形成される。

次いで、ゲート電極３２をマスクとして自己整合的に低濃度不純物層（図示せず）を形成する。次いで、ゲート電極３２の側壁に窒化シリコン膜からなるサイドウォール３３を形成する。次いで、ゲート電極３２及びサイドウォール３３をマスクとして自己整合的にソース拡散層３４及びドレイン拡散層３５を形成する。

次に、図６（Ｆ）に示すように、犠牲層１７を含む全面上に酸化シリコン膜からなる第１の層間絶縁膜３７を成膜する。

この後、図６（Ｇ）に示すように、第１の層間絶縁膜３７をＣＭＰによって平坦化する。

次に、図７に示すように、第１の層間絶縁膜３７及び犠牲層１７にＭＥＭＳ部１５の周囲を覆う溝８１ａと第５及び第６の接続孔４３ａ，４４ａをエッチングにより形成する。次いで、溝８１ａ内、第５及び第６の接続孔４３ａ，４４ａ内及び第１の層間絶縁膜３７上に第３の導電膜を成膜し、第１の層間絶縁膜３７上に存在する第３の導電膜をＣＭＰまたはエッチバックにより除去する。これにより、溝８１ａ内には壁状の導電スタック８１が埋め込まれ、第５の接続孔４３ａ内には第３の導電プラグ４３が埋め込まれ、第６の接続孔４４ａ内には第４の導電プラグ４４が埋め込まれる。その結果、導電スタック８１は土台１５ｄに接続され、第３の導電プラグ４３はソース拡散層３４に電気的に接続され、第４の導電プラグ４４はドレイン拡散層３５に電気的に接続される。

次いで、第１の層間絶縁膜３７、導電スタック８１及び第３、第４の導電プラグ４３，４４上に壁状の配線スタック８２及び第１の配線層５３，５４を形成する。

次いで、第１の層間絶縁膜３７、配線スタック８２及び第１の配線層５３，５４上に酸化シリコン膜からなる第２の層間絶縁膜３８を成膜し、第２の層間絶縁膜３８をＣＭＰによって平坦化する。

次いで、第２の層間絶縁膜３８に溝８３ａと第９及び第１０の接続孔４７ａ，４８ａをエッチングにより形成する。次いで、溝８３ａ内と第９及び第１０の接続孔４７ａ，４８ａ内及び第２の層間絶縁膜３８上に第４の導電膜を成膜し、第２の層間絶縁膜３８上に存在する第４の導電膜をＣＭＰまたはエッチバックにより除去する。これにより、溝８３ａ内には壁状の導電スタック８３が埋め込まれ、第９の接続孔４７ａ内には第７の導電プラグ４７が埋め込まれ、第１０の接続孔４８ａ内には第８の導電プラグ４８が埋め込まれる。その結果、導電スタック８３は配線スタック８２に接続され、第７及び第８の導電プラグ４７，４８それぞれは第１の配線層５３，５４に電気的に接続される。

次いで、第２の層間絶縁膜３８導電スタック８３及び第７及び第８の導電プラグ４７，４８上に金属蓋８４及び第２の配線層５７，５８を形成する。金属蓋８４は第２の配線層５７，５８と同一層によって形成される。次いで、第２の層間絶縁膜３８、金属蓋８４及び第２の配線層５７，５８上に保護膜３９を成膜する。

次いで、保護膜３９に金属蓋８４上に位置する開孔部３９ａを形成する。次いで、開孔部３９ａによって露出した金属蓋８４にリリース孔８４ａ，８４ｂを形成する。

次いで、開孔部３９ａ及びリリース孔８４ａ，８４ｂを通してウェットエッチング液を第２の層間絶縁膜３８、第１の層間絶縁膜３７及び犠牲層１７に供給する。これにより、第１及び第２の層間絶縁膜３７，３８と犠牲層１７が除去され、その除去された部分に空間９１が形成される。この空間９１は第１及び第２の層間絶縁膜３７，３８と犠牲層１７によって覆われた空間であり、空間９１にＭＥＭＳ部１５が位置する（図５（Ｂ）参照）。

この後、開孔部３９ａ、リリース孔８４ａ，８４ｂ内及び保護膜３９上に金属膜７１（例えばＡｌ合金膜）をスパッタリングによって成膜し、保護膜３９上の金属膜７１をパターニングすることにより、開孔部３９ａ及びリリース孔８４ａ，８４ｂに金属膜７１が埋め込まれる。これにより、空間９１は、金属膜７１、第１及び第２の層間絶縁膜３７，３８、犠牲層１７、第１の窒化シリコン膜１４、金属蓋８４によって囲まれ、気密構造が形成される。

なお、金属膜７１をスパッタリングした際にリリース孔の下方の空間９１内に一部の金属膜７１が入り込む。

本実施の形態によれば、ＭＥＭＳ部１５を配置する空間６１を窒化シリコン膜とシリコン膜１８によって形成するため、空間６１の内壁からガスが発生することを抑制できる。これとともに、犠牲層１７に第１及び第２の接続孔２１，２２を形成し、第１及び第２の接続孔２１，２２内にシリコン膜１８を埋め込み、シリコン膜１８に第１及び第２のリング状の孔１８ａ，１８ｂが形成することで、第１の接続孔２１内の電極ポスト１８を他のシリコン膜１８から電気的に分離するとともに、第２の接続孔２２内の電極ポスト１８を他のシリコン膜１８から電気的に分離する。これにより、第１の接続孔２１内の電極ポスト１８が第１の電極１５ａに電気的に接続され、第２の接続孔２２内の電極ポスト１８が第２の電極１５ｂに電気的に接続される。その結果、空間６１の雰囲気が初期の雰囲気から変動することを抑制でき、ＭＥＭＳ素子の信頼性を高めることができるとともに、ＭＥＭＳ部の第１及び第２の電極１５ａ，１５ｂを空間６１の外側に取り出すことができる。これに対し、比較例では、空間９１の内壁の酸化シリコン膜からガスが発生し、そのガスが空間９１に溜まり、空間９１の雰囲気が初期の雰囲気から変動する。

また、本実施の形態では、第２の孔２３，２４及びリリース孔２５，２６に金属膜７１を埋め込み、その金属膜７１上に第２の層間絶縁膜３８を形成することで、金属膜７１が多層金属配線構造の途中に完全に埋め込まれる。このため、集積回路部３０の保護膜３９上には金属膜７１が露出しない。従って、外部からの機械的ストレスに対するＭＥＭＳ部１５の耐性を向上させることができる。

また、本実施の形態では、シリコン基板１１上にＭＥＭＳ部１５を集積回路部３０とともに形成することにより、チップサイズの小型化または製造コストの低減が可能となる。

また、本実施の形態では、比較例に比べて空間６１の体積を小さくできるため、犠牲層１７をエッチングする時間を短くできる。

［実施の形態２］
図８（Ａ）は、本発明の一態様に係るＭＥＭＳ素子を示す平面図であり、図８（Ｂ）は、図８（Ａ）に示すＡ−Ａ'線に沿った断面図である。図８において、実施の形態１と同一部分には同一符号を付し、同一部分の説明は省略する。

第１の窒化シリコン膜１４を形成するまでの工程は実施の形態１と同様である。

次に、第１の窒化シリコン膜１４上にＭＥＭＳ部１５を形成する。これについて以下に詳細に説明する。

第１の窒化シリコン膜１４上に第１の導電膜を成膜し、第１の導電膜をパターニングすることにより、第１の導電膜からなる第１の電極１５ａ、第２の電極１５ｂ及び第１のシリコン台７２を第１の窒化シリコン膜１４上に形成する。第１のシリコン台７２は第１及び第２の電極１５ａ，１５ｂを囲むように形成される。次いで、第１の窒化シリコン膜１４、第１のシリコン台７２、第１及び第２の電極１５ａ，１５ｂ上に実施の形態１と同様のギャップ用絶縁膜を成膜し、このギャップ用絶縁膜をパターニングする。これにより、ギャップ用絶縁膜に接触孔１６ａ，１６ｂ，１６ｃ，１６ｄを形成する。次いで、ギャップ用絶縁膜を含む全面上に第２の導電膜を成膜し、第２の導電膜をパターニングすることにより、第２の導電膜からなる可動電極１５ｃ、第２のシリコン台７３、第１及び第２の電極台７４，７５をギャップ用絶縁膜１６上に形成する。この可動電極１５ｃは接触孔１６ｃによって第１の電極１５ａに電気的に接続され、第１の電極台７４は接触孔１６ｂによって第１の電極１５ａに電気的に接続され、第２の電極台７５は接触孔１６ｄによって第２の電極１５ｂに電気的に接続され、第２のシリコン台７３は接触孔１６ａによって第１のシリコン台７２上に配置される。第２のシリコン台７３は可動電極１５ｃ、第１及び第２の電極台７４，７５を囲むように形成される。（図８（Ａ）参照）。

この後、実施の形態１と同様にギャップ用絶縁膜をエッチングにより除去する。

次に、ＭＥＭＳ部１５、第１及び第２の電極台７４，７５、第１及び第２のシリコン台７２，７３を覆う犠牲層を実施の形態１と同様に第１の窒化シリコン膜１４上に形成する。

この後、実施の形態１と同様に、犠牲層をパターニングすることにより、犠牲層に溝７６、第１の接続孔２１及び第２の接続孔２２を形成するとともに不要な犠牲層を除去する。溝７６は第２のシリコン台７３上に位置され、第１の接続孔２１は第１の電極台７４上に位置され、第２の接続孔２２は第２の電極台７５上に位置される。次いで、第１の窒化シリコン膜１４をパターニングする。

次に、実施の形態１と同様に、シリコン基板１１に集積回路部３０を形成する。

次いで、実施の形態１と同様に、犠牲層を覆うようにポリシリコン膜を成膜し、このポリシリコン膜をパターニングする。これにより、溝７６内にシリコン膜１８が形成され、このシリコン膜１８が溝７６の底部で第２のシリコン台７３に密着し、且つ犠牲層１７を覆うシリコン膜１８が形成され、第１及び第２の接続孔２１，２２内にシリコン膜１８が形成され、そのシリコン膜１８が第１及び第２の電極台７４，７５に接続され、シリコン膜１８に第１及び第２のリング状の孔１８ａ，１８ｂが形成される。このとき、第１及び第２のリング状の孔１８ａ，１８ｂによって、第１の接続孔２１内のシリコン膜１８が他のシリコン膜１８から電気的に分離されるとともに、第２の接続孔２２内のシリコン膜１８が他のシリコン膜１８から電気的に分離される。そして、第１の接続孔２１内のシリコン膜１８は第１の電極台７４を介して第１の電極１５ａに電気的に接続され、第２の接続孔２２内のシリコン膜１８は第２の電極台７５を介して第２の電極１５ｂに電気的に接続される。つまり、第１及び第２のリング状の孔１８ａ，１８ｂそれぞれの内側に位置するシリコン膜１８は、ＭＥＭＳ部１５の第１及び第２の電極１５ａ，１５ｂに電気的に接続され、電極取出し部となる（図８（Ａ），（Ｂ）参照）。

次に、実施の形態１と同様に、第１及び第２のリング状の孔１８ａ，１８ｂ内を含む全面上に第２の窒化シリコン膜３６を成膜する。この後の工程は、実施の形態１と同様である。但し、犠牲層を除去することで、その除去された部分に空間６１を形成した後に、溝７６内に埋め込まれたシリコン膜１８の外側に犠牲層１７が残される（図８（Ｂ）参照）。この残された犠牲層１７は空間６１の内壁の外側に位置するため、空間６１の内壁からガスが発生する原因となることはない。

本実施の形態においても実施の形態１と同様の効果を得ることができる。
また、本実施の形態では、第１及び第２の電極台７４，７５、第１及び第２のシリコン台７２，７３を配置することにより空間６１の上方の天井部分のシリコン膜１８を平らにすることができる。

また、本実施の形態では、空間６１の上部を覆うシリコン膜１８を第２のシリコン台７３上に形成するため、シリコン膜１８がカバーする必要のある段差は、犠牲材の厚さ起因の段差のみとなり、可動電極１５ｃの厚さに依存しない。そのため、可動電極１５ｃの厚さが厚い場合、例えば所望のＭＥＭＳ素子の諸特性を得るために可動電極１５ｃの厚さが犠牲層の厚さより厚い場合に、シリコン膜１８の構造信頼性及び加工難易度の点で実施の形態１より有利となる。

また、本実施の形態では、ＭＥＭＳ部１５の周囲を囲む第１及び第２のシリコン台７２，７３があるため、図１（Ｂ）に示す実施の形態１に比べてＭＥＭＳ素子の面積が大きくなる。しかし、図１（Ｂ）に示す実施の形態１では、ＭＥＭＳ部１５の周囲のスロープの余裕を取る必要があり、可動電極１５ｃの厚さが厚い場合にはそのスロープの余裕を大きく取ることになるのに対し、本実施の形態では、そのようなスロープの余裕を取る必要がないため、可動電極１５ｃの厚さが厚い場合には実施の形態１に比べてＭＥＭＳ素子の面積が却って小さくなる。また、そのようなスロープの分、リリース時の犠牲層のエッチング体積も小さくなるため、加工コスト上も実施の形態１に比べて有利となる。

なお、本発明の種々の態様において、特定のＡ（以下「Ａ」という）の上（または下）に特定のＢ（以下「Ｂ」という）を形成する（Ｂが形成される）というとき、Ａの上（または下）に直接Ｂを形成する（Ｂが形成される）場合に限定されない。Ａの上（または下）に本発明の作用効果を阻害しない範囲で、他のものを介してＢを形成する（Ｂが形成される）場合も含む。

１１…シリコン基板、１２…素子分離膜、１３…酸化膜、１４…第１の窒化シリコン膜、１５…ＭＥＭＳ部、１５ａ…第１の電極、１５ｂ…第２の電極、１５ｃ…可動電極、１６…ギャップ用絶縁膜、１６ａ，１６ｂ，１６ｃ，１６ｄ…接触孔、１７…犠牲層、１８…シリコン膜、１８ａ…第１のリング状の孔、１８ｂ…第２のリング状の孔、２１…第１の接続孔、２２…第２の接続孔、２３，２４…第２の孔、２５，２６…リリース孔、３０…集積回路部、３１…ゲート絶縁膜、３２…ゲート電極、３３…サイドウォール、３４…ソース拡散層、３５…ドレイン拡散層、３６…第２の窒化シリコン膜、３７…第１の層間絶縁膜、３８…第２の層間絶縁膜、３９…保護膜（第３の絶縁膜）、３９ａ…開孔部、４１…第１の導電プラグ、４１ａ…第３の接続孔、４２…第２の導電プラグ、４２ａ…第４の接続孔、４３…第３の導電プラグ、４３ａ…第５の接続孔、４４…第４の導電プラグ、４４ａ…第６の接続孔、４５…第５の導電プラグ、４５ａ…第７の接続孔、４６…第６の導電プラグ、４６ａ…第８の接続孔、４７…第７の導電プラグ、４８…第８の導電プラグ、５１，５２，５３，５４…第１の配線層、５５，５６，５７，５８…第２の配線層、６１…空間、７１…金属膜、７２…第１のシリコン台、７３…第２のシリコン台、７４…第１の電極台、７５…第２の電極台、７６…溝、８１…壁状の導電スタック、８１ａ…溝、８２…配線スタック、８３…壁状の導電スタック、８３ａ…溝、８４…金属蓋、９１…空間、１５７，１５８…キャップ層。

Claims (11)

1. 第１の窒化シリコン膜とシリコン膜によって覆われた空間に、第１及び第２の電極を有するＭＥＭＳ部が配置されており、
   前記シリコン膜は第１及び第２のリング状の孔を有し、
   前記第１のリング状の孔の内側に位置する前記シリコン膜が前記第１の電極に電気的に接続されており、
   前記第２のリング状の孔の内側に位置する前記シリコン膜が前記第２の電極に電気的に接続されており、
   前記第１及び第２のリング状の孔それぞれが第２の窒化シリコン膜によって埋められていることを特徴とするＭＥＭＳ素子。
2. 請求項１において、
   前記ＭＥＭＳ部は前記第１の窒化シリコン膜上に配置され、
   前記シリコン膜は、前記ＭＥＭＳ部上方に配置され、且つ前記ＭＥＭＳ部の周囲に位置する前記第１の窒化シリコン膜に密着していることを特徴とするＭＥＭＳ素子。
3. 請求項１において、
   前記第１の電極上に配置され、前記第１のリング状の孔の内側に位置する前記シリコン膜下に配置された第１の電極台と、
   前記第２の電極上に配置され、前記第２のリング状の孔の内側に位置する前記シリコン膜下に配置された第２の電極台と、
   前記第１の窒化シリコン膜上に密着されたシリコン台と、
   を有し、
   前記ＭＥＭＳ部は前記第１の窒化シリコン膜上に配置され、
   前記シリコン台は前記ＭＥＭＳ部の周囲に位置し、
   前記シリコン膜は、前記ＭＥＭＳ部上方に配置され、且つ前記シリコン台に密着していることを特徴とするＭＥＭＳ素子。
4. 請求項１乃至３のいずれか一項において、
   前記シリコン膜は第１の孔を有し、
   前記第１の孔が金属膜によって埋められており、
   前記金属膜、前記シリコン膜、前記第１及び第２の窒化シリコン膜によって気密構造が形成されていることを特徴とするＭＥＭＳ素子。
5. 請求項４において、
   前記シリコン膜上に形成された第１の絶縁膜と、
   前記第１の絶縁膜に形成され、前記第１の孔上に位置する第２の孔と、
   前記第１の絶縁膜上に形成された第２の絶縁膜と、
   を有し、
   前記第１及び第２の孔が前記金属膜によって埋められていることを特徴とするＭＥＭＳ素子。
6. 請求項４または５において、
   前記第１の孔が前記ＭＥＭＳ部の可動電極の直上には配置されていないことを特徴とするＭＥＭＳ素子。
7. 請求項１乃至６のいずれか一項において、
   前記ＭＥＭＳ部は半導体基板上に配置されており、
   前記半導体基板には集積回路が形成されていることを特徴とするＭＥＭＳ素子。
8. 第１の窒化シリコン膜上に第１及び第２の電極を有するＭＥＭＳ部を形成し、
   前記ＭＥＭＳ部を覆う犠牲層を前記第１の窒化シリコン膜上に形成し、
   前記犠牲層に、前記第１の電極上に位置する第１の接続孔及び前記第２の電極上に位置する第２の接続孔を形成し、
   前記犠牲層の周囲に位置する前記第１の窒化シリコン膜上に密着し、前記第１及び第２の接続孔内に形成され、前記犠牲層を覆うシリコン膜を形成し、
   前記シリコン膜に第１のリング状の孔を形成することによって前記第１の接続孔内の前記シリコン膜を分離するとともに、前記シリコン膜に第２のリング状の孔を形成することによって前記第２の接続孔内の前記シリコン膜を分離し、
   前記第１及び第２のリング状の孔を第２の窒化シリコン膜によって埋め込み、
   前記シリコン膜に第１の孔を形成し、
   前記第１の孔を通してウェットエッチング液を前記犠牲層に供給することによって前記犠牲層を除去することで、前記第１及び第２の窒化シリコン膜と前記シリコン膜によって覆われた空間にＭＥＭＳ部が位置することを特徴とするＭＥＭＳ素子の製造方法。
9. 第１の窒化シリコン膜上に第１及び第２の電極を有するＭＥＭＳ部を形成し、
   前記ＭＥＭＳ部を覆う犠牲層を前記第１の窒化シリコン膜上に形成し、
   前記犠牲層に、前記第１の電極上に位置する第１の接続孔及び前記第２の電極上に位置する第２の接続孔を形成し、
   前記犠牲層の周囲に位置する前記第１の窒化シリコン膜上に密着し、前記第１及び第２の接続孔内に形成され、前記犠牲層を覆うシリコン膜を形成し、
   前記シリコン膜に、第１のリング状の孔を形成することによって前記第１の接続孔内の前記シリコン膜を分離するとともに、前記シリコン膜に第２のリング状の孔を形成することによって前記第２の接続孔内の前記シリコン膜を分離し、且つ第１の孔を形成し、
   前記第１の孔、前記第１及び第２のリング状の孔を第２の窒化シリコン膜によって埋め込み、
   前記第１の孔に埋め込まれた前記第２の窒化シリコン膜を除去し、
   前記第１の孔を通してウェットエッチング液を前記犠牲層に供給することによって前記犠牲層を除去することで、前記第１及び第２の窒化シリコン膜と前記シリコン膜によって覆われた空間にＭＥＭＳ部が位置することを特徴とするＭＥＭＳ素子の製造方法。
10. 請求項８または９において、
    前記ＭＥＭＳ部は可動電極を有し、
    前記ＭＥＭＳ部を形成する際に、前記第１の窒化シリコン膜上に、第１及び第２の電極と前記第１及び第２の電極を囲む第１のシリコン台を形成した後に、前記第１の電極上に第１の電極台を形成するとともに前記第２の電極上に前記可動電極及び第２の電極台を形成するとともに前記第１のシリコン台上に第２のシリコン台を形成し、
    前記ＭＥＭＳ部を覆う犠牲層を形成する際に、前記第１及び第２の電極台と前記第１及び第２のシリコン台を覆う前記犠牲層を前記第１の窒化シリコン膜上に形成し、
    前記犠牲層に前記第１及び第２の接続孔を形成する際に、前記犠牲層に、前記第１の電極台上に位置する前記第１の接続孔、前記第２の電極台上に位置する前記第２の接続孔及び前記第２のシリコン台上に位置する溝を形成し、
    前記シリコン膜を形成する際に、前記溝内に前記シリコン膜を形成し、
    前記犠牲層を除去することで、前記空間にＭＥＭＳ部、第１及び第２の電極台、第１及び第２のシリコン台が位置することを特徴とするＭＥＭＳ素子の製造方法。
11. 請求項８乃至１０のいずれか一項において、
    前記犠牲層を除去した後に、前記第１の孔に金属膜をスパッタリングにより埋め込むことで前記空間が封止されることを特徴とするＭＥＭＳ素子の製造方法。

Images