JP2015145038A5 - - Google Patents
Download PDFInfo
- Publication number
- JP2015145038A5 JP2015145038A5 JP2014018258A JP2014018258A JP2015145038A5 JP 2015145038 A5 JP2015145038 A5 JP 2015145038A5 JP 2014018258 A JP2014018258 A JP 2014018258A JP 2014018258 A JP2014018258 A JP 2014018258A JP 2015145038 A5 JP2015145038 A5 JP 2015145038A5
- Authority
- JP
- Japan
- Prior art keywords
- silicon
- film
- hole
- forming
- mems
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 229910052710 silicon Inorganic materials 0.000 claims description 49
- 239000010703 silicon Substances 0.000 claims description 49
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims description 48
- 229910052581 Si3N4 Inorganic materials 0.000 claims description 30
- HQVNEWCFYHHQES-UHFFFAOYSA-N Silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 claims description 30
- 238000004519 manufacturing process Methods 0.000 claims description 4
- 239000002184 metal Substances 0.000 claims 4
- 239000004065 semiconductor Substances 0.000 claims 2
- 239000000758 substrate Substances 0.000 claims 2
- 238000004544 sputter deposition Methods 0.000 claims 1
- -1 silicon nitrides Chemical class 0.000 description 1
- 238000001039 wet etching Methods 0.000 description 1
Description
本発明の一態様は、第1の窒化シリコン膜上に第1及び第2の電極を有するMEMS部を形成し、前記MEMS部を覆う犠牲層を前記第1の窒化シリコン膜上に形成し、前記犠牲層に、前記第1の電極上に位置する第1の接続孔及び前記第2の電極上に位置する第2の接続孔を形成し、前記犠牲層の周囲に位置する前記第1の窒化シリコン膜上に密着し、前記第1及び第2の接続孔内に形成され、前記犠牲層を覆うシリコン膜を形成し、前記シリコン膜に第1のリング状の孔を形成することによって前記第1の接続孔内の前記シリコン膜を分離するとともに、前記シリコン膜に第2のリング状の孔を形成することによって前記第2の接続孔内の前記シリコン膜を分離し、前記第1及び第2のリング状の孔を第2の窒化シリコン膜によって埋め込み、前記シリコン膜に第1の孔を形成し、前記第1の孔を通してウェットエッチング液を前記犠牲層に供給することによって前記犠牲層を除去することで、前記第1及び第2の窒化シリコン膜と前記シリコン膜によって覆われた空間にMEMS部が位置することを特徴とするMEMS素子の製造方法である。
本発明の一態様は、第1の窒化シリコン膜上に第1及び第2の電極を有するMEMS部を形成し、前記MEMS部を覆う犠牲層を前記第1の窒化シリコン膜上に形成し、前記犠牲層に、前記第1の電極上に位置する第1の接続孔及び前記第2の電極上に位置する第2の接続孔を形成し、前記犠牲層の周囲に位置する前記第1の窒化シリコン膜上に密着し、前記第1及び第2の接続孔内に形成され、前記犠牲層を覆うシリコン膜を形成し、前記シリコン膜に、第1のリング状の孔を形成することによって前記第1の接続孔内の前記シリコン膜を分離するとともに、前記シリコン膜に第2のリング状の孔を形成することによって前記第2の接続孔内の前記シリコン膜を分離し、且つ第1の孔を形成し、前記第1の孔、前記第1及び第2のリング状の孔を第2の窒化シリコン膜によって埋め込み、前記第1の孔に埋め込まれた前記第2の窒化シリコン膜を除去し、前記第1の孔を通してウェットエッチング液を前記犠牲層に供給することによって前記犠牲層を除去することで、前記第1及び第2の窒化シリコン膜と前記シリコン膜によって覆われた空間にMEMS部が位置することを特徴とするMEMS素子の製造方法である。
Claims (11)
- 第1の窒化シリコン膜とシリコン膜によって覆われた空間に、第1及び第2の電極を有するMEMS部が配置されており、
前記シリコン膜は第1及び第2のリング状の孔を有し、
前記第1のリング状の孔の内側に位置する前記シリコン膜が前記第1の電極に電気的に接続されており、
前記第2のリング状の孔の内側に位置する前記シリコン膜が前記第2の電極に電気的に接続されており、
前記第1及び第2のリング状の孔それぞれが第2の窒化シリコン膜によって埋められていることを特徴とするMEMS素子。 - 請求項1において、
前記MEMS部は前記第1の窒化シリコン膜上に配置され、
前記シリコン膜は、前記MEMS部上方に配置され、且つ前記MEMS部の周囲に位置する前記第1の窒化シリコン膜に密着していることを特徴とするMEMS素子。 - 請求項1において、
前記第1の電極上に配置され、前記第1のリング状の孔の内側に位置する前記シリコン膜下に配置された第1の電極台と、
前記第2の電極上に配置され、前記第2のリング状の孔の内側に位置する前記シリコン膜下に配置された第2の電極台と、
前記第1の窒化シリコン膜上に密着されたシリコン台と、
を有し、
前記MEMS部は前記第1の窒化シリコン膜上に配置され、
前記シリコン台は前記MEMS部の周囲に位置し、
前記シリコン膜は、前記MEMS部上方に配置され、且つ前記シリコン台に密着していることを特徴とするMEMS素子。 - 請求項1乃至3のいずれか一項において、
前記シリコン膜は第1の孔を有し、
前記第1の孔が金属膜によって埋められており、
前記金属膜、前記シリコン膜、前記第1及び第2の窒化シリコン膜によって気密構造が形成されていることを特徴とするMEMS素子。 - 請求項4において、
前記シリコン膜上に形成された第1の絶縁膜と、
前記第1の絶縁膜に形成され、前記第1の孔上に位置する第2の孔と、
前記第1の絶縁膜上に形成された第2の絶縁膜と、
を有し、
前記第1及び第2の孔が前記金属膜によって埋められていることを特徴とするMEMS素子。 - 請求項4または5において、
前記第1の孔が前記MEMS部の可動電極の直上には配置されていないことを特徴とするMEMS素子。 - 請求項1乃至6のいずれか一項において、
前記MEMS部は半導体基板上に配置されており、
前記半導体基板には集積回路が形成されていることを特徴とするMEMS素子。 - 第1の窒化シリコン膜上に第1及び第2の電極を有するMEMS部を形成し、
前記MEMS部を覆う犠牲層を前記第1の窒化シリコン膜上に形成し、
前記犠牲層に、前記第1の電極上に位置する第1の接続孔及び前記第2の電極上に位置する第2の接続孔を形成し、
前記犠牲層の周囲に位置する前記第1の窒化シリコン膜上に密着し、前記第1及び第2の接続孔内に形成され、前記犠牲層を覆うシリコン膜を形成し、
前記シリコン膜に第1のリング状の孔を形成することによって前記第1の接続孔内の前記シリコン膜を分離するとともに、前記シリコン膜に第2のリング状の孔を形成することによって前記第2の接続孔内の前記シリコン膜を分離し、
前記第1及び第2のリング状の孔を第2の窒化シリコン膜によって埋め込み、
前記シリコン膜に第1の孔を形成し、
前記第1の孔を通してウェットエッチング液を前記犠牲層に供給することによって前記犠牲層を除去することで、前記第1及び第2の窒化シリコン膜と前記シリコン膜によって覆われた空間にMEMS部が位置することを特徴とするMEMS素子の製造方法。 - 第1の窒化シリコン膜上に第1及び第2の電極を有するMEMS部を形成し、
前記MEMS部を覆う犠牲層を前記第1の窒化シリコン膜上に形成し、
前記犠牲層に、前記第1の電極上に位置する第1の接続孔及び前記第2の電極上に位置する第2の接続孔を形成し、
前記犠牲層の周囲に位置する前記第1の窒化シリコン膜上に密着し、前記第1及び第2の接続孔内に形成され、前記犠牲層を覆うシリコン膜を形成し、
前記シリコン膜に、第1のリング状の孔を形成することによって前記第1の接続孔内の前記シリコン膜を分離するとともに、前記シリコン膜に第2のリング状の孔を形成することによって前記第2の接続孔内の前記シリコン膜を分離し、且つ第1の孔を形成し、
前記第1の孔、前記第1及び第2のリング状の孔を第2の窒化シリコン膜によって埋め込み、
前記第1の孔に埋め込まれた前記第2の窒化シリコン膜を除去し、
前記第1の孔を通してウェットエッチング液を前記犠牲層に供給することによって前記犠牲層を除去することで、前記第1及び第2の窒化シリコン膜と前記シリコン膜によって覆われた空間にMEMS部が位置することを特徴とするMEMS素子の製造方法。 - 請求項8または9において、
前記MEMS部は可動電極を有し、
前記MEMS部を形成する際に、前記第1の窒化シリコン膜上に、第1及び第2の電極と前記第1及び第2の電極を囲む第1のシリコン台を形成した後に、前記第1の電極上に第1の電極台を形成するとともに前記第2の電極上に前記可動電極及び第2の電極台を形成するとともに前記第1のシリコン台上に第2のシリコン台を形成し、
前記MEMS部を覆う犠牲層を形成する際に、前記第1及び第2の電極台と前記第1及び第2のシリコン台を覆う前記犠牲層を前記第1の窒化シリコン膜上に形成し、
前記犠牲層に前記第1及び第2の接続孔を形成する際に、前記犠牲層に、前記第1の電極台上に位置する前記第1の接続孔、前記第2の電極台上に位置する前記第2の接続孔及び前記第2のシリコン台上に位置する溝を形成し、
前記シリコン膜を形成する際に、前記溝内に前記シリコン膜を形成し、
前記犠牲層を除去することで、前記空間にMEMS部、第1及び第2の電極台、第1及び第2のシリコン台が位置することを特徴とするMEMS素子の製造方法。 - 請求項8乃至10のいずれか一項において、
前記犠牲層を除去した後に、前記第1の孔に金属膜をスパッタリングにより埋め込むことで前記空間が封止されることを特徴とするMEMS素子の製造方法。
Priority Applications (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2014018258A JP6269113B2 (ja) | 2014-02-03 | 2014-02-03 | Mems素子及びその製造方法 |
US14/602,827 US9365411B2 (en) | 2014-02-03 | 2015-01-22 | MEMS device and method for manufacturing the same |
CN201510053869.7A CN104817052B (zh) | 2014-02-03 | 2015-02-02 | 微机电系统元件及其制造方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2014018258A JP6269113B2 (ja) | 2014-02-03 | 2014-02-03 | Mems素子及びその製造方法 |
Publications (3)
Publication Number | Publication Date |
---|---|
JP2015145038A JP2015145038A (ja) | 2015-08-13 |
JP2015145038A5 true JP2015145038A5 (ja) | 2017-02-09 |
JP6269113B2 JP6269113B2 (ja) | 2018-01-31 |
Family
ID=53889607
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2014018258A Active JP6269113B2 (ja) | 2014-02-03 | 2014-02-03 | Mems素子及びその製造方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP6269113B2 (ja) |
Family Cites Families (11)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
AU5869994A (en) * | 1992-12-11 | 1994-07-04 | Regents Of The University Of California, The | Microelectromechanical signal processors |
JP4081868B2 (ja) * | 1998-08-10 | 2008-04-30 | 日産自動車株式会社 | 微小装置の製造方法 |
US6936491B2 (en) * | 2003-06-04 | 2005-08-30 | Robert Bosch Gmbh | Method of fabricating microelectromechanical systems and devices having trench isolated contacts |
US7585744B2 (en) * | 2003-12-08 | 2009-09-08 | Freescale Semiconductor, Inc. | Method of forming a seal for a semiconductor device |
JP4586425B2 (ja) * | 2004-06-07 | 2010-11-24 | 横河電機株式会社 | 振動式トランスデューサ |
JP2008188711A (ja) * | 2007-02-05 | 2008-08-21 | Oki Electric Ind Co Ltd | 半導体装置製造方法 |
JP5233302B2 (ja) * | 2008-02-07 | 2013-07-10 | セイコーエプソン株式会社 | 電子装置、共振子、及び電子装置の製造方法 |
JP2008236386A (ja) * | 2007-03-20 | 2008-10-02 | Sony Corp | 電気機械素子とその製造方法、並びに共振器 |
JP2009272477A (ja) * | 2008-05-08 | 2009-11-19 | Rohm Co Ltd | Memsセンサおよびその製造方法 |
DE102008042350A1 (de) * | 2008-09-25 | 2010-04-01 | Robert Bosch Gmbh | Mikromechanisches Bauelement und Verfahren zu dessen Herstellung |
JP2011218463A (ja) * | 2010-04-06 | 2011-11-04 | Seiko Epson Corp | 電子装置の製造方法 |
-
2014
- 2014-02-03 JP JP2014018258A patent/JP6269113B2/ja active Active
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US9567208B1 (en) | Semiconductor device and method for fabricating the same | |
US9029212B2 (en) | MEMS pressure sensors and fabrication method thereof | |
SG10201803335UA (en) | Three-Dimensional Semiconductor Device And Method Of Fabricating The Same | |
JP2011151121A5 (ja) | ||
US8587078B2 (en) | Integrated circuit and fabricating method thereof | |
JP2016523729A5 (ja) | ||
JP2012118545A5 (ja) | ||
JP2009164481A5 (ja) | ||
EP2988325A3 (en) | Electrical interconnect structure for an embedded semiconductor device package and method of manufacturing thereof | |
JP2016096292A5 (ja) | ||
WO2018114583A4 (en) | Isolation structure for micro-transfer-printable devices | |
JP2018509305A5 (ja) | ||
SG10201803467SA (en) | Semiconductor device | |
JP2014013810A5 (ja) | ||
TW201615035A (en) | Microelectro-mechanical systems microphone package device and MEMS packaging method thereof | |
TWI676591B (zh) | 用於具有微機電系統(mems)間隙控制結構之mems裝置的方法及設備 | |
JP2015133388A5 (ja) | ||
WO2014139230A3 (zh) | 薄膜晶体管阵列基板、显示装置及方法 | |
WO2009011152A1 (ja) | Soi基板およびsoi基板を用いた半導体装置 | |
TW201712854A (zh) | 電子裝置及其製造方法 | |
US9114976B1 (en) | Semiconductor arrangement with stress release configuration | |
JP2015171740A5 (ja) | ||
JP2015145038A5 (ja) | ||
US9238578B2 (en) | Semiconductor arrangement with stress release and thermal insulation | |
JP2015182158A5 (ja) |