JP2011151121A5 - - Google Patents

Claims (12)

1. 支持基板と、埋め込み絶縁膜と、半導体層とがこの順で積層された構成を有する半導体基板を準備する工程と、
   前記半導体層の主表面に、導電部分を有する素子を完成する工程と、
   前記素子を平面視において取り囲む溝を前記半導体層の前記主表面から前記埋め込み絶縁膜に達するように形成する工程と、
   前記素子上を覆うように、かつ前記溝内に中空を形成するように前記素子上および前記溝内に第１の絶縁膜を形成する工程と、
   前記第１の絶縁膜に前記素子の前記導電部分に達する孔を形成する工程とを備えた、半導体装置の製造方法。
2. 前記半導体層の前記主表面に素子分離用絶縁膜を形成する工程をさらに備え、
   前記溝は、前記素子分離用絶縁膜を貫通して前記埋め込み絶縁膜に達するように形成される、請求項１に記載の半導体装置の製造方法。
3. 前記溝の形成前に、前記素子上を覆うように前記半導体層の前記主表面上に第２の絶縁膜を形成する工程と、
   前記第２の絶縁膜上に、前記第２の絶縁膜とは異なる材質よりなる第３の絶縁膜を形成する工程と、
   前記第３の絶縁膜上に、前記第３の絶縁膜とは異なる材質よりなる第４の絶縁膜を形成する工程とをさらに備え、
   前記溝を形成する工程は、前記第４の絶縁膜をマスクとして前記半導体層を選択的に除去する工程を含み、さらに
   前記溝の形成後に前記第４および第３の絶縁膜を除去する工程を備えた、請求項１または２に記載の半導体装置の製造方法。
4. 前記溝の形成後であって前記第１の絶縁膜の形成前に、前記溝の側面上に側壁絶縁膜を形成する工程をさらに備えた、請求項１〜３のいずれかに記載の半導体装置の製造方法。
5. 半導体基板の主表面に、導電部分を有する素子を完成する工程と、
   前記素子上を覆うように前記半導体基板の前記主表面上に、貫通孔を有する第２の絶縁膜を形成する工程と、
   前記半導体基板を選択的に除去することにより、前記第２の絶縁膜の前記貫通孔の下に溝を形成する工程とを備え、
   前記溝は、前記溝の底部の幅が前記第２の絶縁膜の前記貫通孔の幅よりも大きくなるように形成され、さらに
   前記溝内に中空を形成するように前記第２の絶縁膜上および前記溝内に第１の絶縁膜を形成する工程と、
   前記第１の絶縁膜に前記素子の前記導電部分に達する孔を形成する工程とを備えた、半導体装置の製造方法。
6. 半導体基板の主表面に、導電部分を有する素子を完成する工程と、
   前記素子上を覆うように前記半導体基板の前記主表面上に、貫通孔を有する第２の絶縁膜を形成する工程と、
   前記半導体基板を選択的に除去することにより、前記第２の絶縁膜の前記貫通孔の下に溝を形成する工程とを備え、
   前記第２の絶縁膜の前記貫通孔の幅を前記溝の開口端の幅よりも大きくする工程と、
   前記溝内に中空を形成するように前記第２の絶縁膜上および前記溝内に第１の絶縁膜を形成する工程と、
   前記第１の絶縁膜に前記素子の前記導電部分に達する孔を形成する工程とを備えた、半導体装置の製造方法。
7. 前記半導体基板は、支持基板と、埋め込み絶縁膜と、半導体層とがこの順で積層された構成を有するように準備される、請求項５または６に記載の半導体装置の製造方法。
8. 前記半導体基板の前記主表面に素子分離用絶縁膜を形成する工程をさらに備え、
   前記溝は、前記素子分離用絶縁膜を貫通して前記半導体基板内に延びるように形成される、請求項５〜７のいずれかに記載の半導体装置の製造方法。
9. 前記第２の絶縁膜上に、前記第２の絶縁膜とは異なる材質よりなる第３の絶縁膜を形成する工程と、
   前記第３の絶縁膜上に、前記第３の絶縁膜とは異なる材質よりなる第４の絶縁膜を形成する工程とをさらに備え、
   前記溝を形成する工程は、前記第４の絶縁膜をマスクとして前記半導体層を選択的に除去する工程を含み、さらに
   前記溝の形成後に前記第４および第３の絶縁膜を除去する工程を備えた、請求項７に記載の半導体装置の製造方法。
10. 支持基板と、埋め込み絶縁膜と、半導体層とがこの順で積層された構成を有する半導体基板と、
    前記半導体層の主表面に形成され、かつ導電部分を有する素子とを備え、
    前記素子を平面視において取り囲むように、かつ前記半導体層の前記主表面から前記埋め込み絶縁膜に達するように前記半導体層に溝が形成されており、さらに
    前記素子上を覆うように、かつ前記溝内に中空を形成するように前記素子上および前記溝内に形成された第１の絶縁膜を備え、
    前記第１の絶縁膜には前記導電部分に達する孔が形成されている、半導体装置。
11. 主表面を有する半導体基板と、
    前記半導体基板の前記主表面に形成され、かつ導電部分を有する素子と、
    前記素子を覆うように前記半導体基板の前記主表面上に形成され、かつ前記素子を平面視において取り囲む貫通孔を有する第２の絶縁膜とを備え、
    前記素子を平面視において取り囲むように前記貫通孔の下の前記半導体基板に溝が形成されており、さらに
    前記第２の絶縁膜上を覆うように、かつ前記溝内に中空を形成するように前記第２の絶縁膜上および前記溝内に形成された第１の絶縁膜を備え、
    前記第１の絶縁膜には前記導電部分に達する孔が形成されており、
    前記溝の底部の幅は、前記第２の絶縁膜の前記貫通孔の幅よりも大きい、半導体装置。
12. 主表面を有する半導体基板と、
    前記半導体基板の前記主表面に形成され、かつ導電部分を有する素子と、
    前記素子を覆うように前記半導体基板の前記主表面上に形成され、かつ前記素子を平面視において取り囲む貫通孔を有する第２の絶縁膜とを備え、
    前記素子を平面視において取り囲むように前記貫通孔の下の前記半導体基板に溝が形成されており、さらに
    前記第２の絶縁膜上を覆うように、かつ前記溝内に中空を形成するように前記第２の絶縁膜上および前記溝内に形成された第１の絶縁膜を備え、
    前記第１の絶縁膜には前記導電部分に達する孔が形成されており、
    前記第２の絶縁膜の前記貫通孔の幅は、前記溝の開口端の幅よりも大きい、半導体装置。