JP2012033912A5 - 半導体装置の作製方法 - Google Patents

Claims (4)

1. 第１の配線層を形成し、
   前記第１の配線層を覆って絶縁層を形成し、
   前記絶縁層上に半導体層を形成し、
   前記半導体層上に第１の導電膜、第２の導電膜及び第３の導電膜を下から順に積層して形成し、
   前記第１乃至第３の導電膜に少なくとも３段階のエッチングを行って、３層でなる第２の配線層と、３層でなる第３の配線層とを離間させて形成し、
   前記３段階のエッチングは、
   前記第１の導電膜及び前記第２の導電膜を選択的に除去し、前記第１の導電膜を露出させる第１のエッチング工程と、
   前記半導体層はエッチングせずに、前記第１の導電膜及び前記第２の導電膜と重ならない前記第１の導電膜部分をエッチングする第２のエッチング工程と、
   前記第２の導電膜の側面が階段状になるように行う第３のエッチング工程と、を有することを特徴とする半導体装置の作製方法。
2. 請求項１において、
   前記第１のエッチング工程はＢＣｌ_３ガスとＣｌ_２ガスの混合ガスを用いて行い、
   前記第２のエッチング工程はＳＦ_６ガスを用いて行い、
   前記第３のエッチング工程はＢＣｌ_３ガスとＣｌ_２ガスの混合ガスを用いて行うことを特徴とする半導体装置の作製方法。
3. 請求項１又は請求項２において、
   前記第１の導電膜及び前記第３の導電膜はチタン膜であり、
   前記第２の導電膜はアルミニウム膜であることを特徴とする半導体装置の作製方法。
4. 請求項１乃至請求項３のいずれか一において、
   前記半導体層は酸化物半導体層であることを特徴とする半導体装置の作製方法。