JPH0766282A - 半導体装置 - Google Patents
半導体装置Info
- Publication number
- JPH0766282A JPH0766282A JP5232393A JP23239393A JPH0766282A JP H0766282 A JPH0766282 A JP H0766282A JP 5232393 A JP5232393 A JP 5232393A JP 23239393 A JP23239393 A JP 23239393A JP H0766282 A JPH0766282 A JP H0766282A
- Authority
- JP
- Japan
- Prior art keywords
- shielding layer
- semiconductor device
- light
- light shielding
- trench
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Element Separation (AREA)
- Insulated Gate Type Field-Effect Transistor (AREA)
Abstract
(57)【要約】
【目的】 ホットキャリア効果によりＭＯＳ型半導体素
子３のチャンネルのドレイン近傍で発生したフォトンが
他の半導体素子の拡散層等に侵入して少数キャリアを発
生させる虞れをなくす。 【構成】 素子分離領域（例えば選択酸化膜）５に遮光
層７を設ける。遮光層７としてスリット４を充填する、
例えば光吸収性を有するシリコンカーバイトＳｉＣを用
いる。
子３のチャンネルのドレイン近傍で発生したフォトンが
他の半導体素子の拡散層等に侵入して少数キャリアを発
生させる虞れをなくす。 【構成】 素子分離領域（例えば選択酸化膜）５に遮光
層７を設ける。遮光層７としてスリット４を充填する、
例えば光吸収性を有するシリコンカーバイトＳｉＣを用
いる。
Description
【０００１】
【産業上の利用分野】本発明は、半導体装置、特にホッ
トキャリア効果によりＭＯＳ型半導体素子のチャンネル
のドレイン近傍で発生したフォトンが他の半導体素子に
侵入してキャリアを発生させる虞れをなくした新規な半
導体装置に関する。
トキャリア効果によりＭＯＳ型半導体素子のチャンネル
のドレイン近傍で発生したフォトンが他の半導体素子に
侵入してキャリアを発生させる虞れをなくした新規な半
導体装置に関する。
【０００２】
【従来の技術】ＭＯＳ型半導体装置は、各ＭＯＳ型半導
体素子が互いにウェル、チャンネルストッパ及び選択酸
化膜により電気的に分離されている。しかし、光学的に
は分離されていない。
体素子が互いにウェル、チャンネルストッパ及び選択酸
化膜により電気的に分離されている。しかし、光学的に
は分離されていない。
【０００３】
【発明が解決しようとする課題】ＭＯＳ型半導体装置に
おいては、素子の微細化の要請が強いが、それに応えよ
うとするとホットキャリア効果によりＭＯＳ型半導体素
子のチャンネルのドレイン近傍で発生したフォトンが他
の半導体素子に侵入して少数キャリアを発生させ、その
結果、ＤＲＡＭの場合にはデータ保持特性が悪化した
り、ＣＭＯＳの場合キャリアが基板電流となってラッチ
アップを生ぜしめたり、寄生バイポーラアクション等の
現象を助長したりし、特性、信頼性を低下させる要因と
なる。
おいては、素子の微細化の要請が強いが、それに応えよ
うとするとホットキャリア効果によりＭＯＳ型半導体素
子のチャンネルのドレイン近傍で発生したフォトンが他
の半導体素子に侵入して少数キャリアを発生させ、その
結果、ＤＲＡＭの場合にはデータ保持特性が悪化した
り、ＣＭＯＳの場合キャリアが基板電流となってラッチ
アップを生ぜしめたり、寄生バイポーラアクション等の
現象を助長したりし、特性、信頼性を低下させる要因と
なる。
【０００４】そして、ＭＯＳ型半導体素子が微細でなく
ても、高耐圧ＭＯＳ型半導体素子がある場合にはホット
キャリア効果によるフォトンにより少数キャリアが発生
するという問題が生じる。このフォトンにより近くの素
子等の拡散層に侵入して少数キャリアとなって種々の問
題を起こす点については例えば半導体研究第２６巻Ｐ８
７〜９５において詳細に紹介されている。このような問
題は、現在のＭＯＳ型半導体装置が前述のようにＭＯＳ
型半導体素子が光学的に分離されていないために生じ
る。
ても、高耐圧ＭＯＳ型半導体素子がある場合にはホット
キャリア効果によるフォトンにより少数キャリアが発生
するという問題が生じる。このフォトンにより近くの素
子等の拡散層に侵入して少数キャリアとなって種々の問
題を起こす点については例えば半導体研究第２６巻Ｐ８
７〜９５において詳細に紹介されている。このような問
題は、現在のＭＯＳ型半導体装置が前述のようにＭＯＳ
型半導体素子が光学的に分離されていないために生じ
る。
【０００５】本発明はこのような問題点を解決すべく為
されたものであり、ホットキャリア効果によりＭＯＳ型
半導体素子のチャンネルのドレイン近傍で発生したフォ
トンが他の半導体素子に侵入してキャリアを発生させる
虞れをなくした新規な半導体装置を提供することを目的
とする。
されたものであり、ホットキャリア効果によりＭＯＳ型
半導体素子のチャンネルのドレイン近傍で発生したフォ
トンが他の半導体素子に侵入してキャリアを発生させる
虞れをなくした新規な半導体装置を提供することを目的
とする。
【０００６】
【課題を解決するための手段】請求項１の半導体装置
は、素子分離領域に遮光層を設けることを特徴とする。
請求項２の半導体装置は、請求項１において、遮光層
が、トレンチに光吸収材又は反射材を充填してなること
を特徴とする。請求項３の半導体装置は、請求項２にお
いて、遮光層の表面を半導体基板の表面よりも高くした
ことを特徴とする。
は、素子分離領域に遮光層を設けることを特徴とする。
請求項２の半導体装置は、請求項１において、遮光層
が、トレンチに光吸収材又は反射材を充填してなること
を特徴とする。請求項３の半導体装置は、請求項２にお
いて、遮光層の表面を半導体基板の表面よりも高くした
ことを特徴とする。
【０００７】
【作用】請求項１の半導体装置によれば、遮光層を設け
たので、ＭＯＳ型半導体素子でホットキャリア効果によ
り発生したフォトンが他の素子内に侵入することをその
遮光層により阻むことができる。請求項２の半導体装置
によれば、遮光層を、トレンチに光吸収材又は光吸収剤
を充填することにより形成してなるので、ＭＯＳ型半導
体素子からホットキャリア効果により発生したフォトン
が基板内を通って他の素子等に侵入することを、トレン
チ内の光吸収材によりフォトンを吸収させることにより
又はトレンチ内の反射材によりフォトンを反射させるこ
とにより阻むことができる。
たので、ＭＯＳ型半導体素子でホットキャリア効果によ
り発生したフォトンが他の素子内に侵入することをその
遮光層により阻むことができる。請求項２の半導体装置
によれば、遮光層を、トレンチに光吸収材又は光吸収剤
を充填することにより形成してなるので、ＭＯＳ型半導
体素子からホットキャリア効果により発生したフォトン
が基板内を通って他の素子等に侵入することを、トレン
チ内の光吸収材によりフォトンを吸収させることにより
又はトレンチ内の反射材によりフォトンを反射させるこ
とにより阻むことができる。
【０００８】請求項３の半導体装置によれば、遮光層の
表面を、ＭＯＳ型半導体素子が形成された半導体基板の
表面よりも高くしたので、半導体基板表面の選択酸化膜
や層間膜を伝わって他の素子に侵入しようとするフォト
ンに対しても遮光層によってその侵入を阻むことができ
る。
表面を、ＭＯＳ型半導体素子が形成された半導体基板の
表面よりも高くしたので、半導体基板表面の選択酸化膜
や層間膜を伝わって他の素子に侵入しようとするフォト
ンに対しても遮光層によってその侵入を阻むことができ
る。
【０００９】
【実施例】以下、本発明半導体装置を図示実施例に従っ
て詳細に説明する。図１は本発明半導体装置の一つの実
施例を示す断面図である。図面において、１は半導体基
板、２は素子分離用選択酸化膜（ＬＯＣＯＳ）、３はＭ
ＯＳ型半導体素子、４は上記選択酸化膜２及び層間絶縁
膜５に形成されたトレンチ、６は該トレンチの内面に形
成された絶縁膜、７は該トレンチ４内に形成された遮光
層で、例えば黒色であり従って光吸収性の強いシリコン
カーバイトＳｉＣからなる。尚、８はチャンネルストッ
パである。
て詳細に説明する。図１は本発明半導体装置の一つの実
施例を示す断面図である。図面において、１は半導体基
板、２は素子分離用選択酸化膜（ＬＯＣＯＳ）、３はＭ
ＯＳ型半導体素子、４は上記選択酸化膜２及び層間絶縁
膜５に形成されたトレンチ、６は該トレンチの内面に形
成された絶縁膜、７は該トレンチ４内に形成された遮光
層で、例えば黒色であり従って光吸収性の強いシリコン
カーバイトＳｉＣからなる。尚、８はチャンネルストッ
パである。
【００１０】このような半導体装置によれば、ＭＯＳ型
半導体素子３、３を囲繞する素子分離領域にトレンチ４
を形成し、該トレンチ４に黒色で光吸収性の強いシリコ
ンカーバイトＳｉＣを充填して遮光層７としたので、Ｍ
ＯＳ型半導体素子３からホットキャリア効果により発生
したフォトンが他の素子領域に侵入するのをその遮光層
７にフォトンを吸収させることにより防止することがで
きる。また、トレンチ４の表面は半導体基板１の表面よ
りも高く、選択酸化膜２上の層間絶縁膜５の表面と同じ
高さにされ、そのトレンチ４をシリコンカーバイトＳｉ
Ｃにより充填して遮光層７としたので、選択酸化膜２や
層間絶縁膜５を伝わって他の素子に侵入しようとするフ
ォトンに対してもその侵入を阻むことができる。
半導体素子３、３を囲繞する素子分離領域にトレンチ４
を形成し、該トレンチ４に黒色で光吸収性の強いシリコ
ンカーバイトＳｉＣを充填して遮光層７としたので、Ｍ
ＯＳ型半導体素子３からホットキャリア効果により発生
したフォトンが他の素子領域に侵入するのをその遮光層
７にフォトンを吸収させることにより防止することがで
きる。また、トレンチ４の表面は半導体基板１の表面よ
りも高く、選択酸化膜２上の層間絶縁膜５の表面と同じ
高さにされ、そのトレンチ４をシリコンカーバイトＳｉ
Ｃにより充填して遮光層７としたので、選択酸化膜２や
層間絶縁膜５を伝わって他の素子に侵入しようとするフ
ォトンに対してもその侵入を阻むことができる。
【００１１】図２（Ａ）、（Ｂ）は図１に示した半導体
装置の製造方法の一例を工程順に示す断面図である。 （Ａ）ＭＯＳ型半導体素子３を形成し、層間絶縁膜５を
形成した後、遮光層７を形成すべき箇所にトレンチ４を
ＲＩＥにより形成する。図２（Ａ）はトレンチ４形成後
の状態を示す。 （Ｂ）次に、加熱酸化処理によりトレンチ４の内面にシ
リコン酸化膜６を形成する。
装置の製造方法の一例を工程順に示す断面図である。 （Ａ）ＭＯＳ型半導体素子３を形成し、層間絶縁膜５を
形成した後、遮光層７を形成すべき箇所にトレンチ４を
ＲＩＥにより形成する。図２（Ａ）はトレンチ４形成後
の状態を示す。 （Ｂ）次に、加熱酸化処理によりトレンチ４の内面にシ
リコン酸化膜６を形成する。
【００１２】その後、シリコンカーバイトＳｉＣをＣＶ
Ｄ技術により形成してシリコンカーバイトＳｉＣでトレ
ンチ４内を充填し、しかる後、エッチバックその他の技
術でトレンチ４外のシリコンカーバイトＳｉＣを除去す
る。図２（Ｂ）はトレンチ４外のシリコンカーバイトＳ
ｉＣの除去後の状態を示す。その後は、通常と同じ方法
でコンタクトホール、電極や配線の形成等を行う。尚、
シリコンカーバイトＳｉＣのＣＶＤは、拡散等の処理に
用いる炉心管の内面のシリコンカーバイトＳｉＣによる
コーティング等に用いられており、遮光層７の形成にも
それを用いることができる。
Ｄ技術により形成してシリコンカーバイトＳｉＣでトレ
ンチ４内を充填し、しかる後、エッチバックその他の技
術でトレンチ４外のシリコンカーバイトＳｉＣを除去す
る。図２（Ｂ）はトレンチ４外のシリコンカーバイトＳ
ｉＣの除去後の状態を示す。その後は、通常と同じ方法
でコンタクトホール、電極や配線の形成等を行う。尚、
シリコンカーバイトＳｉＣのＣＶＤは、拡散等の処理に
用いる炉心管の内面のシリコンカーバイトＳｉＣによる
コーティング等に用いられており、遮光層７の形成にも
それを用いることができる。
【００１３】尚、上記半導体装置の製造方法によれば、
ＭＯＳ型半導体素子３を形成した後でトレンチ４、遮光
層７を形成することとしたが、ＭＯＳ型半導体素子４、
遮光層７をＭＯＳ型半導体素子３の形成前に行うように
しても良い。図３（Ａ）乃至（Ｃ）はそのような製造方
法を工程順に示すものである。 （Ａ）選択酸化膜２の形成後、ＲＩＥにより素子分離領
域にトレンチ４を形成し、その後、トレンチ４内面を加
熱酸化する。６はこの加熱酸化により形成された酸化膜
である。図３（Ａ）はこの加熱酸化膜６形成後の状態を
示す。
ＭＯＳ型半導体素子３を形成した後でトレンチ４、遮光
層７を形成することとしたが、ＭＯＳ型半導体素子４、
遮光層７をＭＯＳ型半導体素子３の形成前に行うように
しても良い。図３（Ａ）乃至（Ｃ）はそのような製造方
法を工程順に示すものである。 （Ａ）選択酸化膜２の形成後、ＲＩＥにより素子分離領
域にトレンチ４を形成し、その後、トレンチ４内面を加
熱酸化する。６はこの加熱酸化により形成された酸化膜
である。図３（Ａ）はこの加熱酸化膜６形成後の状態を
示す。
【００１４】（Ｂ）次に、図３（Ｂ）に示すようにシリ
コンカーバイトＳｉＣ膜７をＣＶＤにより形成してトレ
ンチ４内をシリコンカーバイトＳｉＣ７で埋める。ＣＶ
Ｄ温度は１０００〜１４００℃である。 （Ｃ）その後、図３（Ｃ）に示すようにシリコンカーバ
イトＳｉＣ膜７をエッチバックすることによりトレンチ
４外のシリコンカーバイトＳｉＣ膜７を完全に除去し、
次に、不純物のイオン打込みによりチャンネルストッパ
８を形成する。尚、シリコンカーバイトＳｉＣ膜７の形
成後にチャンネルストッパ用のイオン打込みを行うの
は、シリコンカーバイトＳｉＣのＣＶＤ時の加熱温度が
高いからである。 その後は、通常のＭＯＳ型半導体装置の製造方法と同じ
方法でＭＯＳ型半導体素子の製造を行う。
コンカーバイトＳｉＣ膜７をＣＶＤにより形成してトレ
ンチ４内をシリコンカーバイトＳｉＣ７で埋める。ＣＶ
Ｄ温度は１０００〜１４００℃である。 （Ｃ）その後、図３（Ｃ）に示すようにシリコンカーバ
イトＳｉＣ膜７をエッチバックすることによりトレンチ
４外のシリコンカーバイトＳｉＣ膜７を完全に除去し、
次に、不純物のイオン打込みによりチャンネルストッパ
８を形成する。尚、シリコンカーバイトＳｉＣ膜７の形
成後にチャンネルストッパ用のイオン打込みを行うの
は、シリコンカーバイトＳｉＣのＣＶＤ時の加熱温度が
高いからである。 その後は、通常のＭＯＳ型半導体装置の製造方法と同じ
方法でＭＯＳ型半導体素子の製造を行う。
【００１５】このようにしても図１に示すＭＯＳ型半導
体装置と略同じ半導体装置を得ることができる。ただ、
図３に示す製造方法によれば、遮光層７の表面の高さが
選択酸化膜の表面の高さと略同じになり、層間絶縁膜５
を通るフォトンに対して他の素子への侵入を阻むことは
できない。しかし、層間絶縁膜５を通るフォトンは少な
いので、本発明の効果のほとんどを享受することができ
る。
体装置と略同じ半導体装置を得ることができる。ただ、
図３に示す製造方法によれば、遮光層７の表面の高さが
選択酸化膜の表面の高さと略同じになり、層間絶縁膜５
を通るフォトンに対して他の素子への侵入を阻むことは
できない。しかし、層間絶縁膜５を通るフォトンは少な
いので、本発明の効果のほとんどを享受することができ
る。
【００１６】図４は図３で示した製造方法の変形例を説
明する断面図である。本変形例は、図３に示した製造方
法におけるトレンチ４外のシリコンカーバイトＳｉＣ膜
７の除去をＲＩＥによってではなく、半導体基板１のポ
リッシングにより行うものであり、従って、このポリッ
シングによる半導体基板１の表面が平坦になるので、遮
光層７の表面の高さは半導体基板１の表面の高さと略等
しくなる。
明する断面図である。本変形例は、図３に示した製造方
法におけるトレンチ４外のシリコンカーバイトＳｉＣ膜
７の除去をＲＩＥによってではなく、半導体基板１のポ
リッシングにより行うものであり、従って、このポリッ
シングによる半導体基板１の表面が平坦になるので、遮
光層７の表面の高さは半導体基板１の表面の高さと略等
しくなる。
【００１７】従って、この場合、半導体基板１よりも高
い層間絶縁膜を通ってＭＯＳ型半導体素子３から他の素
子へ侵入しようとするフォトンに対してはその侵入を阻
むことはできない。しかし、フォトンはその大半が半導
体基板１を通って他の素子へ侵入しようとするので、遮
光層７によりフォトンの大半に対して他の素子への侵入
を防止することができる。
い層間絶縁膜を通ってＭＯＳ型半導体素子３から他の素
子へ侵入しようとするフォトンに対してはその侵入を阻
むことはできない。しかし、フォトンはその大半が半導
体基板１を通って他の素子へ侵入しようとするので、遮
光層７によりフォトンの大半に対して他の素子への侵入
を防止することができる。
【００１８】尚、上記実施例において、遮光層７は光吸
収性の強い黒色のシリコンカーバイトＳｉＣにより形成
されていたが、本発明においては必ずしもそれに限定さ
れず、光反射性を有する材料を用いても良い。そして、
半導体装置内のすべてのＭＯＳ型半導体素子３、３、…
に対して遮光層７により囲繞するようにすることは必ず
しも必要ではなく、フォトンを大量に発生する虞れのあ
るＭＯＳ型半導体素子３のみを遮光層７により囲繞する
ようにしても良い。例えば、同じサイズ、同じゲート電
圧、ドレイン電圧であってもｐチャンネルＭＯＳトラン
ジスタよりもｎチャンネルＭＯＳトランジスタの方がフ
ォトンの発生が多く、ｐチャンネルＭＯＳトランジスタ
の発生するフォトンの発生量がほとんど問題にならない
場合もある。この場合には、ｎチャンネルＭＯＳトラン
ジスタのみに対して素子分離領域に遮光層７を形成する
ようにしても良いのである。勿論、高耐圧ＭＯＳトラン
ジスタを有するＩＣの場合、該高耐圧ＭＯＳトランジス
タのみを遮光層７で覆ってフォトンが他に漏れないよう
にしても良い。このように、本発明は種々の態様で実施
することができる。
収性の強い黒色のシリコンカーバイトＳｉＣにより形成
されていたが、本発明においては必ずしもそれに限定さ
れず、光反射性を有する材料を用いても良い。そして、
半導体装置内のすべてのＭＯＳ型半導体素子３、３、…
に対して遮光層７により囲繞するようにすることは必ず
しも必要ではなく、フォトンを大量に発生する虞れのあ
るＭＯＳ型半導体素子３のみを遮光層７により囲繞する
ようにしても良い。例えば、同じサイズ、同じゲート電
圧、ドレイン電圧であってもｐチャンネルＭＯＳトラン
ジスタよりもｎチャンネルＭＯＳトランジスタの方がフ
ォトンの発生が多く、ｐチャンネルＭＯＳトランジスタ
の発生するフォトンの発生量がほとんど問題にならない
場合もある。この場合には、ｎチャンネルＭＯＳトラン
ジスタのみに対して素子分離領域に遮光層７を形成する
ようにしても良いのである。勿論、高耐圧ＭＯＳトラン
ジスタを有するＩＣの場合、該高耐圧ＭＯＳトランジス
タのみを遮光層７で覆ってフォトンが他に漏れないよう
にしても良い。このように、本発明は種々の態様で実施
することができる。
【００１９】
【発明の効果】請求項１の半導体装置は、素子分離領域
に遮光層を設けることを特徴とするものである。従っ
て、請求項１記載の半導体装置によれば、遮光層を設け
たので、ＭＯＳ型半導体素子でホットキャリア効果によ
り発生したフォトンが他の素子内に侵入することをその
遮光層により阻むことができる。
に遮光層を設けることを特徴とするものである。従っ
て、請求項１記載の半導体装置によれば、遮光層を設け
たので、ＭＯＳ型半導体素子でホットキャリア効果によ
り発生したフォトンが他の素子内に侵入することをその
遮光層により阻むことができる。
【００２０】請求項２の半導体装置は、遮光層が、トレ
ンチに光吸収材又は反射材を充填してなることを特徴と
するものである。従って、請求項２記載の半導体装置に
よれば、遮光層を、トレンチに光吸収材又は光吸収剤を
充填することにより形成してなるので、ＭＯＳ型半導体
素子からホットキャリア効果により発生したフォトンが
基板内を通って他の素子等に侵入することを、トレンチ
内の光吸収材によりフォトンを吸収することにより又は
トレンチ内の反射材によりフォトンを反射することによ
り阻むことができる。
ンチに光吸収材又は反射材を充填してなることを特徴と
するものである。従って、請求項２記載の半導体装置に
よれば、遮光層を、トレンチに光吸収材又は光吸収剤を
充填することにより形成してなるので、ＭＯＳ型半導体
素子からホットキャリア効果により発生したフォトンが
基板内を通って他の素子等に侵入することを、トレンチ
内の光吸収材によりフォトンを吸収することにより又は
トレンチ内の反射材によりフォトンを反射することによ
り阻むことができる。
【００２１】請求項３の半導体装置は、遮光層の表面を
半導体基板の表面よりも高くしたことを特徴とするもの
である。従って、請求項３記載の半導体装置によれば、
遮光層の表面を、ＭＯＳ型半導体素子が形成された半導
体基板の表面よりも高くしたので、半導体基板表面の選
択酸化膜や層間膜を伝わって他の素子に侵入しようとす
るフォトンに対しても遮光層によってその侵入を阻むこ
とができる。
半導体基板の表面よりも高くしたことを特徴とするもの
である。従って、請求項３記載の半導体装置によれば、
遮光層の表面を、ＭＯＳ型半導体素子が形成された半導
体基板の表面よりも高くしたので、半導体基板表面の選
択酸化膜や層間膜を伝わって他の素子に侵入しようとす
るフォトンに対しても遮光層によってその侵入を阻むこ
とができる。
【図１】本発明半導体装置の一つの実施例を示す断面図
である。
である。
【図２】（Ａ）、（Ｂ）は図１に示した半導体装置の製
造方法の一例を工程順に示す断面図である。
造方法の一例を工程順に示す断面図である。
【図３】（Ａ）乃至（Ｃ）は本発明半導体装置の他の製
造方法を工程順に示す断面図である。
造方法を工程順に示す断面図である。
【図４】図３に示した半導体装置の製造方法の変形例を
説明する断面図である。
説明する断面図である。
１ 半導体基板 ２ 選択酸化膜（素子分離領域） ３ ＭＯＳ型半導体素子 ４ トレンチ ７ 遮光層
Claims (3)
- 【請求項１】 少なくとも一部のＭＯＳ型半導体素子の
素子分離領域にそのＭＯＳ型半導体素子から発生するフ
ォトンの他の素子への伝播を阻む遮光層を有することを
特徴とする半導体装置 - 【請求項２】 遮光層が、素子分離領域に形成したトレ
ンチに光吸収材若しくは光反射材を充填してなることを
特徴とする請求項１記載の半導体装置 - 【請求項３】 遮光層の表面を、ＭＯＳ型半導体素子が
形成された半導体基板の表面よりも高いところに位置さ
せてなることを特徴とする請求項２記載の半導体装置
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP5232393A JPH0766282A (ja) | 1993-08-25 | 1993-08-25 | 半導体装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP5232393A JPH0766282A (ja) | 1993-08-25 | 1993-08-25 | 半導体装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0766282A true JPH0766282A (ja) | 1995-03-10 |
Family
ID=16938546
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP5232393A Pending JPH0766282A (ja) | 1993-08-25 | 1993-08-25 | 半導体装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0766282A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2011151121A (ja) * | 2010-01-20 | 2011-08-04 | Renesas Electronics Corp | 半導体装置およびその製造方法 |
| US8110859B2 (en) | 2008-03-13 | 2012-02-07 | Canon Kabushiki Kaisha | Antireflection portion in a shallow isolation trench for a photoelectric conversion device |
-
1993
- 1993-08-25 JP JP5232393A patent/JPH0766282A/ja active Pending
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US8110859B2 (en) | 2008-03-13 | 2012-02-07 | Canon Kabushiki Kaisha | Antireflection portion in a shallow isolation trench for a photoelectric conversion device |
| JP2011151121A (ja) * | 2010-01-20 | 2011-08-04 | Renesas Electronics Corp | 半導体装置およびその製造方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6518623B1 (en) | Semiconductor device having a buried-channel MOS structure | |
| KR0147500B1 (ko) | 머지 분리 및 노드 트랜치 구조의 메모리 어레이에서 기생 누설을 감소시키기 위한 구조 및 방법 | |
| US6642125B2 (en) | Integrated circuits having adjacent P-type doped regions having shallow trench isolation structures without liner layers therein therebetween and methods of forming same | |
| US6762477B2 (en) | Semiconductor device | |
| JP2965783B2 (ja) | 半導体装置およびその製造方法 | |
| US6459134B2 (en) | Semiconductor devices which have analog and digital circuits integrated on a common substrate | |
| US5057897A (en) | Charge neutralization using silicon-enriched oxide layer | |
| JP2000022085A (ja) | 半導体装置及びその製造方法 | |
| US5457339A (en) | Semiconductor device for element isolation and manufacturing method thereof | |
| JPS6318641A (ja) | 半導体装置の製造方法 | |
| KR100734507B1 (ko) | 고전압 소자의 전류 누설을 방지하기 위한 구조 | |
| KR100953336B1 (ko) | 반도체 소자 및 그의 제조방법 | |
| US6656803B2 (en) | Radiation hardened semiconductor memory | |
| US5179038A (en) | High density trench isolation for MOS circuits | |
| JP2002164512A (ja) | 半導体装置及びその製造方法 | |
| KR0178551B1 (ko) | 반도체 집적 회로 제조 방법 | |
| US4748489A (en) | Integrated circuit semiconductor device having improved isolation region | |
| JP2778550B2 (ja) | 半導体集積回路の製造方法 | |
| KR19990068200A (ko) | 디커플링 캐패시턴스 형성 방법 및 반도체 소자 | |
| KR950012744B1 (ko) | 반도체 기억장치의 제조방법 | |
| JPH0766282A (ja) | 半導体装置 | |
| CN105374835A (zh) | 半导体器件及其制造方法 | |
| US5122855A (en) | Semiconductor device with latch-up prevention structure | |
| US5910666A (en) | High-voltage metal-oxide semiconductor (MOS) device | |
| US6232161B1 (en) | Method for forming a dummy active pattern |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090223 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090223 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Year of fee payment: 9 Free format text: PAYMENT UNTIL: 20100223 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Year of fee payment: 10 Free format text: PAYMENT UNTIL: 20110223 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Year of fee payment: 10 Free format text: PAYMENT UNTIL: 20110223 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120223 Year of fee payment: 11 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Year of fee payment: 11 Free format text: PAYMENT UNTIL: 20120223 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Year of fee payment: 12 Free format text: PAYMENT UNTIL: 20130223 |
|
| EXPY | Cancellation because of completion of term |