JP2014011350A5 - - Google Patents
Download PDFInfo
- Publication number
- JP2014011350A5 JP2014011350A5 JP2012147538A JP2012147538A JP2014011350A5 JP 2014011350 A5 JP2014011350 A5 JP 2014011350A5 JP 2012147538 A JP2012147538 A JP 2012147538A JP 2012147538 A JP2012147538 A JP 2012147538A JP 2014011350 A5 JP2014011350 A5 JP 2014011350A5
- Authority
- JP
- Japan
- Prior art keywords
- forming
- metal pattern
- layer
- opening
- semiconductor device
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 239000004065 semiconductor Substances 0.000 claims 10
- 239000002184 metal Substances 0.000 claims 8
- 229910052751 metal Inorganic materials 0.000 claims 8
- 238000004519 manufacturing process Methods 0.000 claims 5
- TWXTWZIUMCFMSG-UHFFFAOYSA-N nitride(3-) Chemical compound [N-3] TWXTWZIUMCFMSG-UHFFFAOYSA-N 0.000 claims 4
- 238000007772 electroless plating Methods 0.000 claims 3
- PXHVJJICTQNCMI-UHFFFAOYSA-N nickel Chemical compound [Ni] PXHVJJICTQNCMI-UHFFFAOYSA-N 0.000 claims 2
- 230000000875 corresponding Effects 0.000 claims 1
- 239000000463 material Substances 0.000 claims 1
- 229910052759 nickel Inorganic materials 0.000 claims 1
- 238000001771 vacuum deposition Methods 0.000 claims 1
Claims (6)
- 窒化物半導体層上に、上面および側面を有し、ニッケルを含有する金属パターンを形成する工程と、
前記金属パターンの前記上面および側面を含む露出面に対して無電解めっきによってバリア層を形成し、前記金属パターンの表面を前記バリア層で被覆する工程と、
前記バリア層上に、無電解めっきによって導電層を形成する工程と、を有することを特徴とする半導体装置の製造方法。 - 前記窒化物半導体層上に、開口を有する第１絶縁膜が設けられ、前記金属パターンは、前記第１絶縁膜および前記開口に接して形成され、前記バリア層と前記窒化物半導体層との間は、前記第１絶縁膜によって隔離されてなることを特徴とする請求項１記載の半導体装置の製造方法。
- 前記バリア層の形成は、前記金属パターンよりも大きい幅を有する開口が前記金属パターンに対応して形成されたマスクを設ける工程と、前記無電解めっきによって、前記マスクの開口内に前記バリア層を構成する材料を充填して成長させる工程と、によりなされることを特徴とする請求項１または２記載の半導体装置の製造方法。
- 前記導電層が、前記マスクの開口内を充填して形成されることを特徴とする請求項３記載の半導体装置の製造方法。
- 前記導電層上に第２絶縁膜を形成する工程をさらに有することを特徴とする請求項１から４のいずれか一項記載の半導体装置の製造方法。
- 前記金属パターンを形成する工程は、前記窒化物半導体層上に、開口を有するマスクを形成する工程と、前記マスクを用いて前記金属パターンを真空蒸着法およびリフトオフ法により形成する工程と、を含むことを特徴とする請求項１から５のいずれか一項記載の半導体装置の製造方法。
Priority Applications (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2012147538A JP5983999B2 (ja) | 2012-06-29 | 2012-06-29 | 半導体装置の製造方法 |
| US13/930,904 US9412829B2 (en) | 2012-06-29 | 2013-06-28 | Method for fabricating semiconductor device and semiconductor device |
| US15/204,199 US9653592B2 (en) | 2012-06-29 | 2016-07-07 | Method for fabricating semiconductor device and semiconductor device |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2012147538A JP5983999B2 (ja) | 2012-06-29 | 2012-06-29 | 半導体装置の製造方法 |
Publications (3)
| Publication Number | Publication Date |
|---|---|
| JP2014011350A JP2014011350A (ja) | 2014-01-20 |
| JP2014011350A5 true JP2014011350A5 (ja) | 2015-05-21 |
| JP5983999B2 JP5983999B2 (ja) | 2016-09-06 |
Family
ID=49777263
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2012147538A Active JP5983999B2 (ja) | 2012-06-29 | 2012-06-29 | 半導体装置の製造方法 |
Country Status (2)
| Country | Link |
|---|---|
| US (2) | US9412829B2 (ja) |
| JP (1) | JP5983999B2 (ja) |
Families Citing this family (17)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US9178016B2 (en) * | 2013-03-01 | 2015-11-03 | Infineon Technologies Austria Ag | Charge protection for III-nitride devices |
| JP2015204335A (ja) * | 2014-04-11 | 2015-11-16 | 豊田合成株式会社 | 半導体装置および半導体装置の製造方法 |
| JP6179445B2 (ja) * | 2014-04-11 | 2017-08-16 | 豊田合成株式会社 | 縦型ショットキーバリアダイオード、縦型ショットキーバリアダイオードの製造方法 |
| EP2942815B1 (en) * | 2014-05-08 | 2020-11-18 | Nexperia B.V. | Semiconductor device and manufacturing method |
| CN104332498B (zh) * | 2014-09-01 | 2018-01-05 | 苏州捷芯威半导体有限公司 | 一种斜场板功率器件及斜场板功率器件的制备方法 |
| JP6292104B2 (ja) * | 2014-11-17 | 2018-03-14 | 三菱電機株式会社 | 窒化物半導体装置の製造方法 |
| JP2017107942A (ja) * | 2015-12-08 | 2017-06-15 | 株式会社東芝 | 半導体装置 |
| JP6659871B2 (ja) * | 2017-04-14 | 2020-03-04 | ダイナックス セミコンダクター インコーポレイテッドＤｙｎａｘ Ｓｅｍｉｃｏｎｄｕｃｔｏｒ，Ｉｎｃ． | 半導体デバイス及びその製造方法 |
| US11171005B2 (en) | 2017-06-07 | 2021-11-09 | Mitsubishi Electric Corporation | Semiconductor device manufacturing method |
| JP6997002B2 (ja) * | 2018-02-19 | 2022-01-17 | 住友電気工業株式会社 | 半導体装置及びその製造方法 |
| JP7047615B2 (ja) * | 2018-06-13 | 2022-04-05 | 住友電工デバイス・イノベーション株式会社 | 半導体デバイスの製造方法 |
| CN109449211B (zh) * | 2018-11-01 | 2022-06-07 | 合肥鑫晟光电科技有限公司 | 薄膜晶体管及其制作方法、阵列基板及其制作方法 |
| US11955522B2 (en) * | 2020-02-13 | 2024-04-09 | Vanguard International Semiconductor Corporation | Semiconductor structure and method of forming the same |
| WO2022162804A1 (ja) * | 2021-01-27 | 2022-08-04 | 三菱電機株式会社 | 半導体装置及びその製造方法 |
| JP2022145319A (ja) * | 2021-03-19 | 2022-10-04 | 株式会社東芝 | 半導体装置 |
| CN113725283A (zh) * | 2021-11-04 | 2021-11-30 | 深圳市时代速信科技有限公司 | 半导体器件及其制备方法 |
| CN113793867B (zh) * | 2021-11-16 | 2022-03-01 | 深圳市时代速信科技有限公司 | 一种电极结构及其制作方法 |
Family Cites Families (11)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5014018A (en) * | 1987-10-06 | 1991-05-07 | Stanford University | Nonlinear transmission line for generation of picosecond electrical transients |
| JP2643812B2 (ja) * | 1993-12-24 | 1997-08-20 | 日本電気株式会社 | 電界効果型トランジスタのゲート電極形成方法 |
| JPH0897234A (ja) * | 1994-09-22 | 1996-04-12 | Mitsubishi Electric Corp | 半導体装置の電極，及びその製造方法 |
| JPH11121471A (ja) * | 1997-10-21 | 1999-04-30 | Nec Corp | 半導体装置及びその製造方法 |
| JP2003179057A (ja) * | 2001-12-12 | 2003-06-27 | Sony Corp | 半導体装置及びその製造方法 |
| JP2003273129A (ja) * | 2002-03-14 | 2003-09-26 | Fujitsu Quantum Devices Ltd | 半導体装置及びその製造方法 |
| JP2006261252A (ja) | 2005-03-15 | 2006-09-28 | Eudyna Devices Inc | 半導体装置及びその製造方法 |
| US8212290B2 (en) * | 2007-03-23 | 2012-07-03 | Cree, Inc. | High temperature performance capable gallium nitride transistor |
| US7935620B2 (en) * | 2007-12-05 | 2011-05-03 | Freescale Semiconductor, Inc. | Method for forming semiconductor devices with low leakage Schottky contacts |
| JP2011238805A (ja) * | 2010-05-11 | 2011-11-24 | Nec Corp | 電界効果トランジスタ、電界効果トランジスタの製造方法および電子装置 |
| US20120156843A1 (en) * | 2010-12-17 | 2012-06-21 | Green Bruce M | Dielectric layer for gallium nitride transistor |
-
2012
- 2012-06-29 JP JP2012147538A patent/JP5983999B2/ja active Active
-
2013
- 2013-06-28 US US13/930,904 patent/US9412829B2/en active Active
-
2016
- 2016-07-07 US US15/204,199 patent/US9653592B2/en active Active
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2014011350A5 (ja) | ||
| JP2009164481A5 (ja) | ||
| SG10201709240QA (en) | Self-aligned multi-patterning process flow with ald gapfill spacer mask | |
| JP2013038399A5 (ja) | 半導体装置 | |
| JP2013520844A5 (ja) | ||
| JP2015070007A5 (ja) | ||
| JP2011151121A5 (ja) | ||
| JP2015195288A5 (ja) | ||
| JP2015064534A5 (ja) | 表示素子およびその製造方法 | |
| GB2522825A (en) | Cobalt based interconnects and methods of fabrication thereof | |
| JP2012248829A5 (ja) | 半導体装置の作製方法 | |
| JP2016526285A5 (ja) | ||
| JP2012256836A5 (ja) | 半導体装置 | |
| JP2011100994A5 (ja) | 半導体装置の作製方法 | |
| JP2012134500A5 (ja) | ||
| JP2011100992A5 (ja) | ||
| WO2008154526A3 (en) | Method to make low resistance contact | |
| JP2013168617A5 (ja) | ||
| SG169948A1 (en) | Reliable interconnect for semiconductor device | |
| WO2016100303A3 (en) | Photolithography based fabrication of 3d structures | |
| JP2010219515A5 (ja) | ||
| JP2014215485A5 (ja) | ||
| JP2009278072A5 (ja) | ||
| JP2016046377A5 (ja) | ||
| EP2782138A3 (en) | Semiconductor device and method for manufacturing the same |