JP5760502B2 - 電子デバイスとその製造方法 - Google Patents
電子デバイスとその製造方法 Download PDFInfo
- Publication number
- JP5760502B2 JP5760502B2 JP2011039349A JP2011039349A JP5760502B2 JP 5760502 B2 JP5760502 B2 JP 5760502B2 JP 2011039349 A JP2011039349 A JP 2011039349A JP 2011039349 A JP2011039349 A JP 2011039349A JP 5760502 B2 JP5760502 B2 JP 5760502B2
- Authority
- JP
- Japan
- Prior art keywords
- film
- protective film
- electronic device
- electrode
- gap
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Micromachines (AREA)
Description
図1は、第1実施形態に係る電子デバイスの平面図である。
図22は、第2実施形態に係る電子デバイス200の平面図である。なお、図22において、第1実施形態におけるのと同じ要素には同じ符号を付し、以下ではその説明を省略する。
前記可動部分の上方に、隙間により互いに分離された複数の電極膜を形成する工程と、
前記電極膜の上に第1の保護膜を形成する工程と、
前記第1の保護膜の上に、該第1の保護膜よりも段差被覆性の良い第2の保護膜を形成することにより、前記第2の保護膜で前記隙間を塞ぐ工程と、
を有することを特徴とする電子デバイスの製造方法。
前記第2の保護膜として、TEOSガスを使用するCVD法で酸化シリコン膜を形成することを特徴とする付記1に記載の電子デバイスの製造方法。
前記基板の上にフォトレジストを塗布する工程と、
オーバー露光となる条件で前記フォトレジストを露光し、該フォトレジストに前記複数の電極膜に対応した潜像を形成する工程と、
前記露光の後、前記フォトレジストを現像することにより、窓を備えたメッキレジストを形成する工程と、
前記窓内と前記メッキレジスト上にメッキ膜を形成する工程と、
前記メッキ膜を形成した後、前記メッキレジストを除去することにより、前記窓内に残る前記メッキ膜を前記複数の電極膜にする工程とを有することを特徴とする付記1に記載の電子デバイスの製造方法。
前記基板として、シリコン基材、中間酸化シリコン膜、及びシリコン膜が順に形成されたSOI基板を用意する工程と、
前記シリコン膜に前記可動部分の輪郭を画定するスリットを形成し、該輪郭の内側の前記シリコン膜を前記可動部分とする工程と、
前記スリットを通じて前記中間酸化シリコン膜の一部をエッチングし、前記可動部分を弾性変形可能にする工程とを有することを特徴とする付記1に記載の電子デバイスの製造方法。
前記複数の電極膜を形成する工程において、該電極膜の一部を前記犠牲膜の上に形成し、
前記電極膜を形成した後に前記犠牲膜を除去することにより、前記可動部分が動ける空間を形成することを特徴とする付記6に記載の電子デバイスの製造方法。
前記可動部分の上方に設けられ、隙間により互いに分離された複数の電極膜と、
前記電極膜の上に形成され、有機物を含まない第1の保護膜と、
前記隙間を塞ぐように前記第1の保護膜の上に形成され、有機物を含む第2の保護膜と、
を有することを特徴とする電子デバイス。
前記第2の保護膜は、前記有機物を含む酸化シリコン膜であることを特徴とする付記9に記載の電子デバイス。
Claims (4)
- 基板に可動部分を形成する工程と、
前記可動部分の上方に、平面視で蛇行した隙間により互いに分離された複数の電極膜を形成する工程と、
前記電極膜の上に第1の保護膜を形成する工程と、
前記第1の保護膜の上に、該第1の保護膜よりも段差被覆性の良い第2の保護膜を形成することにより、前記第2の保護膜で前記隙間を塞ぐ工程と、
を有することを特徴とする電子デバイスの製造方法。 - 前記第1の保護膜として、スパッタ法、蒸着法、及びシランガスを使用するCVD法のいずれかで酸化シリコン膜を形成し、
前記第2の保護膜として、TEOSガスを使用するCVD法で酸化シリコン膜を形成することを特徴とする請求項1に記載の電子デバイスの製造方法。 - 前記複数の電極膜を形成する工程において、前記電極膜の側面を傾斜させることを特徴とする請求項1に記載の電子デバイスの製造方法。
- 可動部分が形成された基板と、
前記可動部分の上方に設けられ、平面視で蛇行した隙間により互いに分離された複数の電極膜と、
前記電極膜の上に形成され、有機物を含まない第1の保護膜と、
前記隙間を塞ぐように前記第1の保護膜の上に形成され、有機物を含む第2の保護膜と、
を有することを特徴とする電子デバイス。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2011039349A JP5760502B2 (ja) | 2011-02-25 | 2011-02-25 | 電子デバイスとその製造方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2011039349A JP5760502B2 (ja) | 2011-02-25 | 2011-02-25 | 電子デバイスとその製造方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2012176447A JP2012176447A (ja) | 2012-09-13 |
JP5760502B2 true JP5760502B2 (ja) | 2015-08-12 |
Family
ID=46978685
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2011039349A Expired - Fee Related JP5760502B2 (ja) | 2011-02-25 | 2011-02-25 | 電子デバイスとその製造方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP5760502B2 (ja) |
Family Cites Families (13)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6334249B2 (en) * | 1997-04-22 | 2002-01-01 | Texas Instruments Incorporated | Cavity-filling method for reducing surface topography and roughness |
US7429495B2 (en) * | 2002-08-07 | 2008-09-30 | Chang-Feng Wan | System and method of fabricating micro cavities |
EP1433741B1 (en) * | 2002-12-24 | 2006-10-18 | Interuniversitair Microelektronica Centrum Vzw | Method for the closure of openings in a film |
US7585744B2 (en) * | 2003-12-08 | 2009-09-08 | Freescale Semiconductor, Inc. | Method of forming a seal for a semiconductor device |
JP4617743B2 (ja) * | 2004-07-06 | 2011-01-26 | ソニー株式会社 | 機能素子およびその製造方法、ならびに流体吐出ヘッド |
JP2007216308A (ja) * | 2006-02-14 | 2007-08-30 | Seiko Epson Corp | 電子装置及びその製造方法 |
JP2007318870A (ja) * | 2006-05-24 | 2007-12-06 | Seiko Epson Corp | 静電アクチュエータ、液滴吐出ヘッド、液滴吐出装置及び静電デバイス並びにそれらの製造方法 |
JP2008047630A (ja) * | 2006-08-11 | 2008-02-28 | Renesas Technology Corp | 半導体装置およびその製造方法 |
JP2008188711A (ja) * | 2007-02-05 | 2008-08-21 | Oki Electric Ind Co Ltd | 半導体装置製造方法 |
US7736929B1 (en) * | 2007-03-09 | 2010-06-15 | Silicon Clocks, Inc. | Thin film microshells incorporating a getter layer |
JP5139032B2 (ja) * | 2007-10-29 | 2013-02-06 | 日本電信電話株式会社 | 微細構造体及びその製造方法 |
JP4581011B2 (ja) * | 2008-01-25 | 2010-11-17 | 株式会社東芝 | 電気部品とその製造方法 |
JP2009277617A (ja) * | 2008-05-19 | 2009-11-26 | Nippon Telegr & Teleph Corp <Ntt> | 微細電子機械スイッチおよびその製造方法 |
-
2011
- 2011-02-25 JP JP2011039349A patent/JP5760502B2/ja not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JP2012176447A (ja) | 2012-09-13 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP5813471B2 (ja) | Mems素子 | |
US7919346B2 (en) | Micromechanical component and manufacturing method | |
US8796845B2 (en) | Electronic device covered by multiple layers and method for manufacturing electronic device | |
CN109987576B (zh) | 一种用于形成集成电路器件的方法 | |
CN104045047A (zh) | 带有覆盖式衬底的mems器件 | |
EP2631939B1 (en) | Method for manufacturing mems device | |
US8659099B2 (en) | Method for manufacturing a micromechanical structure, and micromechanical structure | |
US9194882B2 (en) | Inertial and pressure sensors on single chip | |
CN104900607A (zh) | 晶片封装体及其制造方法 | |
JP4544140B2 (ja) | Mems素子 | |
US20100024549A1 (en) | In-Plane Sensor, Out-of-Plane Sensor, and Method for Making Same | |
KR100785014B1 (ko) | Soi웨이퍼를 이용한 mems 디바이스 및 그 제조방법 | |
CN104627948A (zh) | 微机械传感器设备以及相应的制造方法 | |
US20090277267A1 (en) | In-plane sensor and method for making same | |
JP2010158734A (ja) | Memsデバイス及びその製造方法 | |
JP2014155980A (ja) | 電気部品およびその製造方法 | |
CN113086939B (zh) | 微机电系统装置、其制法与使用其的整合式微机电系统 | |
JP4726927B2 (ja) | 集積化マイクロエレクトロメカニカルシステムおよびその製造方法 | |
JP5760502B2 (ja) | 電子デバイスとその製造方法 | |
CN103459304A (zh) | 加强的微机电系统装置及其制造方法 | |
KR101459977B1 (ko) | 멤스 센서의 웨이퍼 레벨 패키지 및 그 제조 방법 | |
TWI657038B (zh) | 半導體結構及其製造方法 | |
US20080119003A1 (en) | Substrate contact for a MEMS device | |
CN208753320U (zh) | 一种微桥结构和微电子器件 | |
US8430255B2 (en) | Method of accurately spacing Z-axis electrode |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20131106 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20141002 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20141014 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20141215 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20150512 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20150525 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 5760502 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
LAPS | Cancellation because of no payment of annual fees |