CN104045047A - 带有覆盖式衬底的mems器件 - Google Patents

带有覆盖式衬底的mems器件 Download PDF

Info

Publication number
CN104045047A
CN104045047A CN201310245334.0A CN201310245334A CN104045047A CN 104045047 A CN104045047 A CN 104045047A CN 201310245334 A CN201310245334 A CN 201310245334A CN 104045047 A CN104045047 A CN 104045047A
Authority
CN
China
Prior art keywords
recess
substrate
dielectric layer
sacrifice
rete
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201310245334.0A
Other languages
English (en)
Other versions
CN104045047B (zh
Inventor
郑钧文
朱家骅
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Taiwan Semiconductor Manufacturing Co TSMC Ltd
Original Assignee
Taiwan Semiconductor Manufacturing Co TSMC Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Taiwan Semiconductor Manufacturing Co TSMC Ltd filed Critical Taiwan Semiconductor Manufacturing Co TSMC Ltd
Publication of CN104045047A publication Critical patent/CN104045047A/zh
Application granted granted Critical
Publication of CN104045047B publication Critical patent/CN104045047B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/41—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming static cells with positive feedback, i.e. cells not needing refreshing or charge regeneration, e.g. bistable multivibrator or Schmitt trigger
    • G11C11/413—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing, timing or power reduction
    • G11C11/417—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing, timing or power reduction for memory cells of the field-effect type
    • G11C11/419—Read-write [R-W] circuits
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B10/00—Static random access memory [SRAM] devices
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B81—MICROSTRUCTURAL TECHNOLOGY
    • B81B—MICROSTRUCTURAL DEVICES OR SYSTEMS, e.g. MICROMECHANICAL DEVICES
    • B81B3/00—Devices comprising flexible or deformable elements, e.g. comprising elastic tongues or membranes
    • B81B3/0035—Constitution or structural means for controlling the movement of the flexible or deformable elements
    • B81B3/0051—For defining the movement, i.e. structures that guide or limit the movement of an element
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B81—MICROSTRUCTURAL TECHNOLOGY
    • B81C—PROCESSES OR APPARATUS SPECIALLY ADAPTED FOR THE MANUFACTURE OR TREATMENT OF MICROSTRUCTURAL DEVICES OR SYSTEMS
    • B81C1/00—Manufacture or treatment of devices or systems in or on a substrate
    • B81C1/00015—Manufacture or treatment of devices or systems in or on a substrate for manufacturing microsystems
    • B81C1/00222—Integrating an electronic processing unit with a micromechanical structure
    • B81C1/00238—Joining a substrate with an electronic processing unit and a substrate with a micromechanical structure
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B81—MICROSTRUCTURAL TECHNOLOGY
    • B81C—PROCESSES OR APPARATUS SPECIALLY ADAPTED FOR THE MANUFACTURE OR TREATMENT OF MICROSTRUCTURAL DEVICES OR SYSTEMS
    • B81C1/00—Manufacture or treatment of devices or systems in or on a substrate
    • B81C1/00015—Manufacture or treatment of devices or systems in or on a substrate for manufacturing microsystems
    • B81C1/00222—Integrating an electronic processing unit with a micromechanical structure
    • B81C1/00246—Monolithic integration, i.e. micromechanical structure and electronic processing unit are integrated on the same substrate
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B81—MICROSTRUCTURAL TECHNOLOGY
    • B81C—PROCESSES OR APPARATUS SPECIALLY ADAPTED FOR THE MANUFACTURE OR TREATMENT OF MICROSTRUCTURAL DEVICES OR SYSTEMS
    • B81C1/00—Manufacture or treatment of devices or systems in or on a substrate
    • B81C1/00015—Manufacture or treatment of devices or systems in or on a substrate for manufacturing microsystems
    • B81C1/00222—Integrating an electronic processing unit with a micromechanical structure
    • B81C1/00253—Processes for integrating an electronic processing unit with a micromechanical structure not provided for in B81C1/0023 - B81C1/00246
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C5/00—Details of stores covered by group G11C11/00
    • G11C5/06—Arrangements for interconnecting storage elements electrically, e.g. by wiring
    • G11C5/063—Voltage and signal distribution in integrated semi-conductor memory access lines, e.g. word-line, bit-line, cross-over resistance, propagation delay
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/528—Geometry or layout of the interconnection structure
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B10/00—Static random access memory [SRAM] devices
    • H10B10/12—Static random access memory [SRAM] devices comprising a MOSFET load element
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B10/00—Static random access memory [SRAM] devices
    • H10B10/18—Peripheral circuit regions
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B81—MICROSTRUCTURAL TECHNOLOGY
    • B81B—MICROSTRUCTURAL DEVICES OR SYSTEMS, e.g. MICROMECHANICAL DEVICES
    • B81B2207/00—Microstructural systems or auxiliary parts thereof
    • B81B2207/01—Microstructural systems or auxiliary parts thereof comprising a micromechanical device connected to control or processing electronics, i.e. Smart-MEMS
    • B81B2207/015—Microstructural systems or auxiliary parts thereof comprising a micromechanical device connected to control or processing electronics, i.e. Smart-MEMS the micromechanical device and the control or processing electronics being integrated on the same substrate
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B81—MICROSTRUCTURAL TECHNOLOGY
    • B81B—MICROSTRUCTURAL DEVICES OR SYSTEMS, e.g. MICROMECHANICAL DEVICES
    • B81B2207/00—Microstructural systems or auxiliary parts thereof
    • B81B2207/09—Packages
    • B81B2207/091—Arrangements for connecting external electrical signals to mechanical structures inside the package
    • B81B2207/094—Feed-through, via
    • B81B2207/096—Feed-through, via through the substrate
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B81—MICROSTRUCTURAL TECHNOLOGY
    • B81C—PROCESSES OR APPARATUS SPECIALLY ADAPTED FOR THE MANUFACTURE OR TREATMENT OF MICROSTRUCTURAL DEVICES OR SYSTEMS
    • B81C2203/00—Forming microstructural systems
    • B81C2203/01—Packaging MEMS
    • B81C2203/0118—Bonding a wafer on the substrate, i.e. where the cap consists of another wafer
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B81—MICROSTRUCTURAL TECHNOLOGY
    • B81C—PROCESSES OR APPARATUS SPECIALLY ADAPTED FOR THE MANUFACTURE OR TREATMENT OF MICROSTRUCTURAL DEVICES OR SYSTEMS
    • B81C2203/00—Forming microstructural systems
    • B81C2203/03—Bonding two components
    • B81C2203/033—Thermal bonding
    • B81C2203/035—Soldering
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B81—MICROSTRUCTURAL TECHNOLOGY
    • B81C—PROCESSES OR APPARATUS SPECIALLY ADAPTED FOR THE MANUFACTURE OR TREATMENT OF MICROSTRUCTURAL DEVICES OR SYSTEMS
    • B81C2203/00—Forming microstructural systems
    • B81C2203/07—Integrating an electronic processing unit with a micromechanical structure
    • B81C2203/0707—Monolithic integration, i.e. the electronic processing unit is formed on or in the same substrate as the micromechanical structure
    • B81C2203/0742—Interleave, i.e. simultaneously forming the micromechanical structure and the CMOS circuit
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B81—MICROSTRUCTURAL TECHNOLOGY
    • B81C—PROCESSES OR APPARATUS SPECIALLY ADAPTED FOR THE MANUFACTURE OR TREATMENT OF MICROSTRUCTURAL DEVICES OR SYSTEMS
    • B81C2203/00—Forming microstructural systems
    • B81C2203/07—Integrating an electronic processing unit with a micromechanical structure
    • B81C2203/0707—Monolithic integration, i.e. the electronic processing unit is formed on or in the same substrate as the micromechanical structure
    • B81C2203/0757—Topology for facilitating the monolithic integration
    • B81C2203/0764—Forming the micromechanical structure in a groove
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B81—MICROSTRUCTURAL TECHNOLOGY
    • B81C—PROCESSES OR APPARATUS SPECIALLY ADAPTED FOR THE MANUFACTURE OR TREATMENT OF MICROSTRUCTURAL DEVICES OR SYSTEMS
    • B81C2203/00—Forming microstructural systems
    • B81C2203/07—Integrating an electronic processing unit with a micromechanical structure
    • B81C2203/0707—Monolithic integration, i.e. the electronic processing unit is formed on or in the same substrate as the micromechanical structure
    • B81C2203/0757—Topology for facilitating the monolithic integration
    • B81C2203/0778—Topology for facilitating the monolithic integration not provided for in B81C2203/0764 - B81C2203/0771

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Power Engineering (AREA)
  • Geometry (AREA)
  • Semiconductor Memories (AREA)
  • Micromachines (AREA)
  • Chemical & Material Sciences (AREA)
  • Analytical Chemistry (AREA)

Abstract

本发明涉及了一种带有覆盖式衬底的MEMS器件，其包括设置在第一衬底上的介电层，该介电层具有形成在其中的牺牲凹部。该集成电路另外包括形成在介电层之上且悬置在牺牲凹部之上的膜层，以及与膜层相接合从而形成了第二凹部的覆盖式衬底，该第二凹部通过形成到膜层中的通孔与牺牲凹部相连接。

Description

带有覆盖式衬底的MEMS器件
技术领域
本发明涉及半导体领域，更具体地，本发明涉及一种带有覆盖式衬底的MEMS器件。
背景技术
微机电系统（MEMS）器件是一种具有非常小比例部件的技术。MEMS器件可以具有在微米尺寸范围内并且有时在纳米尺寸范围内的部件。典型的MEMS器件可以包括处理电路以及机械部件，诸如，各种类型的传感器。这些传感器可以作为射频（RF）开关、陀螺仪、加速器或运动传感器的部分，将这些传感器的响应提供给所包括的处理电路且利用该处理电路进行处理。
经常将MEMS器件的机械部件设置在腔中，在该腔中允许这些部件进行移动。经常存在通过一个或多个通孔连接的两个腔。一种形成这种腔的方法是使用牺牲材料。具体而言是在特定层中形成一个凹部。然后通过牺牲材料填充该凹部。然后，可以在该牺牲材料之上沉积后续的层。然后穿过这些后续的层形成通孔从而暴露出牺牲材料。然后通过多个化学工艺排放该牺牲材料。同时，一种形成腔的有效的方法是在制造MEMS器件时将牺牲层的数量减小到最小。
发明内容
为了解决现有技术中所存在的问题，根据本发明的一个方面，提供了一种集成电路器件，包括：介电层，设置在第一衬底上，所述介电层中形成有牺牲凹部；膜层，形成在所述介电层上且悬置在所述牺牲凹部上方；以及覆盖式衬底，与所述膜层相接合，以形成第二凹部，所述第二凹部通过形成在所述膜层中的通孔与所述牺牲凹部相连接。
在所述器件中，所述第一衬底包括硅通孔，所述硅通孔与金属接合焊盘相连接，所述金属接合焊盘形成在所述第一衬底的与所述介电层相对的一侧。
在所述器件中，进一步包括：与所述金属接合焊盘共晶接合的CMOS衬底。
在所述器件中，进一步包括：位于所述牺牲凹部的底部的底部电极层和位于所述牺牲凹部的顶部的顶部电极层。
在所述器件中，所述顶部电极层的导电元件在所述牺牲凹部上方延伸。
在所述器件中，所述第一衬底是电阻至少为1000ohm-cm的高电阻衬底。
在所述器件中，所述覆盖层与形成在所述膜层上的薄介电层熔融接合。
在所述器件中，进一步包括：位于所述牺牲凹部的内壁上的薄介电层。
在所述器件中，所述牺牲凹部和所述第二凹部内具有微机电系统（MEMS）器件。
在所述器件中，所述MEMS器件包括射频（RF）开关器件。
根据本发明的另一方面，提供了一种形成集成电路器件的方法，所述方法包括：在第一衬底上形成介电层；在形成在所述介电层中的牺牲凹部中形成牺牲材料；在所述介电层和所述牺牲材料上方形成膜层；通过至少一个穿过所述膜层形成的通孔来释放所述牺牲材料；以及将覆盖式衬底与所述膜层相接合，以形成第二凹部，所述第二凹部通过形成在所述膜层中的通孔与所述牺牲凹部相连接。
在所述方法中，进一步包括：在形成所述介电层之前，在所述第一衬底中形成硅通孔；研磨所述第一衬底的相对于所述介电层的侧面，以暴露出所述硅通孔；以及在所述第一衬底上形成金属焊盘，所述金属焊盘与所述硅通孔相连接。
在所述方法中，进一步包括：在所述金属焊盘和互补金属氧化物半导体（CMOS）衬底之间形成共晶接合。
在所述方法中，进一步包括：在所述牺牲凹部的底部形成底部电极层，并且在所述牺牲凹部的顶部形成顶部电极层。
在所述方法中，所述顶部电极层的导电元件在所述牺牲凹部上方延伸。
在所述方法中，所述第一衬底是电阻至少为1000ohm-cm的高电阻衬底。
在所述方法中，进一步包括：在沉积所述牺牲材料之前，将薄介电层沉积到所述牺牲凹部中，并且将薄介电层沉积到所述牺牲材料上。
在所述方法中，进一步包括：将微机电系统（MEMS）器件设置到所述牺牲凹部和所述第二凹部内。
在所述方法中，所述MEMS器件包括射频（RF）开关器件。
根据本发明的又一方面，提供了一种集成电路器件，包括：介电层，设置在第一衬底上，所述介电层中形成有牺牲凹部，其中，所述第一衬底包括硅通孔；顶部电极层，位于所述牺牲凹部的顶部；底部电极层，位于所述牺牲凹部的底部；膜层，形成在所述介电层上；覆盖式衬底，与所述膜层相接合，以形成第二凹部，所述第二凹部通过形成在所述膜层中的通孔与所述牺牲凹部相连接；以及CMOS衬底，通过共晶接合与所述第一衬底的相对于所述介电层的侧面相连接，并且通过所述硅通孔与所述第一衬底电连接。
附图说明
当结合附图进行阅读时，根据下面详细的描述可以更好地理解本发明。应该强调的是，根据工业中的标准实践，各种部件没有被按比例绘制并且仅仅用于说明的目的。实际上，为了清楚的讨论，各种部件的尺寸可以被任意增大或减小。
图1A-图1H是根据在此所述的原理的一个实例示出形成包括覆盖式衬底的MEMS器件的示意性工艺的视图；
图2是根据在此所述的原理的一个实例示出包括覆盖式衬底的示意性MEMS器件结构的视图；
图3是根据在此所述的原理的一个实例示出部分覆盖式衬底被去除的示意性MEMS器件的视图；
图4是根据在此所述的原理的一个实例示出形成带有覆盖式衬底的MEMS器件的示意性方法的流程图。
具体实施方式
应该理解，以下公开提供了多种不同实施例或实例，用于实现本发明的不同特征。以下将描述组件和布置的特定实例以简化本发明。当然，这些仅是实例并且不旨在限制本发明。而且，在以下的说明中在第二工艺之前执行第一工艺可以包括在第一工艺之后立即执行第二工艺的实施例，并且也可以包括在第一和第二工艺之间可以执行额外的工艺的实施例。出于简化和清楚的目的，可以不同的比例任意地绘制各个部件。另外，在以下描述中，在第二部件上方或上形成第一部件可以包括第一部件和第二部件直接接触的实施例，也可以包括其他部件可以形成在第一部件和第二部件之间使得第一部件和第二部件不直接接触的实施例。
此外，在此可使用诸如“在…之下”、“在…下面”、“下面的”、“在…上面”、以及“上面的”等的空间关系术语，以容易地描述如图中所示的一个元件或部件与另一元件或部件的关系。应当理解，除图中所示的方位之外，空间关系术语将包括使用或操作中的装置的各种不同的方位。例如，如果翻转图中所示的装置，则被描述为在其他元件或部件“下面”或“之下”的元件将被定位为在其他元件或部件的“上面”。因此，示例性术语“在…下面”包括在上面和在下面的方位。装置可以以其它方式定位（旋转90度或在其他方位），并且通过在此使用的空间关系描述符进行相应地解释。
图1A-图1H是示出了形成包括覆盖式衬底（capping substrate）的MEMS器件的示意性工艺100的视图。根据本实例，MEMS器件形成在衬底102上。在一个实例中，衬底102是高电阻衬底。高电阻衬底可以是一种至少为1000ohms-cm的衬底。在本实例中，衬底102还包括半导体材料，诸如，硅。
根据本实例，介电层104沉积在高电阻半导体衬底102之上。介电层104可以由氧化物材料构成。介电层用于半导体衬底与形成在介电层104之上的部件之间的隔离层。
在这个实例中，形成有多个硅通孔106，它们穿过介电层104进入到高电阻半导体衬底102中。硅通孔106并不延伸穿透整个衬底102。在一个实例中，硅通孔106的边缘可以被热氧化工艺所氧化。这就利用电介质氧化物覆盖了通孔的内侧壁。然后在通孔中形成有金属或导电材料。在一个实例中，导电材料是钨。在一些实例中，可以执行化学机械抛光（CMP）工艺来平滑介电层104的顶部并且将其准备用于进一步的处理。
在介电层104上形成金属层108。正如下面将进一步描述的那样，金属层用于待形成的牺牲凹部的底部电极层。可以通过在介电层104上沉积金属材料来形成底部电极金属层108。然后，可以使用光刻掩模来适当地图案化该金属层。
图1B示出了层间介电层110的形成。层间介电层110存在于两个电极层之间。该层间介电层110可以由氧化物材料构成。可以使用CMP工艺来平滑层间介电层110。然后可以使用掩模来形成用于位于层间介电层110之内的凹部区域112的图案。可以使用蚀刻工艺来去除介电层110从而暴露出下面的底部电极金属层108以便产生凹部（cavity）112。
图1C示出了额外的介电层的沉积。例如，可以在层间介电层110之上形成氧化物层114。在一些情况下，可以图案化氧化物层114，从而使得氧化物凸块（未示出）保留在金属层108的一些金属接触件的之上。另外，可以在氧化物层114之上沉积薄介电材料116。
利用牺牲材料118（诸如，非结晶硅（a-Si）、非晶体的同素异形的硅）来填充牺牲凹部112。正如下面将要描述的那样，选择可以通过干式蚀刻工艺将其去除的牺牲材料118。在沉积完牺牲材料118之后，可以使用CMP工艺来使该平面平滑。
图1D示出了介电材料116和牺牲材料118之上的额外的薄介电膜120的沉积。第一薄介电层116和第二介电层120可以由相同的材料构成。介电层116、120将下面的层与任意其他后期形成的层相互隔离开。
根据本实例，通孔114形成到沉积层中。具体地说，可以将通孔124形成为穿过薄介电层116、120、氧化物层114、层间介电层110并且在电极金属层108顶部处停止。然后可以在薄介电层120之上形成顶部电极金属层122。当沉积金属材料时，填充通孔124，从而使得顶部电极层122和底部电极层108电连接。尽管只示出了一个通孔124，但使用多个通孔来连接顶部电极金属层122的金属部件和底部电极金属层108的金属部件是可能的。
可以与形成底部电极金属层108类似的方式来形成顶部电极金属层122。更具体地说是在之前的层上沉积金属或导电材料。然后可以使用掩模图案化金属层122。然后，使用蚀刻工艺将金属从不需要形成金属的区域之上去除。在一些实例中，特定的金属接触件可以在牺牲材料118之上延伸。这使得可以在牺牲凹部和下面将进一步详细地描述的第二牺牲凹部之间形成金属部件。
图1E示出了膜层（membrane layer）126的形成。膜层可以是额外的介电层。它将被称为膜层以与第一层间介电层110相互区别。而且，可以将膜层用作为RF开关膜。膜层126提供机械强度和刚性以用于MEMS器件中的可移动结构所用的柔韧的悬置膜或梁。在特定的实例中，膜层126具有在大约0.5微米至大约5微米的范围内的厚度。膜层126可以包括一定量的通孔127。可以通过标准的光刻技术实现通孔127，诸如，使用光刻掩模从而将光刻胶层暴露于光源。然后显影（develop away）光刻胶层且使用光刻胶材料的剩余区域来限定通孔127。然后，可以使用蚀刻工艺来形成向下穿过膜层126直达下面的顶部电极金属层122的通孔。
根据本实例，在膜层126上形成第三金属层128。该第三金属层可以与已形成通孔127的顶部电极金属层122相连接。也可以通过沉积金属材料，图案化金属层和然后将不需要形成金属的区域蚀刻掉来形成第三金属层。
然后在第三金属层128上沉积顶部介电层130。该顶部介电层130可以用于应力平衡。顶部介电层130可以由氧化物材料构成。在一些实例中，可以去除顶部介电层的部分从而暴露出下面的金属部分。这可以用于多种MEMS器件，诸如，RF开关结构。
在形成顶部介电层130之后，向下形成多个通孔132至牺牲材料118。具体地说，将通孔132形成为穿过介电层130、膜层126和薄介电层120。可以将通孔132设置成使它们穿过第三金属层128或顶部电极金属层122的任意金属部件。
图1F示出了去除牺牲材料118以形成整个牺牲凹部134。在一个实例中，可以使用二氟化氙（XeF2）来蚀刻掉牺牲材料。可以使用XeF2穿过通孔132将非结晶硅牺牲材料118蚀刻掉。也可以使用其他去除牺牲材料的方法。可以使用各种干式蚀刻工艺。干式蚀刻包括用于去除具体类型材料的离子轰击。
牺牲材料118和薄介电层116、120的材料可以被选择为使得特定蚀刻剂将仅去除牺牲材料118而不去除介电材料。因此，在完成去除牺牲材料118的蚀刻工艺之后，牺牲凹部134在每个侧壁上将具有介电层材料。介电材料实质上用于去除牺牲材料118的蚀刻工艺的停止件。
图1G示出了覆盖式衬底136的附接和为了附接CMOS衬底对高电阻衬底102进行的准备。根据本实例，覆盖式衬底136用于产生第二凹部137。可以独立地形成覆盖式衬底136。具体地说，可以使用标准光刻技术来图案化覆盖式衬底136从而具有形成在其中的凹部区域。然后，可以倒装覆盖式衬底136和与顶部介电层130相接合，从而形成一个封闭的第二凹部137。
覆盖式衬底136与顶部介电层130相接合以形成熔融接合部138。熔融接合部138包括热退火工艺，该热退火工艺在覆盖式衬底与顶部介电层130相接触的位置上熔融覆盖式衬底136。接合138密封第二凹部137。第二凹部137通过通孔132保持与牺牲凹部134相连接。使用在此所描述的工艺可以将多个MEMS器件形成在两个凹部132、134之内。没有示出这种器件的形成。但附图示出了形成支撑MEMS器件的衬底和电路的工艺。
MEMS器件经常使用CMOS衬底，该衬底包括多个用于操作MEMS器件的电路。在一些情况中，CMOS衬底与MEMS衬底相分离。根据本实例，CMOS衬底附接在高电阻衬底上。为了准备高电阻衬底120与CMOS衬底相附接，高电阻衬底102的相对侧被研磨（ground down），以暴露出硅通孔106。
根据本实例，底部介电层140沉积在高电阻衬底102的底部上。这个底部介电层用来隔离硅通孔106。然后，可以图案化底部介电层140以仅仅暴露出硅通孔106。
在暴露出硅通孔106之后，可以在通过去除介电材料而剩下的空间内形成金属接触件142。另外，可以在金属接触件142上形成接合焊盘144。接合焊盘用于共晶接合。共晶接合是一种使用金属接合两个衬底的方法。该接合也允许两个衬底之间的电连接。
图1H示出了附接CMOS衬底146。根据本实例，CMOS衬底146可以包括多个金属接触件。一些金属接触件可以用于与高电阻衬底102上的接合焊盘144相连接。CMOS衬底146可以包括多个电路层（未示出），这些电路层可以用来操作两个凹部134、137内的MEMS器件。
图2是示出了包括覆盖式衬底的示意性MEMS器件结构的视图。图2中所示的结构与图1A-图1H中所示的工艺形成的结构类似。然而，图2中的衬底仅仅示出了形成的一些关键层并且没有必要示出所有的可以形成在MEMS器件内的、具体化在此所述的原理的层。
根据特定的示意性实例，MEMS结构200包括位于高电阻衬底202之上的电介质层204。电介质层204具有形成在其中的牺牲凹部206。膜层208形成在介电层204之上。覆盖式衬底214与膜层208的氧化物层相连接。覆盖式衬底214与膜层208相接合从而形成第二凹部210。牺牲凹部206通过多个通孔212与第二凹部210相连接。包括高电阻层202、介电层204和膜层208的MEMS衬底通过共晶接合218和一些硅通孔216与CMOS衬底220相连接。
图3是示出了部分覆盖式衬底被去除的示意性MEMS器件的视图。根据特定的示意性实例，在覆盖式衬底214形成时，它可以包括多个结构，这些结构被设计成利用工具将其固定住。具体地说，该工具可以在执行连接覆盖式衬底214和膜层208的熔融接合的同时将衬底保持在其位置上。
在将覆盖式衬底214与膜层208相接合之后，可能不再需要用来固定覆盖式衬底214的机构。因此，可以执行蚀刻工艺来去除覆盖式衬底214的那些部分302。在一些实例中，这个可以通过标准光刻技术方法来实现去除工艺。可选地，可以使用多种研磨工艺来去除不需要的部分302。
通过使用在此所描述的原则，制造工艺过程中仅仅使用了一个单个的牺牲层。具体地说，通过使用覆盖式衬底来形成第二凹部则不再需要第二牺牲层。这允许更为有效和成本更低地实现整个制造工艺。
图4是示出了形成带有覆盖式衬底的MEMS器件的示意性方法的流程图。根据特定示意性实例，该方法包括在第一衬底上形成介电层的步骤402。该方法进一步包括将牺牲材料形成到牺牲凹部中的步骤404，该牺牲凹部被形成到介电层中。该方法进一步包括在介电层和牺牲材料之上形成膜层的步骤406。该方法进一步包括通过至少一个穿过膜层形成的通孔来释放牺牲材料的步骤408。该方法进一步包括将覆盖式衬底与膜层相接合110a从而形成第二凹部的步骤410，该第二凹部通过形成到膜层中的通孔与牺牲凹部相连接。
根据特定的示意性实例，集成电路包括设置在第一衬底上的介电层，该介电层具有形成在其中的牺牲凹部。该集成电路另外包括形成在介电层之上且悬置在牺牲凹部之上的膜层，以及与膜层相接合从而形成了第二凹部的覆盖式衬底，该第二凹部通过形成到膜层中的通孔与牺牲凹部相连接。
根据特定的示意性实例，一种形成集成电路器件的方法包括在第一衬底上形成介电层，将牺牲材料形成到牺牲凹部中，该牺牲凹部被形成到介电层中，在介电层和牺牲材料之上形成膜层，通过至少一个穿过膜层形成的通孔来排放牺牲材料，以及将覆盖式衬底与膜层相接合从而形成第二凹部，该第二凹部通过形成到膜层中的通孔与牺牲凹部相连接。
根据特定的示意性实例，集成电路器件包括设置在第一衬底上的介电层，该介电层具有形成在其中的牺牲凹部，其中，第一衬底包括硅通孔，位于牺牲凹部之上的顶部电极层，位于牺牲凹部之下的底部电极层，形成在介电层上的膜层，与膜层相接合从而形成通过形成到膜层中的通孔与牺牲凹部相连接的第二凹部的覆盖式衬底，以及CMOS衬底，该CMOS衬底通过共晶接合与介电层的第一衬底的背面相连接并且通过硅通孔与第一衬底电连接。
应该理解，可以不同的顺序或并行地使用以上列举的实施例和步骤的各种不同组合，并且没有特定的步骤是关键的或必要的。另外，尽管在此使用了术语“电极”，但将理解：该术语包括“电极接触件”的理念。另外，上面借助一些实施例示出和论述的部件可以与上面借助其他实施例示出和论述的部件相互结合。因此，所有这些更改均旨在包括在本发明的范围内。
上面论述了若干实施例的部件。本领域普通技术人员应该理解，可以很容易地使用本发明作为基础来设计或更改其他用于达到与这里所介绍实施例相同的目的和/或实现相同优点的处理和结构。本领域普通技术人员也应该意识到，这种等效构造并不背离本发明的精神和范围，并且在不背离本发明的精神和范围的情况下，可以进行多种变化、替换以及改变。

Claims (10)

1.一种集成电路器件，包括：
介电层，设置在第一衬底上，所述介电层中形成有牺牲凹部；
膜层，形成在所述介电层上且悬置在所述牺牲凹部上方；以及
覆盖式衬底，与所述膜层相接合，以形成第二凹部，所述第二凹部通过形成在所述膜层中的通孔与所述牺牲凹部相连接。
2.根据权利要求1所述的器件，其中，所述第一衬底包括硅通孔，所述硅通孔与金属接合焊盘相连接，所述金属接合焊盘形成在所述第一衬底的与所述介电层相对的一侧。
3.根据权利要求2所述的器件，进一步包括：与所述金属接合焊盘共晶接合的CMOS衬底。
4.根据权利要求1所述的器件，进一步包括：位于所述牺牲凹部的底部的底部电极层和位于所述牺牲凹部的顶部的顶部电极层。
5.根据权利要求4所述的器件，其中，所述顶部电极层的导电元件在所述牺牲凹部上方延伸。
6.根据权利要求1所述的器件，其中，所述第一衬底是电阻至少为1000ohm-cm的高电阻衬底。
7.根据权利要求1所述的器件，其中，所述覆盖层与形成在所述膜层上的薄介电层熔融接合。
8.根据权利要求1所述的器件，进一步包括：位于所述牺牲凹部的内壁上的薄介电层。
9.一种形成集成电路器件的方法，所述方法包括：
在第一衬底上形成介电层；
在形成在所述介电层中的牺牲凹部中形成牺牲材料；
在所述介电层和所述牺牲材料上方形成膜层；
通过至少一个穿过所述膜层形成的通孔来释放所述牺牲材料；以及
将覆盖式衬底与所述膜层相接合，以形成第二凹部，所述第二凹部通过形成在所述膜层中的通孔与所述牺牲凹部相连接。
10.一种集成电路器件，包括：
介电层，设置在第一衬底上，所述介电层中形成有牺牲凹部，其中，所述第一衬底包括硅通孔；
顶部电极层，位于所述牺牲凹部的顶部；
底部电极层，位于所述牺牲凹部的底部；
膜层，形成在所述介电层上；
覆盖式衬底，与所述膜层相接合，以形成第二凹部，所述第二凹部通过形成在所述膜层中的通孔与所述牺牲凹部相连接；以及
CMOS衬底，通过共晶接合与所述第一衬底的相对于所述介电层的侧面相连接，并且通过所述硅通孔与所述第一衬底电连接。
CN201310245334.0A 2013-03-11 2013-06-19 带有覆盖式衬底的mems器件 Active CN104045047B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US13/792,617 US9254998B2 (en) 2013-03-11 2013-03-11 MEMS device with a capping substrate
US13/792,617 2013-03-11

Publications (2)

Publication Number Publication Date
CN104045047A true CN104045047A (zh) 2014-09-17
CN104045047B CN104045047B (zh) 2017-04-12

Family

ID=51486807

Family Applications (2)

Application Number Title Priority Date Filing Date
CN201310245334.0A Active CN104045047B (zh) 2013-03-11 2013-06-19 带有覆盖式衬底的mems器件
CN201710144773.0A Active CN107785371B (zh) 2013-03-11 2017-03-13 静态随机存取记忆体装置

Family Applications After (1)

Application Number Title Priority Date Filing Date
CN201710144773.0A Active CN107785371B (zh) 2013-03-11 2017-03-13 静态随机存取记忆体装置

Country Status (3)

Country Link
US (4) US9254998B2 (zh)
CN (2) CN104045047B (zh)
TW (1) TWI677076B (zh)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104649220A (zh) * 2015-03-11 2015-05-27 华进半导体封装先导技术研发中心有限公司 低成本超薄mems结构和制作工艺
CN105923601A (zh) * 2015-02-26 2016-09-07 美国亚德诺半导体公司 形成具有蚀刻通道的mems装置的设备和方法
CN107697882A (zh) * 2016-08-09 2018-02-16 意法半导体股份有限公司 用于制造半导体器件的工艺以及相应半导体器件

Families Citing this family (40)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9726563B2 (en) * 2012-09-25 2017-08-08 The University Of Tokyo Device member including cavity and method of producing the device member including cavity
US9254998B2 (en) * 2013-03-11 2016-02-09 Taiwan Semiconductor Manufacturing Company, Ltd. MEMS device with a capping substrate
US9264833B2 (en) * 2013-03-14 2016-02-16 Taiwan Semiconductor Manufacturing Company, Ltd. Structure and method for integrated microphone
US9617150B2 (en) 2013-10-09 2017-04-11 Taiwan Semiconductor Manufacturing Co., Ltd. Micro-electro mechanical system (MEMS) device having a blocking layer formed between closed chamber and a dielectric layer of a CMOS substrate
US10014256B2 (en) * 2014-06-13 2018-07-03 Intel Corporation Unidirectional metal on layer with ebeam
KR101679586B1 (ko) * 2015-07-13 2016-11-25 주식회사 신성씨앤티 실리콘관통전극 기반의 반도체 패키지
CN107924428B (zh) * 2015-09-01 2022-03-15 弗莱克斯-罗技克斯技术公司 可编程逻辑ic的块存储器布局和体系架构及其操作方法
US9567209B1 (en) * 2015-09-03 2017-02-14 Taiwan Semiconductor Manufacturing Company Ltd. Semiconductor structure and manufacturing method thereof
US9858985B2 (en) * 2015-10-19 2018-01-02 Taiwan Semiconductor Manufacturing Co., Ltd. Dual port SRAM cell
US9721645B1 (en) * 2016-01-29 2017-08-01 Taiwan Semiconductor Manufacturing Company, Ltd. SRAM arrays and methods of manufacturing same
US9820350B2 (en) 2016-02-19 2017-11-14 Cooper Technologies Company Configurable lighting system
US10280076B2 (en) * 2016-04-15 2019-05-07 Taiwan Semiconductor Manufacturing Company Ltd. Semiconductor structure and manufacturing method thereof
US10074605B2 (en) 2016-06-30 2018-09-11 Taiwan Semiconductor Manufacturing Co., Ltd. Memory cell and array structure having a plurality of bit lines
US9796582B1 (en) * 2016-11-29 2017-10-24 Taiwan Semiconductor Manufacturing Co., Ltd. Method for integrating complementary metal-oxide-semiconductor (CMOS) devices with microelectromechanical systems (MEMS) devices using a flat surface above a sacrificial layer
US10056390B1 (en) 2017-04-20 2018-08-21 Taiwan Semiconductor Manufacturing Co., Ltd. FinFET SRAM having discontinuous PMOS fin lines
US10157987B1 (en) 2017-08-14 2018-12-18 Taiwan Semiconductor Manufacturing Co., Ltd. Fin-based strap cell structure
US10438654B2 (en) * 2017-09-22 2019-10-08 Qualcomm Incorporated Transpose static random access memory (SRAM) bit cells configured for horizontal and vertical read operations
US10988376B2 (en) * 2017-12-13 2021-04-27 Vanguard International Semiconductor Singapore Pte. Ltd. Monolithic integration of piezoelectric micromachined ultrasonic transducers and CMOS and method for producing the same
US11404423B2 (en) * 2018-04-19 2022-08-02 Taiwan Semiconductor Manufacturing Co., Ltd Fin-based strap cell structure for improving memory performance
US10460794B1 (en) * 2018-07-13 2019-10-29 Taiwan Semiconductor Manufacturing Co., Ltd. SRAM array
US10840251B2 (en) * 2018-10-25 2020-11-17 Taiwan Semiconductor Manufacturing Co., Ltd. Memory device and manufacturing method
US11600623B2 (en) 2018-11-26 2023-03-07 Taiwan Semiconductor Manufacturing Co., Ltd. Well pick-up region design for improving memory macro performance
FR3097683A1 (fr) * 2019-06-19 2020-12-25 Stmicroelectronics (Grenoble 2) Sas Connexion de plusieurs circuits d'une puce électronique
US11367479B2 (en) 2019-09-30 2022-06-21 Taiwan Semiconductor Manufacturing Co., Ltd. SRAM structure and method
TWI755874B (zh) 2019-09-30 2022-02-21 台灣積體電路製造股份有限公司 半導體裝置及其形成方法
US11088151B2 (en) 2019-10-01 2021-08-10 Taiwan Semiconductor Manufacturing Company, Ltd. 4Cpp SRAM cell and array
CN111129005B (zh) * 2019-12-25 2023-09-19 上海华力集成电路制造有限公司 一种双口静态随机存储单元版图结构
CN111591951B (zh) * 2020-02-24 2023-09-26 上海集成电路研发中心有限公司 一种超声传感器结构及其制造方法
US11121138B1 (en) 2020-04-24 2021-09-14 Taiwan Semiconductor Manufacturing Co., Ltd. Low resistance pickup cells for SRAM
US11521676B2 (en) * 2020-04-30 2022-12-06 Taiwan Semiconductor Manufacturing Company, Ltd. SRAM structure with asymmetric interconnection
US11805636B2 (en) * 2020-06-18 2023-10-31 Taiwan Semiconductor Manufacturing Co., Ltd. Memory device
US11374088B2 (en) 2020-08-14 2022-06-28 Taiwan Semiconductor Manufacturing Co., Ltd. Leakage reduction in gate-all-around devices
US11508729B2 (en) * 2020-09-24 2022-11-22 Nanya Technology Corporation Semiconductor die with decoupling capacitor and manufacturing method thereof
CN112541320B (zh) * 2020-12-07 2023-06-20 深圳英集芯科技股份有限公司 一种功率器件版图中金属连线的设计方法
US11450605B2 (en) * 2021-02-11 2022-09-20 Taiwan Semiconductor Manufacturing Company, Ltd. Reducing internal node loading in combination circuits
US11587872B2 (en) * 2021-02-12 2023-02-21 Taiwan Semiconductor Manufacturing Company, Ltd. Interconnect structure for improving memory performance and/or logic performance
US11482518B2 (en) 2021-03-26 2022-10-25 Taiwan Semiconductor Manufacturing Co., Ltd. Semiconductor structures having wells with protruding sections for pickup cells
US11488969B1 (en) 2021-04-08 2022-11-01 Taiwan Semiconductor Manufacturing Company, Ltd. Two-port SRAM cells with asymmetric M1 metalization
US11581321B2 (en) 2021-06-02 2023-02-14 Taiwan Semiconductor Manufacturing Company, Ltd. SRAM structures with improved write word line placement
US11682450B2 (en) 2021-07-15 2023-06-20 Taiwan Semiconductor Manufacturing Company, Ltd. SRAM performance optimization via transistor width and threshold voltage tuning

Citations (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1953933A (zh) * 2004-04-19 2007-04-25 模拟设备公司 具有通过衬底的导电路径的mems器件
CN101665230A (zh) * 2008-09-03 2010-03-10 鑫创科技股份有限公司 微机电系统封装及其形成方法
US20100314668A1 (en) * 2007-12-04 2010-12-16 COMMISSARIAT a L' ENERGIE ATOMIQUE ET AUX ENG ALT. Device with integrated circuit and encapsulated n/mems and method for production
US20110248396A1 (en) * 2010-04-09 2011-10-13 International Business Machines Corporation Bow-balanced 3d chip stacking
CN102384789A (zh) * 2010-08-30 2012-03-21 中国科学院微电子研究所 红外焦平面阵列器件及其制作方法
CN102398888A (zh) * 2010-09-10 2012-04-04 台湾积体电路制造股份有限公司 晶圆级封装
US20120098074A1 (en) * 2010-10-21 2012-04-26 Taiwan Semiconductor Manufacturing Company, Ltd. Mems device with release aperture
CN102593133A (zh) * 2012-03-29 2012-07-18 江苏物联网研究发展中心 一种用于红外焦平面阵列器件的微结构及其制造方法
CN102701137A (zh) * 2012-06-19 2012-10-03 中国电子科技集团公司第十三研究所 具有三维止档结构的抗过载mems器件及其加工方法
CN102815659A (zh) * 2011-06-10 2012-12-12 台湾积体电路制造股份有限公司 具有可移动部件的半导体器件及其制造方法

Family Cites Families (48)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2982920B2 (ja) * 1990-07-10 1999-11-29 三菱電機株式会社 半導体記憶装置
KR0126640B1 (ko) * 1994-05-07 1998-04-02 김주용 반도체소자 및 그 제조방법
US6404670B2 (en) * 1996-05-24 2002-06-11 Uniram Technology, Inc. Multiple ports memory-cell structure
US5748547A (en) * 1996-05-24 1998-05-05 Shau; Jeng-Jye High performance semiconductor memory devices having multiple dimension bit lines
US6127843A (en) * 1997-12-22 2000-10-03 Vantis Corporation Dual port SRAM memory for run time use in FPGA integrated circuits
US5973985A (en) * 1998-08-11 1999-10-26 Stmicroelectronics, Inc. Dual port SRAM cell having pseudo ground line or pseudo power line
US6381166B1 (en) * 1998-09-28 2002-04-30 Texas Instruments Incorporated Semiconductor memory device having variable pitch array
US6661733B1 (en) * 2000-06-15 2003-12-09 Altera Corporation Dual-port SRAM in a programmable logic device
US6515509B1 (en) * 2000-07-13 2003-02-04 Xilinx, Inc. Programmable logic device structures in standard cell devices
US6608780B2 (en) * 2001-08-23 2003-08-19 Jeng-Jye Shau High performance semiconductor memory devices
JP2003179132A (ja) * 2001-12-10 2003-06-27 Mitsubishi Electric Corp 半導体装置およびその製造方法
US6621392B1 (en) * 2002-04-25 2003-09-16 International Business Machines Corporation Micro electromechanical switch having self-aligned spacers
US7381583B1 (en) * 2004-05-24 2008-06-03 The United States Of America As Represented By The Secretary Of The Air Force MEMS RF switch integrated process
US7344907B2 (en) * 2004-11-19 2008-03-18 International Business Machines Corporation Apparatus and methods for encapsulating microelectromechanical (MEM) devices on a wafer scale
US7200020B2 (en) * 2005-08-30 2007-04-03 Freescale Semiconductor, Inc. Storage element with clear operation and method thereof
US9035359B2 (en) * 2006-03-09 2015-05-19 Tela Innovations, Inc. Semiconductor chip including region including linear-shaped conductive structures forming gate electrodes and having electrical connection areas arranged relative to inner region between transistors of different types and associated methods
US7561457B2 (en) * 2006-08-18 2009-07-14 Spansion Llc Select transistor using buried bit line from core
US7813161B2 (en) * 2006-08-30 2010-10-12 Stmicroelectronics Pvt. Ltd Dual port SRAM with dedicated read and write ports for high speed read operation and low leakage
US8472100B2 (en) * 2008-03-12 2013-06-25 Texas Instruments Incorporated Multilayered deformable element with reduced memory properties in a MEMS device
MY152456A (en) * 2008-07-16 2014-09-30 Tela Innovations Inc Methods for cell phasing and placement in dynamic array architecture and implementation of the same
US8111542B2 (en) * 2008-11-19 2012-02-07 Taiwan Semiconductor Manufacturing Co., Ltd. 8T low leakage SRAM cell
US8198655B1 (en) * 2009-04-27 2012-06-12 Carnegie Mellon University Regular pattern arrays for memory and logic on a semiconductor substrate
EP2252077B1 (en) * 2009-05-11 2012-07-11 STMicroelectronics Srl Assembly of a capacitive acoustic transducer of the microelectromechanical type and package thereof
US8101469B2 (en) * 2009-07-02 2012-01-24 Advanced Microfab, LLC Method of forming monolithic CMOS-MEMS hybrid integrated, packaged structures
ITTO20090616A1 (it) * 2009-08-05 2011-02-06 St Microelectronics Srl Procedimento di fabbricazione di dispositivi mems dotati di cavita' sepolte e dispositivo mems cosi' ottenuto
US8174868B2 (en) * 2009-09-30 2012-05-08 Taiwan Semiconductor Manufacturing Co., Ltd. Embedded SRAM structure and chip
JP5218497B2 (ja) * 2009-12-04 2013-06-26 株式会社デンソー 半導体装置およびその製造方法
WO2011114628A1 (ja) * 2010-03-18 2011-09-22 パナソニック株式会社 Ｍｅｍｓ素子、およびｍｅｍｓ素子の製造方法
US8687437B2 (en) 2010-11-30 2014-04-01 Taiwan Semiconductor Manufacturing Company, Ltd. Write assist circuitry
CN102768995B (zh) * 2011-05-06 2014-12-31 旺宏电子股份有限公司 具有芯片外控制器的存储器装置及其制造方法
US8884340B2 (en) * 2011-05-25 2014-11-11 Samsung Electronics Co., Ltd. Semiconductor devices including dual gate electrode structures and related methods
US8630132B2 (en) 2011-05-31 2014-01-14 Taiwan Semiconductor Manufacturing Company, Ltd. SRAM read and write assist apparatus
TW201322366A (zh) * 2011-11-18 2013-06-01 Chuan-Wei Wang 感測器製程
US8693235B2 (en) 2011-12-06 2014-04-08 Taiwan Semiconductor Manufacturing Company, Ltd. Methods and apparatus for finFET SRAM arrays in integrated circuits
US8605523B2 (en) 2012-02-17 2013-12-10 Taiwan Semiconductor Manufacturing Company, Ltd. Tracking capacitive loads
US9036404B2 (en) * 2012-03-30 2015-05-19 Taiwan Semiconductor Manufacturing Company, Ltd. Methods and apparatus for SRAM cell structure
US9452924B2 (en) * 2012-06-15 2016-09-27 Taiwan Semiconductor Manufacturing Company, Ltd. MEMS devices and fabrication methods thereof
US8964492B2 (en) 2012-07-27 2015-02-24 Taiwan Semiconductor Manufacturing Company, Ltd. Tracking mechanism for writing to a memory cell
US8760948B2 (en) 2012-09-26 2014-06-24 Taiwan Semiconductor Manufacturing Company, Ltd. Multiple bitcells tracking scheme semiconductor memory array
US8982643B2 (en) 2012-12-20 2015-03-17 Taiwan Semiconductor Manufacturing Company, Ltd. Shared tracking circuit
TWI484488B (zh) * 2013-01-15 2015-05-11 Univ Nat Chiao Tung 具有共享位元線之１０個電晶體之二對埠靜態隨機存取記憶體
US9324413B2 (en) 2013-02-15 2016-04-26 Taiwan Semiconductor Manufacturing Company, Ltd. Write assist circuit, memory device and method
US8929160B2 (en) 2013-02-28 2015-01-06 Taiwan Semiconductor Manufacturing Company, Ltd. Tracking circuit
US8995176B2 (en) * 2013-03-07 2015-03-31 Taiwan Semiconductor Manufacturing Company, Ltd. Dual-port SRAM systems
US9254998B2 (en) 2013-03-11 2016-02-09 Taiwan Semiconductor Manufacturing Company, Ltd. MEMS device with a capping substrate
US9117510B2 (en) 2013-03-14 2015-08-25 Taiwan Semiconductor Manufacturing Company, Ltd. Circuit for memory write data operation
US8900905B1 (en) * 2013-08-02 2014-12-02 Taiwan Semiconductor Manufacturing Company Limited MEMS device and method of forming the same
US9799575B2 (en) * 2015-12-16 2017-10-24 Pdf Solutions, Inc. Integrated circuit containing DOEs of NCEM-enabled fill cells

Patent Citations (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1953933A (zh) * 2004-04-19 2007-04-25 模拟设备公司 具有通过衬底的导电路径的mems器件
US20100314668A1 (en) * 2007-12-04 2010-12-16 COMMISSARIAT a L' ENERGIE ATOMIQUE ET AUX ENG ALT. Device with integrated circuit and encapsulated n/mems and method for production
CN101665230A (zh) * 2008-09-03 2010-03-10 鑫创科技股份有限公司 微机电系统封装及其形成方法
US20110248396A1 (en) * 2010-04-09 2011-10-13 International Business Machines Corporation Bow-balanced 3d chip stacking
CN102384789A (zh) * 2010-08-30 2012-03-21 中国科学院微电子研究所 红外焦平面阵列器件及其制作方法
CN102398888A (zh) * 2010-09-10 2012-04-04 台湾积体电路制造股份有限公司 晶圆级封装
US20120098074A1 (en) * 2010-10-21 2012-04-26 Taiwan Semiconductor Manufacturing Company, Ltd. Mems device with release aperture
CN102815659A (zh) * 2011-06-10 2012-12-12 台湾积体电路制造股份有限公司 具有可移动部件的半导体器件及其制造方法
CN102593133A (zh) * 2012-03-29 2012-07-18 江苏物联网研究发展中心 一种用于红外焦平面阵列器件的微结构及其制造方法
CN102701137A (zh) * 2012-06-19 2012-10-03 中国电子科技集团公司第十三研究所 具有三维止档结构的抗过载mems器件及其加工方法

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN105923601A (zh) * 2015-02-26 2016-09-07 美国亚德诺半导体公司 形成具有蚀刻通道的mems装置的设备和方法
CN105923601B (zh) * 2015-02-26 2018-12-21 美国亚德诺半导体公司 形成具有蚀刻通道的mems装置的设备和方法
CN104649220A (zh) * 2015-03-11 2015-05-27 华进半导体封装先导技术研发中心有限公司 低成本超薄mems结构和制作工艺
CN107697882A (zh) * 2016-08-09 2018-02-16 意法半导体股份有限公司 用于制造半导体器件的工艺以及相应半导体器件
CN107697882B (zh) * 2016-08-09 2022-07-01 意法半导体股份有限公司 用于制造半导体器件的工艺以及相应半导体器件

Also Published As

Publication number Publication date
US9511997B2 (en) 2016-12-06
US9672903B2 (en) 2017-06-06
CN107785371B (zh) 2021-01-05
US20160122182A1 (en) 2016-05-05
US10163495B2 (en) 2018-12-25
TW201822343A (zh) 2018-06-16
CN107785371A (zh) 2018-03-09
CN104045047B (zh) 2017-04-12
US20160372182A1 (en) 2016-12-22
US20140252508A1 (en) 2014-09-11
TWI677076B (zh) 2019-11-11
US9254998B2 (en) 2016-02-09
US20180061487A1 (en) 2018-03-01

Similar Documents

Publication Publication Date Title
CN104045047A (zh) 带有覆盖式衬底的mems器件
US9938138B2 (en) MEMS device structure with a capping structure
US10490728B2 (en) Fabrication methods for a piezoelectric micro-electromechanical system (MEMS)
TWI556331B (zh) 微機電裝置及其形成方法
US8962367B2 (en) MEMS device with release aperture
US20170008757A1 (en) Cmos-mems device structure, bonding mesa structure and associated method
JP5091156B2 (ja) マイクロメカニカル素子及びマイクロメカニカル素子の製造方法
US11235969B2 (en) CMOS-MEMS integration with through-chip via process
EP2631939B1 (en) Method for manufacturing mems device
JP2004006310A (ja) 微細電気機械的スイッチ（ｍｅｍｓ）およびその製造方法
TW201436586A (zh) 整合式麥克風結構及製造麥克風之方法
JP2006147995A (ja) 可変容量素子及びその製造方法
US11078075B2 (en) Packaging method and associated packaging structure
TW201743371A (zh) 用於具有雙鑲嵌所形成的電極之微機電裝置的方法和系統
CN109205548B (zh) 微电子机械系统(mems)装置及其制造方法
JP2009009884A (ja) Ｍｅｍｓスイッチ及びその製造方法
CN107445135B (zh) 半导体器件及其封装方法
US10494252B2 (en) MEMS devices and methods of manufacturing the same
CN108313975B (zh) 半导体装置及其制造方法
US8766381B2 (en) Integrated circuit comprising a device with a vertical mobile element integrated in a support substrate and method for producing the device with a mobile element
US20230036136A1 (en) Semiconductor device and method of manufacturing same
JP2009198327A (ja) Ｍｅｍｓセンサ
JP2008155342A (ja) 微細構造体の製造方法
CN108408683B (zh) 一种半导体器件的制造方法
JP5760502B2 (ja) 電子デバイスとその製造方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant