JP2010158734A - Memsデバイス及びその製造方法 - Google Patents

Memsデバイス及びその製造方法 Download PDF

Info

Publication number
JP2010158734A
JP2010158734A JP2009001365A JP2009001365A JP2010158734A JP 2010158734 A JP2010158734 A JP 2010158734A JP 2009001365 A JP2009001365 A JP 2009001365A JP 2009001365 A JP2009001365 A JP 2009001365A JP 2010158734 A JP2010158734 A JP 2010158734A
Authority
JP
Japan
Prior art keywords
mems
wiring
conductor wall
mems structure
substrate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2009001365A
Other languages
English (en)
Other versions
JP5417851B2 (ja
Inventor
Shogo Inaba
正吾 稲葉
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Seiko Epson Corp
Original Assignee
Seiko Epson Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Seiko Epson Corp filed Critical Seiko Epson Corp
Priority to JP2009001365A priority Critical patent/JP5417851B2/ja
Publication of JP2010158734A publication Critical patent/JP2010158734A/ja
Application granted granted Critical
Publication of JP5417851B2 publication Critical patent/JP5417851B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Landscapes

  • Micromachines (AREA)

Abstract

【課題】MEMSデバイスにおいて、構造の複雑化及び製造工数の増加を抑制しつつ、信頼性や性能を向上させることのできる構造及びその製造方法を提供する。
【解決手段】本発明のMEMSデバイスは、基板10と、該基板10上に形成され、配線14、16と絶縁膜13、15、17とが積層されてなる配線構造部30と、該配線構造部30によって周囲を平面的に取り囲まれた空洞部20Cと、該空洞部20C内において前記基板10上に形成されたMEMS構造体20と、を具備するMEMSデバイスであって、前記配線構造部30の一部として、前記MEMS構造体20の周囲を、少なくとも前記MEMS構造体20が形成される高さ範囲において平面的に取り囲むように構成された導体壁31と、前記導体壁31の内側に配置され、前記MEMS構造体20と前記導体壁31とを導電接続する接続配線25と、を具備することを特徴とする。
【選択図】図2

Description

本発明はMEMSデバイス及びその製造方法に係り、特に、MEMSデバイスの信頼性や性能を高める場合に好適な構造及び製造工程に関する。
MEMS(Micro Electro Mechanical Systems)は微小構造体形成技術の一つで、例えばミクロンオーダー等の微細な電子機械システムを作る技術やその製品のことを言う。半導体チップはシリコン基板上にシリコン、酸化膜、金属等の薄膜を積み重ねて電子回路を作ることから、その回路構造は通常は平面的なパターンで構成されるが、MEMSで上記半導体チップの製造技術、すなわち半導体製造技術を用いる場合には、機械加工のようにシリコンを切り出し、ミクロンサイズの板ばね、鏡、回転軸などを形成するので、MEMS構造体は立体的な構造を有する。
上記のようなMEMS構造体を有するMEMSデバイスにおいては、基板上にMEMS構造体とともに配線と絶縁膜とを積層してなる配線構造部を設けることで、デバイス構造をコンパクトに構成することが可能になり、また、半導体回路等の他の構成要素と一体化を図ることが可能になる。通常、MEMS構造体は上記配線構造部の一部をエッチング等によって除去することで形成された空洞部の内部に配置される。この空洞部は上方に開口したままの状態とされることもあれば、MEMS構造体を封止するために空洞部を覆う被覆層などで構成される蓋体を伴う場合もある。
また、上記MEMS構造体の周囲を平面的に取り巻くように配線構造部に設けられた導電体よりなる導体壁(ガードリング)が設けられる場合もある。このような構成は、以下の特許文献1乃至4に開示されている。このような導体壁を設けることにより、MEMS構造体の周囲に上記空洞部を形成するためのエッチングによるリリース工程において配線構造部へのエッチング液の周囲への侵入を防止することができる。
特開2006−224220号公報 特開2007−35290号公報 特開2008−115354号公報 特開2008−221535号公報
ところで、上記従来のMEMSデバイスの設計例としては、図12乃至図14に示す構造が考えられる。ここで、図12はMEMSデバイスの概略平面図、図13は図12のXIII−XIII線に沿った概略縦断面図、図14は図12のXIV−XIV線に沿った概略縦断面図である。この構造では、基板1上の絶縁膜2a及び下地層2b上に固定電極3a及び可動電極3bを備えたMEMS構造体3を形成し、これに導電接続される接続配線3c、3dを上記導電壁4と絶縁するとともに、この導電壁4に間隙4a,4bを形成し、この間隙4a,4bを通して上記接続配線3c、3dを外側へ引き出している。なお、被覆層5には空洞部3Cに連通する開口5aが設けられ、その上に封止層6が形成されることで開口5aが閉鎖されている。
しかしながら、上記のように導体壁4の一部に間隙4a,4bを設けると、空洞部3Cを形成するためのエッチング時において当該間隙4a,4bを通してエッチング液が周囲に侵入して残留し、後に周囲の配線構造部の配線を腐食させるなど、デバイスの信頼性を低下させる虞があった。すなわち、上記間隙4a,4bにはエッチング耐性を有しない絶縁膜が配置されているために当該間隙4a,4b内のエッチングが進行し、この部分からエッチング液が周囲に染み出すことで、後に周囲の配線構造部内の配線が腐食し、電気的な問題が生ずる虞があった。そして、このような信頼性の低下を回避するためにはエッチング時間を抑制する必要があることから、エッチング量の不足によりMEMS構造体の解放(リリース)が不完全となりデバイス不良が発生するなど、製造工程のプロセスマージンの低下や製品歩留まりの低下をもたらすという問題点もあった。
一方、導体壁がMEMS構造体を平面的に完全に取り巻くように構成する場合には、エッチングされる範囲が導体壁4の内側に限定されるため、信頼性の低下等の問題は生じなくなるが、特許文献2に記載されているように上記接続配線4a,4bを導体壁4の下方を通過するように構成する必要があり、このため、基板上の階層構造が複雑になるとともに製造工数も増加するという問題点がある。
さらに、上記のいずれの構造であっても、MEMS構造体3と導体壁4の寄生容量や基板1と導体壁4の寄生容量が大きくなることから、これによってMEMSデバイスの性能が低下するという問題点も考えられる。
そこで本発明は上記問題点を解決するものであり、その課題は、MEMSデバイスにおいて、構造の複雑化及び製造工数の増加を抑制しつつ、信頼性や性能を向上させることのできる構造及びその製造方法を提供することにある。
斯かる実情に鑑み、本発明のMEMSデバイスは、基板と、該基板上に形成され、配線と絶縁膜とが積層されてなる配線構造部と、該配線構造部によって周囲を平面的に取り囲まれた空洞部と、該空洞部内において前記基板上に形成されたMEMS構造体と、を具備するMEMSデバイスであって、前記配線構造部の一部として、前記MEMS構造体の周囲を、少なくとも前記MEMS構造体が形成される高さ範囲において平面的に取り囲むように構成された導体壁と、前記MEMS構造体と前記導体壁とを導電接続する接続配線と、を具備することを特徴とする。
本発明によれば、配線構造部においてMEMS構造体の周囲を少なくともMEMS構造体が形成される高さ範囲において平面的に取り囲む導体壁を設け、この導体壁に対して接続配線を介してMEMS構造体を導電接続することにより、MEMS構造体の周囲に導体壁を設けることで空洞部の形成工程のマージンを高めてMEMSデバイスの信頼性を高めることができるとともに、MEMS構造体と導体壁の間の寄生容量又は導体壁と基板との間の寄生容量を低減することができるため、MEMSデバイスの性能を高めることが可能になる。また、従来のように導体壁と接続配線との絶縁を確保する必要がないため、当該接続配線を導体壁を迂回して引き出す必要がなくなることから、導体壁の構成に拘らずMEMS構造体の周囲構造を簡易に構成でき、構造の複雑化や製造工数の増加を抑制できる。
なお、本発明において、導体壁はMEMS構造体を平面的に完全に取り巻くように構成することができ、これがMEMSデバイスの信頼性を高めるとともに製造時の空洞部を形成するエッチング工程のプロセスマージンを確保する上で最も好ましい態様であるが、必ずしもこのように構成される必要はない。例えば、導体壁はMEMS構造体を平面的に取り巻くように構成されているが、当該導体壁に間隙が設けられていてもよい。また、この間隙を通して上記接続配線とは別のMEMS構造体に導電接続された接続配線(例えば後述する第2の接続配線)が外側へ引き出されていてもよい。
本発明の一の態様においては、前記接続配線は、前記導体壁の内側に配置され、前記MEMS構造体と前記導体壁とを導電接続する内側接続配線部と、前記導体壁からさらに外側へ引き出される外側接続配線部と、を含む。これによれば、導体壁の内側に配置された内側接続配線によりMEMS構造体と導体壁とが導電接続されるとともに、外側接続配線により導体壁をその外側の配線構造部内の適宜の構造、たとえば、半導体回路、各種の電子素子、端子等に導電接続することができる。
本発明の一の態様においては、前記導体壁と絶縁されるとともに前記導体壁の前記基板側若しくは前記基板の内部を通過して、前記MEMS構造体から前記導体壁の外側へ引き出される第2の接続配線をさらに具備する。例えば、MEMS振動子(共振子)、MEMSスイッチ、MEMSアクチュエータ等といったMEMS構造体においては相互に絶縁された二以上の接続配線を接続する必要があるので、この場合には上記内側接続配線と外側接続配線で構成される一つの接続配線(すなわち、後述する第1の接続配線)とは別の第2の接続配線が必要となる。この第2の接続配線は導体壁とは絶縁されていなければならず、そのために導体壁とは離間してその下方を通過するように構成する。
上記の第2の接続配線を有する構成としては、前記MEMS構造体は前記基板側に配置された第1の構造部と、該第1の構造部と絶縁され、前記第1の構造部より前記基板とは反対側(例えば、第1の構造部より導体壁により近い側)に配置された第2の構造部とを有し、前記第1の構造部は前記第2の接続配線と導電接続され、前記第2の構造部は前記内側接続配線と導電接続される場合がある。この場合には、基板とは反対側に配置された第2の構造部が内側接続配線と導電接続されているので、第2の構造部と導体壁が導電接続されることから、MEMS構造体と導体壁との間の寄生容量を低減することができる。また、基板側に配置された第1の構造部が導体壁の下方を通過する第2の接続配線に導電接続されるので、接続配線に対するMEMS構造体の接続構成を簡易に構成することができる。
上記の第2の接続配線を有する構成としては、前記MEMS構造体は前記基板側に配置された第1の構造部と、該第1の構造部と絶縁され、前記第1の構造部より前記基板とは反対側(例えば、第1の構造部より導体壁により近い側)に配置された第2の構造部とを有し、前記第1の構造部は前記内側接続配線と導電接続され、前記第2の構造部は前記第2の接続配線と導電接続される場合もある。この場合には、第2の接続配線を基板電位とすることで導体壁と基板間の寄生容量を低減することができる。
本発明の他の態様においては、前記MEMS構造体と離間して前記空洞部を上方から覆うとともに前記空洞部と連通する開口を備えた導電性の被覆層をさらに具備し、該被覆層は前記導体壁と導電接続される。これによれば、MEMS構造体の上方を覆う被覆層が導体壁と導電接続されることにより、MEMS構造体の上方及び側方が共に一体の導電体で覆われることとなるので、外部の電磁界による影響を低減することが可能になる。
この場合に、前記被覆層と前記導体壁との接続部は前記MEMS構造体の周囲を平面的に取り囲むように構成されることが好ましい。このようにすると、MEMS構造体は基板上において全て一体の導電体に囲まれることとなるので、外部の電磁界による影響をさらに低減できると共に、エッチング工程による信頼性への影響もさらに低減できる。
本発明の別の態様においては、前記MEMS構造体は、前記基板上に固定された固定電極と、該固定電極上に間隙を介して対向する可動部を含む可動電極とを有し、前記固定電極と前記可動電極の間の静電力により前記可動部が前記間隙を増減させる態様で動作する。このような構成は、例えば、MEMSスイッチ、MEMSアクチュエータなどの多くのMEMSデバイスが有する具体的な構造に相当する。この場合には特に、前記MEMS構造体は、前記可動部が振動する振動子を構成するMEMS振動子である場合がある。なお、上記固定電極は上記の第1の構造部に相当し、上記可動電極は上記第2の構造部に相当する。
次に、本発明のMEMSデバイスの製造方法は、基板上にMEMS構造体を形成する工程と、前記基板上に配線と絶縁膜を積層してなる配線構造部を形成する工程と、前記MEMS構造体上に形成された前記配線構造部の少なくとも一部を削除して前記MEMS構造体の周囲に空洞部を形成する工程と、を具備するMEMSデバイスの製造方法であって、前記MEMS構造体を形成する工程と前記配線構造部を形成する工程の少なくともいずれか一方において、前記配線構造部の一部として、前記MEMS構造体の周囲を、少なくとも前記MEMS構造体が形成される高さ範囲において平面的に取り囲むように構成された導体壁と、前記導体壁の内側に配置され、前記MEMS構造体と前記導体壁とを導電接続する接続配線と、を形成することを特徴とする。
本発明において、上記導電壁及び接続配線は、MEMS構造体と同時に同材質で形成されてもよく、或いは、配線構造部の配線と同時に同材質で形成されてもよい。いずれの場合であっても、製造工数を増加させることなく導体壁、内側接続配線及び外側接続配線を形成することが可能になる。
本発明の一の態様においては、前記導体壁は、前記MEMS構造体が形成される高さ範囲において前記MEMS構造体と同時に前記MEMS構造体に含まれる導電体と同材質で形成され、前記MEMS構造体が形成される高さ範囲を越える範囲において前記配線構造部を形成する工程と同時に前記配線と同材質で形成される。これによれば、導体壁のうちMEMS構造体が形成される高さ範囲ではMEMS構造体の導電体と同時に同材質で形成し、上記高さ範囲を越える範囲では配線と同時に同材質で形成することで、製造工数を増加させずに基板上の高い層レベルまで導体壁を形成することができる。
また、前記接続配線は、前記MEMS構造体に含まれる導電体と同時に同材質で形成されることが好ましい。この場合には、MEMS構造体の導電体と上記各接続配線を同時に同材質で形成することで、MEMS構造体とこれらの接続配線との導電接続性やパターンずれ等の問題を回避することができる。
本発明の他の態様においては、前記配線構造部を形成する工程では、前記MEMS構造体と離間して前記MEMS構造体を上方から覆うとともに前記導体壁と一体に接続され、かつ、前記MEMS構造体の周囲に空洞部を形成する工程を可能とするための開口を備えた導電性の被覆層を、前記配線と同時に同材質で形成する。これによれば、被覆層の形成工程を配線構造部の配線を形成する工程で同時に形成することにより、被覆層の形成工程を別に設ける必要性がなくなるので、製造工数の低減や製造コストの低減を図ることができる。
本発明のMEMSデバイス及びその製造方法によれば、MEMSデバイスの構造の複雑化や製造工数の増大を回避しつつ、MEMSデバイスの信頼性や性能の向上を図ることができるという優れた効果を奏し得る。
次に、添付図面を参照して本発明の実施形態について詳細に説明する。
[第1実施形態]
まず、図1及び図2を参照して本発明に係る第1実施形態のMEMSデバイスの構造について説明する。図1は本実施形態のMEMSデバイスの概略平面図、図2は同実施形態の概略縦断面図である。なお、図面に描かれ、以下に説明するMEMSデバイスは、MEMS振動子を構成する場合を前提とするものであるが、後述するように、本発明はMEMS振動子に限定されるものではない。
図1に示すように、本実施形態は、単結晶シリコン等の半導体からなる基板(ウエハ)10を基体とし、この基板10上にMEMS構造体20を形成してなるMEMSデバイスである。ただし、MEMSデバイスを単に構成するための基板10は半導体に限らず、ガラス、セラミックス、樹脂などの種々の素材で構成されたものを用いることが可能である。
基板10の表面上には必要に応じて酸化シリコン等よりなる絶縁膜11が形成され、基板10との絶縁が確保される。もっとも、基板10がガラス、セラミックス、樹脂、低ドーピングの半導体などの絶縁性の高い素材で構成されている場合、あるいは、表面に絶縁膜を形成済みの基板(例えばSOI基板など)を用いる場合には当該絶縁膜11は不要である。
また、基板10の表面上には後述するリリース工程のエッチングに耐性を有する下地層12が形成される。一般的なシリコンをベースとした半導体製造技術を用いる場合には、下地層12はCVD法などで形成される窒化シリコン膜で構成される。この下地層12は上記リリース工程において必要とされる範囲に限定的に形成されることが好ましい。
本実施形態では、絶縁膜11上に上記の第2の接続配線24が形成される。この第2の接続配線24は、アルミニウム、銅などの金属、ドーピング等により導電性を付与された半導体(ポリシリコン層)などによって構成される。
基板10上には、所定のパターニングにより導電体よりなる下層パターンが形成され、この下層パターンにより固定電極として機能しうる第1の構造部21が形成される。この第1の構造部21は下地層12に形成された開口12aを通して上記第2の接続配線24と導電接続される。また、この第1の構造部21上には上層パターンが形成され、この上層パターンにより、第1の構造部21と間隙を介して対向し、可動電極として機能しうる第2の構造部22と、相互に一体化された第1の接続配線25及び環状パターン部26とが形成される。上記の第1の構造部(固定電極)21及び第2の構造部(可動電極)22は下地層12上に配置されたMEMS構造体20を構成する。
基板10上には、配線14、16と絶縁膜13、15、17とが交互に積層されてなる配線構造部30が形成される。この配線構造部30は、配線と絶縁膜とが積層されたものであればよいので、配線及び絶縁膜がそれぞれ1層のみ形成されたものであってもよく、いずれかが二層以上形成されたものであってもよい。この配線構造部30は上記MEMS構造体20を平面的に取り囲むように構成される。図示例の場合、配線構造部30はMEMS構造体20を平面的に完全に包囲するように取り囲み、MEMS構造体20の周囲には配線構造部30が存在しない空洞部20Cが形成されている。
配線構造部30には、上記MEMS構造体20又は空洞部20Cの周囲に配置された導体壁31が含まれる。この導体壁31は、上層パターンの一部として構成された環状パターン部26と、この環状パターン部26上に接続された配線14の一部で構成される環状壁部14Xと、この環状壁部14X上に接続された配線16の一部で構成される環状壁部16Xと、を有する。
なお、本願明細書で環状という言葉は、或る物を平面的に取り囲むように構成されたものと定義される。したがって、平面的に閉じた図形を構成する態様のものであれば、円環状であることを要さず、矩形枠状などの任意の平面形状を有するものであってよいこととする。
上記環状壁部14Xは、絶縁膜15上に配置される上層の環状パターン部14Uと、この環状パターン部14Uと一体に構成され、絶縁膜13を貫通して上記環状パターン部26に導電接続された環状貫通部14Lとから構成される。また、上記環状壁部16Xは、絶縁膜17上に配置される上層の環状パターン部16Uと、この環状パターン部16Uと一体に構成され、絶縁膜15を貫通して上記環状パターン部14Uに導電接続された環状貫通部16Lとから構成される。上記の環状パターン部26、環状壁部14X及び環状壁部16Xはそれぞれ環状に構成されるとともに、これらの相互間の各接続部分も環状に構成され、これによってMEMS構造体20を平面的に包囲する一体の導体壁31が構成される。
図示例では空洞部20Cの内側面に上記導体壁31が露出し、当該導体壁31の内側には配線構造部30の絶縁膜13、15、17及び後述する犠牲層が存在しないように構成される。これによって、当該絶縁膜13、15、17及び犠牲層に含まれうる不純物によるMEMS構造体への影響を低減することができる。ただし、本発明では導体壁31の内側に上記絶縁膜13、15、17及び犠牲層が多少残存していても構わない。
本実施形態では、第1の構造部21の両側から第2の構造部22の可動部22aが張り出し、当該可動部22aが第1の構造部21の上方(基板とは反対側)に対向配置されている。第2の構造部22は上記第1の構造部21の両側にある部分が第1の構造部21を平面的に回避した接続部22bにより一体に接続されている。そして、第1の構造部21と第2の構造部22との間に電位差を与えることで可動部22aが静電力により動作するように構成される。図示例はMEMS振動子の構成例であるので、両構造部間に交流信号を与えることで上記可動部22aが上下に振動する。また、可動部22aは幅方向全体に第1の構造部21と平面的に重なるように配置されるとともに、第1の構造部21は平面的に見て可動部22aの幅方向の縁部よりそれぞれ両側に張り出すように形成されている。
第1の構造部21から引き出される第2の接続配線24は第2の構造部22と平面的に重ならないように平面的に回避した経路を辿り、上記導体壁31の下方を通過して平面的に見て導体壁31の外側へ引き出される。この第2の接続配線24は、デバイス構成に応じて、基板10に接地されたり、図示しない半導体回路若しくは電子素子に接続されたり、或いは、MEMSデバイスの表面に形成された接続端子部に導電接続されたりする。また、第2の接続配線24は、必要であれば、配線構造部30に含まれる配線14、16の一部の配線パターン部や基板10の表層部に設けられた不純物領域などを介して上記半導体回路若しくは電子素子や接続端子部に接続される。
また、第2の構造部22から引き出される第1の接続配線25は、平面的に見て導体壁31の内側に配置された内側接続配線25aと、導体壁31の外側に配置された外側接続配線25bとを有する。内側接続配線25aはMEMS構造体20の第2の構造部22と導体壁31とを導電接続し、外側接続配線25bは導体壁31から外側へ引き出され、上記と同様の半導体回路若しくは電子素子、或いは、接続端子部などに導電接続されている。
本実施形態では、外側接続配線25bは配線14の一つの配線パターンを介して基板10上に形成された半導体回路、図示例ではその中の電子素子40に接続されている。図示例の場合、当該電子素子40は、基板10の表層部にそれぞれ形成された、不純物領域41及び42並びにこれらの不純物領域41と42の間に構成されたチャネル領域43と、チャネル領域43上に形成されたゲート絶縁膜44と、ゲート絶縁膜44を介して上記チャネル領域43に対向配置されるゲート電極45と、を備えたMOSトランジスタである。なお、このゲート絶縁膜44は後述する犠牲層と同時に同材質で形成され、ゲート電極45は前記下層パターン若しくは上層パターンと同時に同材質で形成することができる。
本実施形態では、下地層12の表面が空洞部20Cの底面を構成し、この底面上に第1の接続配線25が形成されている。すなわち、第1の接続配線25はMEMS構造体20と同じ高さ範囲に設けられ、図示例では第1の構造部21及び環状パターン部26と同層に形成されている。第1の接続配線25は導体壁31と交差し、その交差部より導体壁31の内側の部分が内側接続配線部25aとなり、同交差部より外側の部分が外側接続配線部25bとされる。ただし、内側接続配線部25aと外側接続配線部25bが共に上記交差部において導体壁31と導電接続されている図示例とは異なり、内側接続配線部25aと外側接続配線部25bとが導体壁31の別の部位にそれぞれ導電接続されていても構わない。
絶縁膜17の上には保護膜18が形成され、この保護膜18は上記空洞部20Cを露出するための開口18aを備えている。保護膜18は窒化シリコン膜で構成されることが好ましいが、他の無機膜や有機樹脂で構成されていてもよい。なお、MEMSデバイスとしては保護膜18を備えていなくても構わない。
本実施形態では、MEMS構造体20の第2の構造部22に導電接続された内側接続配線部25aが導体壁31に導電接続され、この導体壁31から外側接続配線部25bが引き出されているので、第2の構造部22を導体壁31を介して外側の回路や端子などに導電接続することができる。この場合、従来のようにMEMS構造体20から導体壁31を迂回して配線を引き出す必要がないので、MEMS構造体20の周囲の階層構造を簡易に構成することが可能になり、MEMSデバイスの小型化や製造工数の低減及びこれによる製造コストの削減を図ることができる。
また、内側接続配線部25aにより第2の構造部22を導体壁31と導電接続したことにより、MEMS構造体20と導体壁31との間の寄生容量を低減することが可能になる。特に、第1の構造部21より導体壁31側(基板10とは反対側)に配置された第2の構造部22が導体壁31と導電接続されることで、寄生容量の低減効果がより高められる。これにより、たとえばMEMS振動子ではフロアーレベルが低減できてフィルタ特性の向上(挿入損失の低減)が図れるなど、MEMSデバイスの性能を高めることができる。
さらに、本実施形態では、MEMS構造体20のうち、下層パターンで構成される第1の構造部21が導体壁31の下方を通過する第2の接続配線24に導電接続され、上層パターンで構成される第2の構造部22が導体壁31に接続される第1の接続配線25に導電接続されるので、MEMS構造体20の上下配置と第1の接続配線25と第2の接続配線24の上下配置とが整合した構造となるため、MEMS構造体20の周辺構造をさらに簡易に構成できる。
本実施形態では、MEMS構造体20を導体壁31が平面的に完全に取り巻くように構成されるとともに、導体壁31の内面全体が空洞部20Cに臨むように、すなわち、導体壁31の内側に絶縁膜その他の材料が残存しないように構成される。これによって、MEMS構造体20に対し、絶縁膜その他の材料による不純物の移動やガスの発生などに起因する汚染を防止することができる。ただし、本発明はこのような態様に限定されるものではなく、導体壁31の内面上に絶縁膜その他の材料が存在していても構わない。
なお、本実施形態においては、第2の構造部22が第1の接続配線25を介して半導体回路若しくは上記電子素子40に導電接続されているが、第1の構造部21が第2の接続配線24を介して半導体回路若しくは上記電子素子40に導電接続されていてもよく、或いは、第1の構造部21と第2の構造部22の双方がそれぞれ半導体回路若しくは電子素子に導電接続されていてもよい。また、第1の構造部21と第2の構造部22の一方が基板10若しくは接地電位に導電接続されていてもよい。これらの接続態様は、MEMSデバイスの構成、動作原理、使用方法等に応じて適宜に設定される。
また、第1の接続配線25及び第2の接続配線24はそれぞれ配線14や16の適宜の配線パターン部若しくは基板10の表層部に設けられた不純物領域などのいずれの導電体を介して半導体回路若しくは電子素子、接続端子、基板10等と接続されていても構わない。
[第2実施形態]
次に、図3及び図4を参照して本発明に係る第2実施形態のMEMSデバイスについて説明する。図3は本実施形態のMEMSデバイスの概略平面図、図4は同実施形態の概略縦断面図である。なお、本実施形態では、上記第1実施形態の各部に相当する部分については同一符号を付し、それらの説明は省略する。
本実施形態では、MEMS構造体20の第1の構造部21が第1の接続配線25と導電接続され、第2の構造部22が第2の接続配線24と導電接続されている点で上記第1実施形態とは異なるが、他の構成、たとえば、基板、絶縁膜11、下地層12、MEMS構造体20、空洞部20C、配線構造部30、導体壁31のそれぞれについては第1実施形態と同様である。
本実施形態においても第1の接続配線25と環状パターン部26とが一体に構成され、これにより、第1の構造部21が導体壁31に導電接続される。また、第2の構造部21は下地層12に設けられた開口12bを通して第2の接続配線24に導電接続され、この第2の接続配線が配線14の一部の配線パターンを介して半導体回路若しくは電子素子40に導電接続される。
本実施形態では、第1の構造部21が導体壁31に導電接続されるため、第1実施形態と同様にMEMS構造体20と導体壁31の間の寄生容量を低減することができることから、MEMSデバイスの性能を向上させることができる。ここで、導体壁31に導電接続される第1の構造部21は第2の構造部22より基板10側(導体壁31とは反対側)に配置されているが、寄生容量の低減効果自体は得られる。また、第1の構造部21が基板10の電位とされる場合(例えば共に接地電位とされる場合)には、導体壁31と基板10との間の寄生容量も低減できる。
なお、本実施形態においても、第1実施形態において説明した各部のバリエーションについてはそれぞれ同様に構成することが可能である。
[第3実施形態]
次に、図5及び図6を参照して本発明に係る第3実施形態のMEMSデバイスについて説明する。図5は本実施形態のMEMSデバイスの概略平面図、図6は同実施形態の概略縦断面図である。なお、本実施形態においても、上記第1実施形態の各部に相当する部分については同一符号を付し、それらの説明は省略する。
本実施形態では、MEMS構造体20の構造が異なる点以外は上記第1実施形態と同様に構成されているので、第1実施形態と同様の点については説明を省略する。また、本実施形態はMEMS構造体20の構造以外の点については上記第2実施形態と同様に構成することも可能である。
本実施形態において、MEMS構造体20は、第1の構造部21と、この第1の構造部21の片側から第1の構造部21の上方に張り出した可動部22aを有する第2の構造部22を備えている。そして、第1の構造部21に導電接続された第2の接続配線24は、第2の構造部22とは反対側に引き出されている。また、第2の構造部22に導電接続された第1の接続配線25は、第1の構造部21とは反対側に引き出されている。また、可動部22aは幅方向全体に第1の構造部21と平面的に重なるように配置されるとともに、第1の構造部21は平面的に見て可動部22aの幅方向の縁部よりそれぞれ両側に張り出すように形成されている。
上記のように構成されたMEMS構造体20では、第1の構造部21と第2の構造部22からなる基本構造を簡易に構成できるので、MEMSデバイスの小型化を図ることができる。
[第4実施形態]
次に、図7及び図8を参照して本発明に係る第4実施形態のMEMSデバイスについて説明する。図7は本実施形態のMEMSデバイスの概略平面図、図8は同実施形態の概略縦断面図である。なお、本実施形態では、上記第1実施形態の各部に相当する部分については同一符号を付し、それらの説明は省略する。
本実施形態では、基板10上の絶縁膜11、下地層12、MEMS構造体20及び配線構造部30からなる基本構造については上記第1実施形態と同様に構成されている。また、これらの基本構造は上記第3実施形態と同様に構成することもできる。したがって、以下の説明では当該基本構造についての説明は省略する。
本実施形態では、導体壁31に平面的に囲まれた空洞部20Cの上部に、MEMS構造体20を上方から覆う被覆層16Yが形成される。この被覆層16Yは配線構造部30に含まれる配線16の一部で構成されている。被覆層16Yには空洞部20Cに連通する1又は複数の開口16aが形成されている。また、被覆層16Yの上記開口16aは、被覆層16Y上に形成された封止層19によって閉鎖されている。この被覆層16Y及び封止層19は空洞部20Cを密閉し、MEMS構造体20を封止する蓋体を構成する。このように空洞部20Cが蓋体によって密閉されることで、MEMS構造体20を封止できるので、MEMS構造体20の汚染や動作不良を防止することができる。また、空洞部20Cを減圧(真空に)したり、不活性ガス等を充てんしたりすることができるため、MEMSデバイスの性能の確保や向上を図ることができる。
本実施形態では、導体壁31は、第1実施形態と同様の環状パターン部26、配線14の一部で構成された環状壁部14X及び配線16の一部で構成された環状壁部16Xからなるが、この導体壁31の上部が配線16の一部で構成された被覆層16Yと接続されている。特に、被覆層16Yと導体壁31の接続部分はMEMS構造体20を平面的に取り巻く全周に亘って設けられているので、MEMS構造体20は基板10上においては実質的に導体によって包囲されていることとなる。したがって、MEMS構造体20に対する外来の電磁界の影響をほとんど遮断することができる。このような観点においては、上記封止層19も導電体で構成することで電磁遮蔽の効果をさらに高めることができる。
本実施形態では空洞部20Cが密閉されているので、空洞部20C内に絶縁膜その他の材料が残存すると、MEMS構造体20に対する当該絶縁膜その他の材料による不純物の移動やガスの発生などに起因する汚染の影響が大きくなる。しかしながら、図示例では、MEMS構造体20を導体壁31が平面的に完全に取り巻くように構成されるとともに、導体壁31の内面全体が空洞部20Cに臨むように、すなわち、導体壁31の内側に絶縁膜その他の材料が残存しないように構成しているので、MEMS構造体20に対する汚染を防止することができる。ただし、本発明はこのような態様に限定されるものではなく、導体壁31の内面上に絶縁膜その他の材料が存在していても構わない。
[第5実施形態]
次に、図9及び図10を参照して本発明に係る第5実施形態のMEMSデバイスについて説明する。図9は本実施形態のMEMSデバイスの概略平面図、図10は同実施形態の概略縦断面図である。なお、本実施形態では、上記第2実施形態の各部に相当する部分については同一符号を付し、それらの説明は省略する。
本実施形態では、基板10上の絶縁膜11、下地層12、MEMS構造体20及び配線構造部30からなる基本構造については上記第2実施形態と同様に構成されている。また、これらの基本構造は上記第3実施形態と同様に構成することもできる。したがって、以下の説明では当該基本構造についての説明は省略する。
また、本実施形態では、上記被覆層16Y及び封止層19からなる蓋体の構造及びこの蓋体と導体壁14との関係については上記第4実施形態と同様である。したがって、蓋体を設けることによるMEMS構造体20の封止による効果と、電磁遮蔽効果とを第4実施形態と同様に得ることができる。
[第6実施形態]
次に、図11を参照して本発明に係るMEMSデバイスの製造方法の実施形態について説明する。図11は、MEMSデバイスの製造方法の主要工程の概略工程断面図(a)〜(d)である。なお、この実施形態は上記第4実施形態のMEMSデバイスを製造する場合を前提とするが、上記の第1実施形態乃至第3実施形態若しくは第5実施形態についても同様に一部の工程を入れ替えたり、省略したりすることで容易に実現することができる。
本実施形態では、図11(a)に示すように、例えばシリコン基板よりなる基板10上に熱酸化法やCVD法などにより酸化シリコン等よりなる絶縁膜11を形成し、その上に蒸着法やスパッタリング法及びフォトリソグラフィ法等によりアルミニウムや銅などの導体パターンで第2の接続配線24を形成する。その後、CVD法やスパッタリング法などにより窒化シリコン等よりなる下地層12を形成する。この下地層12は後述するリリース工程におけるエッチングストップ層として機能する。ただし、この下地層12には上記第2の接続配線24に連通する開口12aを形成する。
その後、下層パターンとして、導電体、たとえば導電性のポリシリコンによりCVD法等によって成膜し、フォトリソグラフィ法等を用いてパターニングすることで第1の構造部21を形成する。この第1の構造部21は上記下地層12上の上記開口12aを含む領域に形成され、当該開口12aを介して上記第2の接続配線24と導電接続される。ただし、第2実施形態の基本構造を製造する場合には第1の構造部21は開口12b(図4参照)を回避した領域に形成され、後述する第1の接続配線25及び環状パターン部26と導電接続される。
次に、第1の構造部21上に犠牲層23を形成する。図示例では犠牲層23は第1の構造部21全体を被覆した状態に形成されている。この場合、犠牲層23はCVD法やスパッタリング法などで成膜することにより形成することもできるが、第1の構造部21を表面酸化することによって形成してもよい。たとえば、第1の構造部21がシリコン層で構成される場合、熱酸化法によって形成されるシリコン熱酸化膜を犠牲層23とすることができる。
次に、上記犠牲層23上に導電性のポリシリコン等の導電体よりなる上層パターンを形成する。そして、この上層パターンにより、第2の構造部22と、第1の接続配線25及び環状パターン部26を形成する。本実施形態では、第2の構造部22は、第1の接続配線25及び環状パターン部26と導電接続されるように一体のパターンとして構成される。ただし、第2実施形態の基本構造を製造する場合には、第2の構造部22は開口12b(図4参照)を含む領域に形成され、上記第2の接続配線24と導電接続される。
なお、本実施形態では下層パターンで第1の構造部21を形成し、上層パターンで第2の構造部22、第1の接続配線25及び環状パターン部26を形成しているが、これとは異なり、下層パターンで第1の構造部21、第1の接続配線25及び環状パターン部26を形成し、上層パターンで第2の構造部22を形成してもよい。本実施形態のように第1実施形態の基本構造を製造する場合には前者が好ましく、第2実施形態の基本構造を製造する場合には後者が好ましい。いずれにしても、第2の構造部22には、犠牲層23上に形成される可動部22aが設けられる。
上記の下層パターンや上層パターンを構成する導電体としては、上述のように導電性を付与したシリコンを用いることが好ましい。たとえば、リンなどのn型ドーパントを不純物として導入した多結晶シリコン若しくはアモルファスシリコンである。ドーパントとしてはn型ドーパントに限らず、ホウ素などのp型ドーパントを用いることも可能である。このような素材はCVD法、スパッタリング法等により容易に成膜することができる。ただし、上記の素材としては、MEMS構造体20の動作に必要な程度の導電性を有する導電体であれば如何なるものであってもよく、たとえば、アルミニウム等の金属であってもよい。
その後、第1の構造部21及び第2の構造部22を有するMEMS構造体20、第1の接続配線25及び環状パターン部26、並びに下地層12上に、アルミニウムや銅等の導体パターンで構成される配線14、16と、酸化シリコン等の層間絶縁膜で構成される絶縁膜13、15、17とが交互に積層されてなる配線構造部30が設けられる。
ここで、絶縁膜13、15には環状の開口がMEMS構造体20を取り囲むように設けられ、この開口を含む領域に配線14、16を形成することで、これらの環状の開口内に配置される環状貫通部14L、16Lと、絶縁膜13、15、17上に配置される環状パターン部14U、16Uとによって環状壁部14X、16Xが形成される。そして、上記環状パターン部26、環状壁部14X及び16Xによって導体壁31が形成される。
また、上記配線16を形成するときに、MEMS構造体20上の絶縁膜15上に被覆層16Yが形成される。この被覆層16Yは上述のように開口16aを有するが、この開口16aも配線16のパターニング時に同時に形成される。なお、MEMS構造体20上に積層された絶縁膜13及び15はMEMS構造体20の厚みを反映して図示のようにやや上側に凸となるように盛り上がるので、被覆層16Yもまた上側に凸の曲面状となるように形成される。なお、絶縁膜17は被覆層16Yの開口16aを含む領域が露出するようにパターニングされる。その後、図11(b)に示すように、最上部に窒化シリコンや有機樹脂等よりなる保護膜18を形成し、この保護膜18にも被覆層16Yの開口16aを含む領域を露出する開口18aが設けられる。
次に、図11(b)に示す状態で、弗酸を主体とする例えば緩衝弗酸等のエッチング液を用いて、被覆層16Yの開口16aを通して犠牲層23及び絶縁膜13、15のエッチングを行うリリース工程を実施し、図11(c)に示すように、MEMS構造体20の周囲に空洞部20Cを形成する。
本実施形態では、MEMS構造体20の下地面は上記エッチングに対する耐性を有する下地層12により形成され、MEMS構造体20の周囲も上記エッチングに対する耐性を有する導体壁31により取り囲まれているため、エッチング時間を十分に採ってもエッチング範囲が下地面から下方に向けて、或いは、導体壁31の周囲に向けて広がる虞がない。したがって、第1の構造部21と第2の構造部22の対向領域などの狭隘部内に犠牲層23が残存しないように十分にエッチングを行うことができるので、当該リリース工程のマージンを十分に確保することができる。すなわち、MEMS構造体20を確実に解放(リリース)することができるとともに、エッチング液の周囲への侵入により、導体壁31の外側の絶縁膜の境界面に沿った侵食、当該外側の配線パターンの腐食などを回避できる。したがって、MEMSデバイスの特性の安定化や再現性の向上により、特性精度の向上や歩留まりの向上を図ることができるとともに、デバイスの信頼性を高めることができる。
特に、本実施形態では、被覆層16Yが導体壁31と一体に接続され、しかも、被覆層16Yと導体壁31とが全周に亘って接続されているので、下地面上の高さ範囲全体に亘ってエッチング範囲を規定することができるため、上記効果をさらに高めることができる。
上記のように構成されたMEMS構造体20では、第2の構造部22に設けられた可動部22aが第1の構造部21と間隙を介して対向配置される。これによって可動部22aは可動状態とされるので、固定電極である第1の構造部21と可動電極である第2の構造部22との間に交流信号を与えると、静電力により可動部22aが上記間隙を増減する態様で図示上下方向に振動する。
また、本実施形態では、上述のように被覆層16Yが上に凸となるように湾曲した曲面状とされているので、上記リリース工程時やそれ以降において、被覆層16Yの上下方向の変形に対する剛性を高めることができ、製造条件等に起因する被覆層16Yの陥没(これは、MEMSデバイスの不良を招く。)が生ずる可能性を低減できる。
次に、図11(d)に示すように、上記被覆層16Y上に封止層19を形成し、開口16aを閉鎖することにより、空洞部20Cを密閉する。これによってMEMS構造体20は封止された状態となる。封止層19は、たとえば、蒸着法、スパッタリング法、CVD法などといった気相法により成膜することが好ましい。この場合には、別工程を設けることなく、空洞部20Cを気相法の適用時と同じ減圧状態(真空状態)に封止した状態、或いは、不活性ガス等を封入した状態とすることができる。また、封止層19は、有機樹脂等を被覆層16Y上に塗布することによって形成することも可能である。
本実施形態では、導体壁31は、MEMS構造体20が形成される高さ範囲では当該MEMS構造体20の第1の構造部21又は第2の構造部22と同時に同材質で形成され、MEMS構造体20が形成される高さ範囲を越える範囲では配線構造部30の配線14,16と同時に同材質で形成されるので、製造工数を増加させずに基板上の高い層レベルまで導体壁31を形成することができる。
もっとも、導体壁31が図示例より低い構造であってもよい場合には、導体壁31は、MEMS構造体20が形成される高さ範囲においても配線構造部30の配線14,16と同時に同材質で形成することが可能である。
また、本実施形態では被覆層16Yが配線構造部30の配線16と同時に同工程にて形成されるので、この点でも製造工数の増加を抑制することができる。
尚、本発明のMEMSデバイスの製造方法は、上述の図示例にのみ限定されるものではなく、本発明の要旨を逸脱しない範囲内において種々変更を加え得ることは勿論である。たとえば、上記実施形態ではMEMSデバイスとして片持ち梁状の動作部構造を有するMEMSデバイスを例に説明したが、本発明のMEMSデバイスとしては、可動部の両側に支持部がそれぞれ接続されてなる両持ち梁状の動作部構造を有するものであっても良く、さらには、可動部の周囲に3以上の支持部がそれぞれ接続されてなる動作部構造を有するものであっても構わない。
また、上記実施形態ではMEMS振動子を例示して説明を行ったが、本発明は、支持部によって動作可能に支持された可動部を有するもの、たとえば、MEMSアクチュエータ、MEMSスイッチ、MEMSセンサ(加速度センサや圧力センサなど)、或いは、基板上において立体的構造を有するものなど、種々のMEMSデバイスに広く適用できるものである。
第1実施形態のMEMSデバイスの概略平面図。 第1実施形態のMEMSデバイスの概略縦断面図。 第2実施形態のMEMSデバイスの概略平面図。 第2実施形態のMEMSデバイスの概略縦断面図。 第3実施形態のMEMSデバイスの概略平面図。 第3実施形態のMEMSデバイスの概略縦断面図。 第4実施形態のMEMSデバイスの概略平面図。 第4実施形態のMEMSデバイスの概略縦断面図。 第5実施形態のMEMSデバイスの概略平面図。 第5実施形態のMEMSデバイスの概略縦断面図。 第6実施形態のMEMSデバイスの製造方法を模式的に示す概略工程断面図(a)〜(d)。 比較例のMEMSデバイスの概略平面図。 比較例のMEMSデバイスの概略縦断面図。 比較例のMEMSデバイスの別の断面位置の概略縦断面図
10…基板、11…絶縁膜、12…下地層、13、15、17…絶縁膜、14、16…配線、14X、16X…環状壁部、14L、16L…環状貫通部、14U、16U…環状パターン部、16Y…被覆層、16a…開口、18…保護膜、19…封止層、20…MEMS構造体、21…第1の構造部、22…第2の構造部、22a…可動部、23…犠牲層、24…第2の接続配線、25…第1の接続配線、25a…内側接続配線、25b…外側接続配線、26…環状パターン部、30…配線構造部、31…導体壁、40…電子素子

Claims (9)

  1. 基板と、該基板上に形成され、配線と絶縁膜とが積層されてなる配線構造部と、該配線構造部によって周囲を平面的に取り囲まれた空洞部と、該空洞部内において前記基板上に形成されたMEMS構造体と、を具備するMEMSデバイスであって、
    前記配線構造部の一部として、前記MEMS構造体の周囲を、少なくとも前記MEMS構造体が形成される高さ範囲において平面的に取り囲むように構成された導体壁と、
    前記MEMS構造体と前記導体壁とを導電接続する接続配線と、
    を具備することを特徴とするMEMSデバイス。
  2. 前記接続配線は、前記導体壁の内側に配置され、前記MEMS構造体と前記導体壁とを導電接続する内側接続配線部と、前記導体壁からさらに外側へ引き出される外側接続配線部と、を含むことを特徴とする請求項1に記載のMEMSデバイス。
  3. 前記導体壁と絶縁されるとともに前記導体壁の前記基板側若しくは前記基板の内部を通過して、前記MEMS構造体から前記導体壁の外側へ引き出される第2の接続配線をさらに具備することを特徴とする請求項1又は2に記載のMEMSデバイス。
  4. 前記MEMS構造体と離間して前記空洞部を上方から覆うとともに前記空洞部と連通する開口を備えた導電性の被覆層をさらに具備し、該被覆層は前記導体壁と一体に構成されることを特徴とする請求項1乃至3のいずれか一項に記載のMEMSデバイス。
  5. 前記MEMS構造体は、前記基板上に固定された固定電極と、該固定電極上に間隙を介して対向する可動部を含む可動電極とを有し、前記固定電極と前記可動電極の間の静電力により前記可動部が前記間隙を増減させる態様で動作することを特徴とする請求項1乃至4のいずれか一項に記載のMEMSデバイス。
  6. 基板上にMEMS構造体を形成する工程と、前記基板上に配線と絶縁膜を積層してなる配線構造部を形成する工程と、前記MEMS構造体上に形成された前記配線構造部の少なくとも一部を削除して前記MEMS構造体の周囲に空洞部を形成する工程と、を具備するMEMSデバイスの製造方法であって、
    前記MEMS構造体を形成する工程と前記配線構造部を形成する工程の少なくともいずれか一方において、前記配線構造部の一部として、前記MEMS構造体の周囲を、少なくとも前記MEMS構造体が形成される高さ範囲において平面的に取り囲むように構成された導体壁と、前記導体壁の内側に配置され、前記MEMS構造体と前記導体壁とを導電接続する接続配線と、を形成することを特徴とするMEMSデバイスの製造方法。
  7. 前記導体壁は、前記MEMS構造体が形成される高さ範囲において前記MEMS構造体と同時に前記MEMS構造体に含まれる導電体と同材質で形成され、前記MEMS構造体が形成される高さ範囲を越える範囲において前記配線構造部を形成する工程と同時に前記配線と同材質で形成されることを特徴とする請求項6に記載のMEMSデバイスの製造方法。
  8. 前記接続配線は、前記MEMS構造体に含まれる導電体と同時に同材質で形成されることを特徴とする請求項6又は7に記載のMEMSデバイスの製造方法。
  9. 前記配線構造部を形成する工程では、前記MEMS構造体と離間して前記MEMS構造体を上方から覆うとともに前記導体壁と一体に接続され、かつ、前記MEMS構造体の周囲に空洞部を形成する工程を可能とするための開口を備えた導電性の被覆層を、前記配線と同時に同材質で形成することを特徴とする請求項6乃至8のいずれか一項に記載のMEMSデバイスの製造方法。
JP2009001365A 2009-01-07 2009-01-07 Memsデバイス及びその製造方法 Active JP5417851B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2009001365A JP5417851B2 (ja) 2009-01-07 2009-01-07 Memsデバイス及びその製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2009001365A JP5417851B2 (ja) 2009-01-07 2009-01-07 Memsデバイス及びその製造方法

Publications (2)

Publication Number Publication Date
JP2010158734A true JP2010158734A (ja) 2010-07-22
JP5417851B2 JP5417851B2 (ja) 2014-02-19

Family

ID=42576292

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2009001365A Active JP5417851B2 (ja) 2009-01-07 2009-01-07 Memsデバイス及びその製造方法

Country Status (1)

Country Link
JP (1) JP5417851B2 (ja)

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2012119820A (ja) * 2010-11-30 2012-06-21 Seiko Epson Corp 電子装置、電子機器及び電子装置の製造方法
JP2012210702A (ja) * 2011-03-30 2012-11-01 Pixart Imaging Inc マイクロ電気機械システムセンサおよびその製造方法
US8305152B2 (en) 2009-12-22 2012-11-06 Seiko Epson Corporation MEMS oscillator and method of manufacturing thereof
US8525277B2 (en) 2010-04-06 2013-09-03 Seiko Epson Corporation MEMS device
JP2014042954A (ja) * 2012-08-27 2014-03-13 Seiko Epson Corp Mems素子、電子機器、およびmems素子の製造方法
US8796845B2 (en) 2010-11-02 2014-08-05 Seiko Epson Corporation Electronic device covered by multiple layers and method for manufacturing electronic device
US9083309B2 (en) 2010-11-30 2015-07-14 Seiko Epson Corporation Microelectronic device and electronic apparatus

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006238265A (ja) * 2005-02-28 2006-09-07 Seiko Epson Corp 振動子構造体及びその製造方法
JP2007160499A (ja) * 2005-11-16 2007-06-28 Kyocera Corp 電子部品封止用基板および複数個取り形態の電子部品封止用基板、並びに電子部品封止用基板を用いた電子装置および電子装置の製造方法
JP2008114354A (ja) * 2006-11-08 2008-05-22 Seiko Epson Corp 電子装置及びその製造方法

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006238265A (ja) * 2005-02-28 2006-09-07 Seiko Epson Corp 振動子構造体及びその製造方法
JP2007160499A (ja) * 2005-11-16 2007-06-28 Kyocera Corp 電子部品封止用基板および複数個取り形態の電子部品封止用基板、並びに電子部品封止用基板を用いた電子装置および電子装置の製造方法
JP2008114354A (ja) * 2006-11-08 2008-05-22 Seiko Epson Corp 電子装置及びその製造方法

Cited By (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8305152B2 (en) 2009-12-22 2012-11-06 Seiko Epson Corporation MEMS oscillator and method of manufacturing thereof
US8525277B2 (en) 2010-04-06 2013-09-03 Seiko Epson Corporation MEMS device
US8796845B2 (en) 2010-11-02 2014-08-05 Seiko Epson Corporation Electronic device covered by multiple layers and method for manufacturing electronic device
JP2012119820A (ja) * 2010-11-30 2012-06-21 Seiko Epson Corp 電子装置、電子機器及び電子装置の製造方法
US8912031B2 (en) 2010-11-30 2014-12-16 Seiko Epson Corporation Electronic device, electronic apparatus, and method of manufacturing electronic device
US9083309B2 (en) 2010-11-30 2015-07-14 Seiko Epson Corporation Microelectronic device and electronic apparatus
JP2012210702A (ja) * 2011-03-30 2012-11-01 Pixart Imaging Inc マイクロ電気機械システムセンサおよびその製造方法
JP2014042954A (ja) * 2012-08-27 2014-03-13 Seiko Epson Corp Mems素子、電子機器、およびmems素子の製造方法

Also Published As

Publication number Publication date
JP5417851B2 (ja) 2014-02-19

Similar Documents

Publication Publication Date Title
JP5417851B2 (ja) Memsデバイス及びその製造方法
EP2727136B1 (en) Process for a sealed mems device with a portion exposed to the environment
CN102173375B (zh) 电子装置
CN104902400A (zh) 用于感测压力波以及环境压力的变化的mems传感器结构
JP2010260167A (ja) 半導体装置およびその製造方法
JP4544140B2 (ja) Mems素子
JP2009016717A (ja) 半導体装置およびその製造方法
JP2009226499A (ja) マイクロマシン装置及びマイクロマシン装置の製造方法
TW200848738A (en) Acceleration sensor and fabrication method thereof
CN104627948A (zh) 微机械传感器设备以及相应的制造方法
TW201524889A (zh) 微機械構件與製造微機械構件的方法
JP5721452B2 (ja) 静電容量型memsセンサ
JP2010030020A (ja) 電子装置
JP4501715B2 (ja) Mems素子およびmems素子の製造方法
JP2009270961A (ja) Memsセンサおよびその製造方法
JP4886147B2 (ja) 微細加工構成素子及びその製造方法
JP2010012534A (ja) デバイス及びその製造方法
CN214270212U (zh) 一种晶圆级封装结构以及器件级封装结构
JP2014057125A (ja) 電子装置およびその製造方法、並びに発振器
JP2015182158A (ja) Memsデバイス
JP4857718B2 (ja) マイクロマシン混載の電子回路装置、およびマイクロマシン混載の電子回路装置の製造方法
JP6331551B2 (ja) Memsデバイス
US9048247B2 (en) Method for producing a metal structure in a semiconductor substrate
JP6331552B2 (ja) Memsデバイス及びその製造方法
US8853850B2 (en) MEMS packaging scheme using dielectric fence

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20111117

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20130305

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20130418

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20131022

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20131104

R150 Certificate of patent or registration of utility model

Ref document number: 5417851

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

S531 Written request for registration of change of domicile

Free format text: JAPANESE INTERMEDIATE CODE: R313531

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350