JP2015182158A - Ｍｅｍｓデバイス - Google Patents

Abstract

【課題】機能素子と半導体回路素子とを１つの半導体基板に集積化したＭＥＭＳデバイスにおいて、半導体基板のトレンチ内で機能素子を収容するキャビティー構造の機械的強度を向上させる。
【解決手段】このＭＥＭＳデバイスは、主面の第１の領域にトレンチが形成されると共に、主面の第２の領域に半導体回路素子の不純物拡散領域が形成された半導体基板と、半導体基板のトレンチの底面に直接又は絶縁膜を介して設けられた機能素子と、半導体基板のトレンチ内に設けられ、機能素子の周囲にキャビティーを形成する壁部と、キャビティーを覆う蓋部と、キャビティー内に設けられ、半導体基板のトレンチの底面又は絶縁膜と蓋部の裏面とに接する支柱とを備える。
【選択図】図１

Description

本発明は、レゾネーター、センサー、アクチュエーター等の機能素子、及び／又は、電子回路を１つの基板に集積化したＭＥＭＳ（Micro Electro Mechanical Systems）デバイス等に関する。

例えば、機能素子として静電容量タイプのレゾネーターを備えるＭＥＭＳデバイスにおいて、レゾネーターは、基板に形成されたキャビティー内に真空状態で密閉される。また、真空密閉を必要としない機能素子であっても、塵埃や水分等の影響を防止するために、キャビティー内に密閉される。

そのような機能素子と半導体回路素子とを１つの半導体基板に集積化する場合に、従来は、半導体基板上に機能素子を設けて、機能素子の周囲を絶縁膜等で囲むことにより、キャビティーが形成されていた。従って、キャビティーの上層を研磨することは行われておらず、キャビティーを形成する構造について、研磨による機械的ストレスに対する強度は考慮されていなかった。

一方、半導体基板にトレンチを形成してトレンチ内にキャビティーを形成する場合には、キャビティーを覆う蓋部上に絶縁層を設けて、絶縁層上に配線を形成することが可能となる。絶縁層上に配線を形成するためには、蓋部上に設けられた絶縁層をＣＭＰ（Chemical Mechanical Polishing：化学機械研磨）によって加工して、絶縁層の表面を平坦化することが望ましい。その際に、キャビティー構造が機械的ストレスに対する十分な強度を有していないと、蓋部が変形して、キャビティーの気密性や機能素子の特性が損なわれるおそれがある。

関連する技術として、特許文献１には、小型化及び薄型化を図りながら、ＭＥＭＳデバイスが収容されるキャビティーを高気密に維持することができ、高品質化及び高信頼性化を図った気密パッケージが開示されている。この気密パッケージにおいては、ＭＥＭＳデバイス基板とＩＣ基板とを枠部を介して接合することにより、ＭＥＭＳデバイスを収容するキャビティーが形成される。

また、特許文献２には、接着層を介して半導体基板と支持体とを貼り合わせる場合において、特定領域にキャビティー空間を容易に設けることができる半導体装置が開示されている。この半導体装置は、半導体基板と、半導体基板上に形成され、半導体基板のキャビティー形成領域の周囲を囲む複数の柱状構造物と、半導体基板の表面上に、接着層及び柱状構造物を介して貼り合わされた支持体とを備え、デバイス素子が、半導体基板と柱状構造物と支持体とで囲まれたキャビティーに封止されている。

さらに、特許文献３には、樹脂トランスファーモールド等の際に外圧が加わったとき、電極が可動部に近付く方向に電極に応力が加わることを防止する構造を有するＭＥＭＳ素子が開示されている。このＭＥＭＳ素子は、基板及び封止薄膜を有し、機械的振動を行う可動部及び可動部に近接して位置する電極が基板と封止薄膜との間に設けられ、可動部と電極は基板表面に垂直な方向においてギャップを隔てて互いに重なる領域を有し、基板と封止薄膜との間に、電極によって隔てられる第１のキャビティーおよび第２のキャビティーが形成されており、第１のキャビティーは、可動部と電極が重なる領域にある電極から見て基板表面に垂直な方向において可動部側に位置し、第２のキャビティーは、可動部と電極が重なる領域にある電極から見て基板表面に垂直な方向において可動部とは反対側に位置し、第１のキャビティーの電極と接する側壁の内側表面が、第２のキャビティーの電極と接する側壁の内側表面よりも、基板表面と平行な方向において内側に位置する。

特開２００９−５９９４１号公報（段落００１３−００１４、図１） 国際公開ＷＯ２００８／０２３８２６号再公表公報（要約書、段落０００３、図５） 特許第５１９２６１０号公報（段落００１７、図１）

特許文献１においては、キャビティーを形成するために複数の基板が用いられる。従って、ＭＥＭＳデバイスと半導体回路素子とを１つの基板に集積化することはできない。一方、特許文献２及び特許文献３においては、単一の基板上にキャビティーが形成される。しかしながら、基板のトレンチ内にキャビティーを形成することや、キャビティーの上層に形成される絶縁層の表面を平坦化することは開示されていない。

そこで、上記の点に鑑み、本発明の目的の１つは、機能素子と半導体回路素子とを１つの半導体基板に集積化したＭＥＭＳデバイスにおいて、半導体基板のトレンチ内で機能素子を収容するキャビティー構造の機械的強度を向上させて、キャビティーを覆う蓋部の機械的ストレスによる変形を防止することである。

以上の課題を解決するため、本発明の１つの観点に係るＭＥＭＳデバイスは、主面の第１の領域にトレンチが形成されると共に、主面の第２の領域に半導体回路素子の不純物拡散領域が形成された半導体基板と、半導体基板のトレンチの底面に直接又は絶縁膜を介して設けられた機能素子と、半導体基板のトレンチ内に設けられ、機能素子の周囲にキャビティーを形成する壁部と、キャビティーを覆う蓋部と、キャビティー内に設けられ、半導体基板のトレンチの底面又は絶縁膜と蓋部の裏面とに接する支柱とを備える。

本発明の１つの観点によれば、半導体基板のトレンチの底面に直接又は絶縁膜を介して設けられた機能素子の周囲にキャビティーを形成する壁部と、キャビティーを覆う蓋部とが設けられ、さらに、キャビティー内に、半導体基板のトレンチの底面又は絶縁膜と蓋部の裏面とに接する支柱が設けられる。それにより、半導体基板のトレンチ内で機能素子を収容するキャビティー構造の機械的強度を向上させて、キャビティーを覆う蓋部の機械的ストレスによる変形を防止することができる。

ここで、ＭＥＭＳデバイスが、蓋部及び半導体回路素子が設けられた半導体基板の主面を覆う絶縁層をさらに備えるようにしても良い。それにより、機能素子を収容するキャビティーの上層にも、半導体回路素子の上層と同様に、標準的な半導体ウエハープロセスを用いて配線層を配置できるようになり、ＭＥＭＳデバイスの設計自由度が向上する。

その場合に、蓋部上の絶縁層の表面が、ＣＭＰ（化学機械研磨）によって加工されていることが望ましい。それにより、蓋部上の絶縁層の表面が平坦化されて、絶縁層上に配線を形成することが容易になる。

以上において、支柱が、蓋部の裏面の中央部に接するようにしても良い。蓋部において最も変形し易いのは中央部であるので、支柱が蓋部の裏面の中央部を支えることにより、蓋部の変形を有効に防止することができる。また、機能素子の少なくとも一部が、支柱を構成するようにしても良い。それにより、キャビティー内のスペースを有効に活用することができる。

あるいは、支柱が、壁部と一体的に構成されるようにしても良い。それにより、支柱の位置が壁部によって固定されるので、キャビティーの上層に加えられる機械的ストレスによる支柱の位置ずれや傾きを防止することができる。

あるいは、支柱が、機能素子と壁部との間の中央部に設けられても良い。その場合には、キャビティーのサイズを確保しながら、機能素子と壁部との間で蓋部が変形し易い箇所を支柱によって支えることができる。

以上において、支柱が、機能素子に電気的に接続された外部接続電極を兼ねるようにしても良い。それにより、支柱は、蓋部の変形防止と機能素子の電気的接続との両方の役割を果たすことができる。

本発明の第１の実施形態に係るＭＥＭＳデバイスのトレンチ内の平面図。 図１のＡ−Ａ'線におけるＭＥＭＳデバイスの主要部を示す断面図。 本発明の第１の実施形態に係るＭＥＭＳデバイスの製造工程における断面図。 本発明の第１の実施形態に係るＭＥＭＳデバイスの製造工程における断面図。 本発明の第２の実施形態に係るＭＥＭＳデバイスのトレンチ内の平面図。 図５のＢ−Ｂ'線におけるＭＥＭＳデバイスの主要部を示す断面図。

以下、本発明の実施形態について、図面を参照しながら詳細に説明する。なお、同一の構成要素には同一の参照符号を付して、重複する説明を省略する。
本発明の各実施形態に係るＭＥＭＳデバイスは、レゾネーター、センサー、アクチュエーター等の機能素子、及び、電子回路を１つの基板に集積化したデバイスである。

以下においては、一例として、機能素子として静電容量タイプのレゾネーターを備えると共に、半導体回路素子としてＭＯＳ電界効果トランジスターを備えるＭＥＭＳデバイスについて説明する。レゾネーターは、半導体基板のトレンチ（表面凹部）内に形成されたキャビティー内に密閉される。

＜第１の実施形態＞
図１は、本発明の第１の実施形態に係るＭＥＭＳデバイスのトレンチ内の構造を示す平面図である。図１は、キャビティーが蓋部で覆われる前のトレンチ内の構造を示している。また、図２は、図１のＡ−Ａ'線におけるＭＥＭＳデバイスの主要部を示す断面図である。図２に示すように、このＭＥＭＳデバイスにおいては、主面（図中上面）の第１の領域（図中右側）にトレンチ１０ａが形成されると共に、主面の第２の領域（図中左側）に半導体回路素子の不純物拡散領域が形成された半導体基板１０が用いられる。

半導体基板のトレンチ１０ａの底面には、絶縁膜２０を介して、下部電極３１及び上部電極３２を有するレゾネーターが設けられている。レゾネーターの上部電極３２は、カンチレバー（片持ち梁）状の構造体を含み、構造体の一端が固定され、構造体の他端が可動となっている。

また、半導体基板のトレンチ１０ａ内には、レゾネーターの周囲にキャビティーを形成する壁部４０が設けられており、壁部４０によって形成されるキャビティー内には、少なくとも１つの支柱が設けられている。一例として、図１には、支柱４１〜４８が示されており、図２には、それらの内で、図１のＡ−Ａ'線上に位置する支柱４１及び４２のみが示されている。

この例においては、下部電極３１、上部電極３２、壁部４０、及び、支柱４１〜４８が、半導体基板のトレンチ１０ａの底面に絶縁膜２０を介して設けられているが、下部電極３１、上部電極３２、壁部４０、及び、支柱４１〜４８は、半導体基板のトレンチ１０ａの底面に直接設けられても良い。また、壁部４０の周囲には、壁部４０を補強する絶縁膜５１が設けられている。

例えば、絶縁膜２０は、ニ酸化ケイ素（ＳｉＯ_２）の絶縁膜２１と、窒化ケイ素（ＳｉＮ）の絶縁膜２２とを含んでいる。下部電極３１、上部電極３２、壁部４０、及び、支柱４１〜４８は、不純物がドープされて導電性を有するポリシリコン等で形成される。また、絶縁膜５１は、ニ酸化ケイ素（ＳｉＯ_２）等で形成される。

支柱４１〜４８は、例えば、角柱又は円柱の形状を有している。支柱４１〜４８の内で、支柱４１及び４２は、レゾネーターの下部電極３１及び上部電極３２を電子回路にそれぞれ電気的に接続するための２つ外部接続電極を兼ねている。従って、支柱４１は、下部電極３１に電気的に接続されており、下部電極３１と一体的に構成されても良い。また、支柱４２は、上部電極３２に電気的に接続されており、上部電極３２と一体的に構成されても良い。

半導体基板のトレンチ１０ａ内において、壁部４０によって囲まれた領域がキャビティーとなる。キャビティー内の空間は、高真空領域とされる。キャビティー内に設けられたレゾネーターにおいて、下部電極３１と上部電極３２との間に交流電圧を印加することにより、静電力によって上部電極３２の機械的振動が励起され、この機械的振動に起因する下部電極３１と上部電極３２との間の静電容量の変化が検出される。

図２に示すように、キャビティーは、レゾネーターとの間に間隙を伴って、第１の蓋部６０と第２の蓋部７０とを含む蓋部によって覆われている。第１の蓋部６０は、例えば、窒化ケイ素（ＳｉＮ）等の絶縁膜６１と、導電性を有するポリシリコン膜６２とを含んでいる。なお、ポリシリコン膜６２の表面に、窒化チタン（ＴｉＮ）又はサリサイド等の膜が設けられても良い。

ポリシリコン膜６２の一部は、支柱４１の主面（図中上面）における所定の領域に設けられ、支柱４１に電気的に接続されている。また、ポリシリコン膜６２の該一部から絶縁されている他の一部は、支柱４２の主面（図中上面）における所定の領域に設けられ、支柱４２に電気的に接続されている。

第１の蓋部６０は、開口（リリースホール）６０ａが形成されており、開口６０ａ以外の部分でキャビティーを覆っている。開口６０ａは、キャビティー内に形成された犠牲膜をリリースエッチングによって除去する際に使用される。その後、キャビティー内を減圧状態（真空状態）として、第１の蓋部６０の表面に、アルミニウム（Ａｌ）等の封止材を用いて第２の蓋部７０が形成される。

第２の蓋部７０は、ポリシリコン膜６２を介して支柱４１に電気的に接続されると共に、第２の蓋部７０の他の部分から絶縁された中間導電体７１と、ポリシリコン膜６２を介して支柱４２に電気的に接続されると共に、第２の蓋部７０の他の部分から絶縁された中間導電体７２と、第１の蓋部の開口６０ａを封止する封止部７３とを含んでいる。

支柱４１〜４８は、キャビティー内において、半導体基板のトレンチ１０ａの底面又は絶縁膜２０と蓋部の裏面（絶縁膜６１又はポリシリコン膜６２）とに接している。それにより、半導体基板のトレンチ１０ａ内でレゾネーターを収容するキャビティー構造の機械的強度を向上させて、キャビティーを覆う蓋部の機械的ストレスによる変形を防止することができる。その結果、キャビティーの気密性やレゾネーターの特性が維持される。

ここで、図１に示すように、支柱４５〜４８は、壁部４０と一体的に構成されている。それにより、支柱４５〜４８の位置が壁部４０によって固定されるので、キャビティーの上層に加えられる機械的ストレスによる支柱４５〜４８の位置ずれや傾きを防止することができる。

一方、支柱４１〜４４は、レゾネーターと壁部４０との間の中央部に設けられている。その場合には、キャビティーのサイズを確保しながら、レゾネーターと壁部４０との間で蓋部が変形し易い箇所を支柱４１〜４４によって支えることができる。

また、支柱４１及び４２は、レゾネーターに電気的に接続された外部接続電極を兼ねている。それにより、支柱４１及び４２は、蓋部の変形防止とレゾネーターの電気的接続との両方の役割を果たすことができる。

レゾネーターの下部電極３１及び上部電極３２、壁部４０、及び、支柱４１〜４８は、半導体基板のトレンチ１０ａ内において、半導体基板１０の主面よりも低い領域に設けられていることが望ましい。それにより、キャビティーが半導体基板１０の主面よりも低い領域に形成されるので、蓋部の厚さを、キャビティー内を高真空に保つために十分な厚さとすることができる。

一方、図２に示すように、半導体基板１０の主面の第２の領域には、半導体回路素子が設けられている。例えば、半導体基板１０内に、ＭＯＳ電界効果トランジスター（ＭＯＳＦＥＴ）のソース及びドレインとなる不純物拡散領域８１及び８２が設けられ、半導体基板１０上に、ゲート絶縁膜を介してゲート電極８３が設けられている。

蓋部及び半導体回路素子が設けられた半導体基板１０には、ニ酸化ケイ素（ＳｉＯ_２）又はＢＰＳＧ（Boron Phosphorus Silicon Glass）等で、半導体基板１０の主面を覆う第１の絶縁層（層間絶縁膜）９１が設けられている。第１の絶縁層９１は、絶縁膜６１に接して、第２の蓋部７０の中間導電体７１及び７２を封止部７３から絶縁する。

第１の絶縁層９１の第１の領域において、第１の絶縁層９１を貫通して中間導電体７１及び７２にそれぞれ電気的に接続されたタングステン（Ｗ）等のコンタクトプラグ（電極）１０１及び１０２が設けられている。また、第１の絶縁層９１の第２の領域において、第１の絶縁層９１を貫通して不純物拡散領域８１及び８２及びゲート電極８３にそれぞれ電気的に接続されたタングステン（Ｗ）等のコンタクトプラグ（電極）１０３〜１０５が設けられている。

第１の絶縁層９１の表面に設けられたアルミニウム（Ａｌ）等の第１の配線層において、コンタクトプラグ１０１〜１０５に対する電気的な接続が行われる。さらに、必要に応じて、第２の絶縁層９２を介して第２の配線層が設けられ、以下同様に、所望の数の配線層が配置される。また、最上層の配線層の表面には、保護膜（図示せず）が設けられる。

このように、蓋部及び半導体回路素子が設けられた半導体基板１０の主面を覆う絶縁層９１を設けることにより、機能素子を収容するキャビティーの上層にも、半導体回路素子の上層と同様に、標準的な半導体ウエハープロセスを用いて配線層を配置できるようになり、ＭＥＭＳデバイスの設計自由度が向上する。

例えば、第１の配線層に設けられた配線１１１によって、コンタクトプラグ１０１とコンタクトプラグ１０３とが電気的に接続される。また、第２の配線層に設けられた配線１１２によって、第１の配線層を介して、コンタクトプラグ１０２とコンタクトプラグ１０４とが電気的に接続される。それにより、レゾネーターを半導体回路素子に電気的に接続することができる。

ここで、蓋部上の第１の絶縁層９１の表面が、ＣＭＰ（Chemical Mechanical Polishing：化学機械研磨）によって加工されていることが望ましい。それにより、蓋部上の第１の絶縁層９１の表面が平坦化されて、第１の絶縁層９１上に配線を形成することが容易になる。

蓋部上の第１の絶縁層９１の表面をＣＭＰによって加工する際に、キャビティーの上層に機械的ストレスが加えられる。本実施形態によれば、キャビティー内に支柱４１〜４８を設けることによって、キャビティー構造の機械的強度を向上させ、蓋部上の第１の絶縁層９１の表面をＣＭＰによって加工する際の機械的ストレスによる蓋部の変形を防止することができる。

図１及び図２に示す例においては、機能素子としてのレゾネーターがキャビティーの中央部に設けられているが、機能素子をキャビティーの周辺部に設けて１つの支柱をキャビティーの中央部に設けることにより、その支柱が蓋部の裏面の中央部に接するようにしても良い。蓋部において最も変形し易いのは中央部であるので、支柱が蓋部の裏面の中央部を支えることにより、蓋部の変形を有効に防止することができる。

次に、図１及び図２に示すＭＥＭＳデバイスの製造方法について説明する。
図３及び図４は、本発明の第１の実施形態に係るＭＥＭＳデバイスの製造工程における断面図である。まず、図３（ａ）に示すように、例えば、シリコン単結晶等で構成された半導体基板１０の主面の一部に、フォトリソグラフィー法によってレジスト１１を設けてドライエッチングを行うことにより、半導体基板１０の主面の第１の領域に深いトレンチ（ディープトレンチ）１０ａが形成される。その後、レジスト１１が除去される。

次に、図３（ｂ）に示すように、半導体基板のトレンチ１０ａの底面に絶縁膜２０が形成される。例えば、絶縁膜２０は、ニ酸化ケイ素（ＳｉＯ_２）の絶縁膜２１と、窒化ケイ素（ＳｉＮ）の絶縁膜２２とを含んでいる。窒化ケイ素（ＳｉＮ）の絶縁膜２２は、後述するキャビティー内の犠牲膜を除去するためのウエットエッチング（リリースエッチング）に耐えることができる。

また、半導体基板のトレンチ１０ａの底面に絶縁膜２０を介して、不純物がドープされて導電性を有するポリシリコン等を形成し、レジストを用いたドライエッチングよってパターニングすることにより、レゾネーターの下部電極３１が形成される。さらに、下部電極３１上にギャップ犠牲膜２３を形成した後、導電性を有するポリシリコン等を形成し、レジストを用いたドライエッチングによってパターニングすることにより、レゾネーターの上部電極３２、壁部４０、支柱４１〜４８（図１）が形成される。その後、ギャップ犠牲膜２３が、ウエットエッチングによって除去される。

これにより、半導体基板のトレンチ１０ａの底面に絶縁膜２０を介して、下部電極３１及び上部電極３２を有するレゾネーターが形成されると共に、半導体基板のトレンチ１０ａ内に、レゾネーターの周囲にキャビティーを形成する壁部４０が形成される。また、キャビティー内に、支柱４１〜４８（図１）が形成される。なお、下部電極３１、上部電極３２、壁部４０、及び、支柱４１〜４８は、半導体基板のトレンチ１０ａの底面に直接形成されても良い。

次に、レゾネーター等が形成された半導体基板１０の表面に、プラズマＣＶＤ法によってニ酸化ケイ素（ＳｉＯ_２）等の絶縁膜が堆積された後、ニ酸化ケイ素（ＳｉＯ_２）等の絶縁膜が、ＣＭＰ（化学機械研磨）によって研磨され、さらに、エッチングされる。その結果、図４（ａ）に示すように、半導体基板１０のトレンチ内において、壁部４０の周囲にニ酸化ケイ素（ＳｉＯ_２）等の絶縁膜５１が形成されると共に、キャビティー内に犠牲膜としてニ酸化ケイ素（ＳｉＯ_２）等の絶縁膜５２が形成される。

次に、絶縁膜５１及び５２等が形成された半導体基板１０の表面に、窒化ケイ素（ＳｉＮ）等の絶縁膜が形成された後、窒化ケイ素（ＳｉＮ）等の絶縁膜が、レジストを用いたドライエッチングによってパターニングされる。その結果、支柱４１及び４２の主面の一部及び絶縁膜５１及び５２の一部を覆う窒化ケイ素（ＳｉＮ）等の絶縁膜６１が形成される。

また、絶縁膜６１等が形成された半導体基板１０の表面に、導電性を有するポリシリコン膜が形成された後、ポリシリコン膜が、レジストを用いたドライエッチングによってパターニングされる。その結果、絶縁膜６１及びポリシリコン膜６２を含む第１の蓋部６０が形成される。第１の蓋部６０は、開口６０ａが形成されており、開口６０ａ以外の部分でキャビティーを覆っている。

ここで、ポリシリコン膜６２の一部は、支柱４１の主面における所定の領域に設けられ、支柱４１に電気的に接続される。また、ポリシリコン膜６２の他の一部は、支柱４２の主面における所定の領域に設けられ、支柱４２に電気的に接続される。

次に、第１の蓋部６０等が形成された半導体基板１０の表面に対して、絶縁膜の平坦化等が行われる。その後、図４（ｂ）に示すように、半導体基板１０の主面の第２の領域に、半導体回路素子として、例えば、ＭＯＳ電界効果トランジスター（ＭＯＳＦＥＴ）が形成される。

即ち、半導体基板１０上に、ゲート絶縁膜を介してゲート電極８３が形成され、ゲート電極８３の両側の半導体基板１０内に、ソース及びドレインとなる不純物拡散領域８１及び８２が形成される。また、ゲート絶縁膜及びゲート電極８３の側壁に、絶縁性を有するサイドウォールを形成しても良い。さらに、サイドウォールの周囲の領域に、所定の厚さを有する絶縁膜を形成しても良い。

次に、ＭＯＳ電界効果トランジスター等が形成された半導体基板１０の表面に、フォトリソグラフィー法によって、第１の蓋部の開口６０ａに対応する位置に開口２４ａを有するレジスト２４が設けられる。さらに、キャビティー内の犠牲膜であるニ酸化ケイ素（ＳｉＯ_２）等の絶縁膜が、エッチング液としてフッ酸等を用いたウエットエッチング（リリースエッチング）によって除去される。その後、レジスト２４が、アッシング等によって除去される。

次に、真空チャンバー内において、スパッター（高真空成膜法）によってアルミニウム（Ａｌ）等の封止材を第１の蓋部６０の表面に堆積させ、堆積した封止材が、レジストを用いたドライエッチングによってパターニングされる。それにより、図２に示すように、第１の蓋部６０の表面に、封止材で第２の蓋部７０が形成される。

第２の蓋部７０は、ポリシリコン膜６２を介して支柱４１の所定の領域に電気的に接続される中間導電体７１と、ポリシリコン膜６２を介して支柱４２の所定の領域に電気的に接続される中間導電体７２と、第１の蓋部の開口６０ａを封止する封止部７３とを含んでいる。

次に、ニ酸化ケイ素（ＳｉＯ_２）又はＢＰＳＧ等で、第１の蓋部６０と第２の蓋部７０と半導体回路素子とが形成された半導体基板１０の主面を覆う第１の絶縁層９１が形成される。第１の絶縁層９１は、絶縁膜６１に接して、第２の蓋部７０の中間導電体７１及び７２を封止部７３から絶縁する。さらに、第１の絶縁層９１の表面を、ＣＭＰ（化学機械研磨）によって加工することが望ましい。それにより、第１の絶縁層９１の表面が平坦化されて、第１の絶縁層９１上に配線を形成することが容易になる。

次に、第１の絶縁層９１を貫通して中間導電体７１及び７２にそれぞれ電気的に接続されるタングステン（Ｗ）等のコンタクトプラグ１０１及び１０２と、第１の絶縁層９１を貫通して半導体回路素子に電気的に接続されるタングステン（Ｗ）等のコンタクトプラグ１０３〜１０５とが、同時に形成される。

次に、第１の絶縁層９１の表面に、アルミニウム（Ａｌ）等で、第１の配線層が形成される。第１の配線層において、コンタクトプラグ１０１〜１０５に対する電気的な接続が行われる。例えば、第１の配線層に設けられた配線１１１によって、コンタクトプラグ１０１とコンタクトプラグ１０３とが電気的に接続される。

さらに、必要に応じて、第２の絶縁層９２を介して第２の配線層が形成され、以下同様に、所望の数の配線層が形成される。例えば、第２の配線層に設けられた配線１１２によって、第１の配線層を介して、コンタクトプラグ１０２とコンタクトプラグ１０４とが電気的に接続される。

それにより、レゾネーターを半導体回路素子に電気的に接続することができる。このように、レゾネーターを収容するキャビティーの上層にも、半導体回路素子の上層と同様に、標準的な半導体ウエハープロセスを用いて、必要に応じた数の配線層を配置することができる。その後、最上層の配線層の表面に、保護膜（図示せず）が形成される。

＜第２の実施形態＞
図５は、本発明の第２の実施形態に係るＭＥＭＳデバイスのトレンチ内の構造を示す平面図である。図５は、キャビティーが蓋部で覆われる前のトレンチ内の構造を示している。また、図６は、図５のＢ−Ｂ'線におけるＭＥＭＳデバイスの主要部を示す断面図である。第２の実施形態においては、機能素子の少なくとも一部が支柱を構成している。その他の点に関しては、第２の実施形態は、第１の実施形態と同様である。

半導体基板のトレンチ１０ａの底面には、絶縁膜２０を介して、下部電極３１及び上部電極３２を有するレゾネーターが設けられている。ここで、上部電極３２の一部が、支柱３２ａを構成している。さらに、上部電極３２は、カンチレバー（片持ち梁）状の２つの構造体３２ｂを含んでおり、各々の構造体３２ｂの一端が支柱３２ａに固定され、構造体３２ｂの他端が可動となっている。

また、半導体基板のトレンチ１０ａ内には、レゾネーターの周囲にキャビティーを形成する壁部４０が設けられており、壁部４０によって形成されるキャビティー内には、少なくとも１つの支柱が設けられても良い。一例として、図５には、支柱４１〜４８が示されており、図６には、それらの内で、図５のＢ−Ｂ'線上に位置する支柱４５及び４６のみが示されている。

この例においては、下部電極３１、上部電極３２、壁部４０、及び、支柱４１〜４８が、半導体基板のトレンチ１０ａの底面に絶縁膜２０を介して設けられているが、下部電極３１、上部電極３２、壁部４０、及び、支柱４１〜４８は、半導体基板のトレンチ１０ａの底面に直接設けられても良い。また、壁部４０の周囲には、壁部４０を補強する絶縁膜５１が設けられている。

ここで、支柱４５、及び、上部電極３２の一部によって構成される支柱３２ａは、レゾネーターの下部電極３１及び上部電極３２を電子回路にそれぞれ電気的に接続するための２つの外部接続電極を兼ねている。支柱４５は、下部電極３１に電気的に接続されており、下部電極３１と一体的に構成されても良い。また、支柱３２ａは、２つの構造体３２ｂに電気的に接続されており、２つの構造体３２ｂと一体的に構成されても良い。

半導体基板のトレンチ１０ａ内において、壁部４０によって囲まれた領域がキャビティーとなる。キャビティー内の空間は、高真空領域とされる。キャビティー内に設けられたレゾネーターにおいて、下部電極３１と上部電極３２との間に交流電圧を印加することにより、静電力によって上部電極３２の構造体３２ｂの機械的振動が励起され、この機械的振動に起因する下部電極３１と上部電極３２との間の静電容量の変化が検出される。

図６に示すように、キャビティーは、第１の蓋部６０と第２の蓋部７０とを含む蓋部によって覆われている。第１の蓋部６０は、例えば、窒化ケイ素（ＳｉＮ）等の絶縁膜６１と、導電性を有するポリシリコン膜６２とを含んでいる。なお、ポリシリコン膜６２の表面に、窒化チタン（ＴｉＮ）又はサリサイド等の膜が設けられても良い。

ポリシリコン膜６２の一部は、支柱４５の主面（図中上面）における所定の領域に設けられ、支柱４５に電気的に接続されている。また、ポリシリコン膜６２の他の一部は、支柱３２ａの主面（図中上面）における所定の領域に設けられ、支柱３２ａに電気的に接続されている。

第１の蓋部６０は、図６に示されていない位置に開口（リリースホール）が形成されており、開口以外の部分でキャビティーを覆っている。開口は、キャビティー内に形成された犠牲膜をリリースエッチングによって除去する際に使用される。その後、キャビティー内を減圧状態（真空状態）として、第１の蓋部６０の表面に、アルミニウム（Ａｌ）等の封止材を用いて第２の蓋部７０が形成される。

第２の蓋部７０は、ポリシリコン膜６２を介して支柱４５に電気的に接続されると共に第１の蓋部６０の開口を封止する中間導電体７１と、ポリシリコン膜６２を介して支柱３２ａに電気的に接続されると共に、第２の蓋部７０の他の部分から絶縁された中間導電体７２とを含んでいる。その他の構造は、第１の実施形態におけるのと同様である。

ここで、中間導電体７１を基準電位（例えば、接地電位０Ｖ）の配線に接続する場合には、壁部４０、支柱４５〜４８、及び、蓋部の大部分が、外部の電子機器が発生する電磁波の影響からレゾネーターを保護するシールドの役目を果たすことができる。その場合に、支柱３２ａの周囲以外のキャビティーの底面に下部電極３１を広げて、シールド効果を高めても良い。このようにシールドの役目を果たすことができる構造は、本実施形態に限定されず、当然ながら第１の実施形態にも適用することができる。

本発明の第２の実施形態によれば、機能素子の少なくとも一部が支柱を構成するので、キャビティー内のスペースを有効に活用することができる。また、機能素子の少なくとも一部によって構成される支柱が外部接続電極を兼ねることにより、蓋部の変形防止と機能素子の電気的接続との両方が達成される。さらに、１つの支柱をキャビティーの中央部に設けることにより、その支柱が、蓋部の裏面の中央部に接している。蓋部において最も変形し易いのは中央部であるので、支柱が蓋部の裏面の中央部を支えることにより、蓋部の変形を有効に防止することができる。

上記の実施形態においては、機能素子としてレゾネーターを備えるＭＥＭＳデバイスについて説明したが、本発明は、以上説明した実施形態に限定されるものではない。例えば、本発明は、センサーやアクチュエーター等の機能素子を備えるＭＥＭＳデバイスにおいても利用可能であり、当該技術分野において通常の知識を有する者によって、本発明の技術的思想内で多くの変形が可能である。

１０…半導体基板、１０ａ…トレンチ、１１…レジスト、２０…絶縁膜、２１…ニ酸化ケイ素（ＳｉＯ_２）の絶縁膜、２２…窒化ケイ素（ＳｉＮ）の絶縁膜、２３…ギャップ犠牲膜、２４…レジスト、３１…下部電極、３２…上部電極、３２ａ…支柱、３２ｂ…構造体、４０…壁部、４１〜４８…支柱、５１、５２…絶縁膜、６０…第１の蓋部、６１…絶縁膜、６２…ポリシリコン膜、７０…第２の蓋部、７１、７２…中間導電体、７３…封止部、８１、８２…不純物拡散領域、８３…ゲート電極、９１、９２…絶縁層、１０１〜１０５…コンタクトプラグ、１１１、１１２…配線

Claims (8)

1. 主面の第１の領域にトレンチが形成されると共に、主面の第２の領域に半導体回路素子の不純物拡散領域が形成された半導体基板と、
   前記半導体基板のトレンチの底面に直接又は絶縁膜を介して設けられた機能素子と、
   前記半導体基板のトレンチ内に設けられ、前記機能素子の周囲にキャビティーを形成する壁部と、
   前記キャビティーを覆う蓋部と、
   前記キャビティー内に設けられ、前記半導体基板のトレンチの底面又は前記絶縁膜と前記蓋部の裏面とに接する支柱と、
   を備えるＭＥＭＳデバイス。
2. 前記蓋部及び前記半導体回路素子が設けられた前記半導体基板の主面を覆う絶縁層をさらに備える、請求項１記載のＭＥＭＳデバイス。
3. 前記蓋部上の前記絶縁層の表面が、ＣＭＰ（化学機械研磨）によって加工されている、請求項２記載のＭＥＭＳデバイス。
4. 前記支柱が、前記蓋部の裏面の中央部に接する、請求項１〜３のいずれか１項記載のＭＥＭＳデバイス。
5. 前記機能素子の少なくとも一部が、前記支柱を構成する、請求項１〜４のいずれか１項記載のＭＥＭＳデバイス。
6. 前記支柱が、前記壁部と一体的に構成されている、請求項１〜３記載のＭＥＭＳデバイス。
7. 前記支柱が、前記機能素子と前記壁部との間の中央部に設けられている、請求項１〜３のいずれか１項記載のＭＥＭＳデバイス。
8. 前記支柱が、前記機能素子に電気的に接続された外部接続電極を兼ねる、請求項１〜７のいずれか１項記載のＭＥＭＳデバイス。

Images