TWI385784B - 半導體積體電路內建的電子裝置 - Google Patents

半導體積體電路內建的電子裝置 Download PDF

Info

Publication number
TWI385784B
TWI385784B TW098102544A TW98102544A TWI385784B TW I385784 B TWI385784 B TW I385784B TW 098102544 A TW098102544 A TW 098102544A TW 98102544 A TW98102544 A TW 98102544A TW I385784 B TWI385784 B TW I385784B
Authority
TW
Taiwan
Prior art keywords
film layer
electronic device
insulated
insulating
wiring
Prior art date
Application number
TW098102544A
Other languages
English (en)
Other versions
TW200945551A (en
Inventor
Akihiro Kojima
Yoshiaki Sugizaki
Yoshiaki Shimooka
Original Assignee
Toshiba Kk
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Kk filed Critical Toshiba Kk
Publication of TW200945551A publication Critical patent/TW200945551A/zh
Application granted granted Critical
Publication of TWI385784B publication Critical patent/TWI385784B/zh

Links

Classifications

    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B81—MICROSTRUCTURAL TECHNOLOGY
    • B81B—MICROSTRUCTURAL DEVICES OR SYSTEMS, e.g. MICROMECHANICAL DEVICES
    • B81B7/00—Microstructural systems; Auxiliary parts of microstructural devices or systems
    • B81B7/0032—Packages or encapsulation
    • B81B7/0035—Packages or encapsulation for maintaining a controlled atmosphere inside of the chamber containing the MEMS
    • B81B7/0038—Packages or encapsulation for maintaining a controlled atmosphere inside of the chamber containing the MEMS using materials for controlling the level of pressure, contaminants or moisture inside of the package, e.g. getters
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/02—Containers; Seals
    • H01L23/04—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls
    • H01L23/053—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls the container being a hollow construction and having an insulating or insulated base as a mounting for the semiconductor body
    • H01L23/055—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls the container being a hollow construction and having an insulating or insulated base as a mounting for the semiconductor body the leads having a passage through the base
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B81—MICROSTRUCTURAL TECHNOLOGY
    • B81C—PROCESSES OR APPARATUS SPECIALLY ADAPTED FOR THE MANUFACTURE OR TREATMENT OF MICROSTRUCTURAL DEVICES OR SYSTEMS
    • B81C1/00—Manufacture or treatment of devices or systems in or on a substrate
    • B81C1/00436—Shaping materials, i.e. techniques for structuring the substrate or the layers on the substrate
    • B81C1/00444—Surface micromachining, i.e. structuring layers on the substrate
    • B81C1/00468—Releasing structures
    • B81C1/00476—Releasing structures removing a sacrificial layer
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B81—MICROSTRUCTURAL TECHNOLOGY
    • B81B—MICROSTRUCTURAL DEVICES OR SYSTEMS, e.g. MICROMECHANICAL DEVICES
    • B81B2201/00—Specific applications of microelectromechanical systems
    • B81B2201/02—Sensors
    • B81B2201/0221—Variable capacitors
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B81—MICROSTRUCTURAL TECHNOLOGY
    • B81B—MICROSTRUCTURAL DEVICES OR SYSTEMS, e.g. MICROMECHANICAL DEVICES
    • B81B2203/00—Basic microelectromechanical structures
    • B81B2203/04—Electrodes

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Micromachines (AREA)

Description

半導體積體電路內建的電子裝置
本發明是有關於一種具有功能性構件之電子裝置。
由於微機電系統(MEMS)為具有可移動部份之功能構件，因此微機電系統需要一個凹洞(cavity)作為可移動部份之操作空間，且此凹洞必須是密封的(airtightly sealed)以保護此功能構件及避免外在的空氣跑進來。
已知在凹洞中被密封的功能構件可藉由蝕刻基底上的犧牲膜層來形成。關於JP 2006-7459揭露的功能構件，犧牲膜層覆蓋矽基底上的功能構件，且具有開口之蝕刻阻抗膜層形成在犧牲膜層上。經由開口蝕刻犧牲膜層以藉由犧牲膜層形成凹洞，且功能構件被存放在凹洞中。接著，氮化矽膜層形成在犧牲膜層上，開口被封住，然後凹洞的內部被密封。
然而，在JP 2006-7459揭露的技術中，由於氮化矽膜層對矽基底有強壓縮力，因此形成凹洞之蝕刻阻抗膜層會變形，且凹洞會隨時間變形。
減少欲用來封口之氮化矽膜層的厚度可以降低膜層應力。然而，當氮化矽膜層的厚度變薄時，開口的尺寸需要夠小以避免氮化矽膜層從開口掉落到凹洞內而封住開口。由此可知，此技術有兩個問題，其一是從小開口移除犧牲膜層需花上很久的時間，其二是由於蝕刻不完全造成犧牲膜層殘留在凹洞中。因此，希望能得到具有較高可靠 度之電子結構。
根據本發明之第一實施例，提供一種電子裝置，其包括：基底，配置以包括功能構件；絕緣的第一膜層，連同基底配置以形成存放功能構件之凹洞，且第一膜層包括多數個穿孔；絕緣的第二膜層，配置以覆蓋多數個穿孔，絕緣的第二膜層形成在第一膜層上，且絕緣的第二膜層較第一膜層具有較高的氣體滲透性；絕緣的第三膜層，配置以至少形成在第二膜層上，且絕緣的第三膜層較第二膜層具有較低的氣體滲透性；以及絕緣的第四膜層，配置以形在第三膜層上，且絕緣的第四膜層較第三膜層具有較高的彈性。
根據本發明之第二實施例，提供一種半導體裝置，其包括：一基底，配置以包括功能構件；絕緣的第一膜層，配置以形成在基底上，絕緣的第一膜層形成存放功能構件之凹洞且包括多數個穿孔；絕緣的第二膜層，配置以形成在多數個穿孔中，絕緣的第二膜層覆蓋各穿孔且較第一膜層具有較高的氣體滲透性；絕緣的第三膜層，配置以形成在第一膜層及第二膜層上，且絕緣的第三膜層較第二膜層具有較低的氣體滲透性；以及絕緣的第四膜層，配置以形在第三膜層上，且絕緣的第四膜層較第三膜層具有較高的彈性。
根據本發明之第三實施例，提供一種形成電子裝置的方法，此方法包括：於具有功能構件之基底上形成具有多數個穿孔之絕緣的第一膜層，第一膜層連同基底形成包括功能構件之凹洞；於第一膜層上形成絕緣的第二膜層以覆蓋多數個穿孔， 絕緣的第二膜層較第一膜層具有較高的氣體滲透性；於形成第二膜層之後，排出凹洞中的水蒸氣至第二膜層外；於排出水蒸氣之後，於第二膜層上形成絕緣的第三膜層，絕緣的第三膜層較第二膜層具有較低的氣體滲透性；以及於第三膜層上形成絕緣的第四膜層，且絕緣的第四膜層較第三膜層具有較高的彈性。
為讓本發明之上述特徵和優點能更明顯易懂，下文特舉實施例，並配合所附圖式作詳細說明如下。
以下，本發明之實施例將會參照附圖加以描述之。
[第一實施例]
本發明之第一實施例的電子裝置將會參照圖1至圖4A及4B加以描述之。圖1繪示電子裝置之剖面圖，圖2A、2B、2C及2D至圖4A及4B依次繪示電子裝置之製程原理。
參照圖1，電子裝置10包括具有功能構件11之基底12；絕緣的第一膜層14連同基底12形成存放功能構件11之凹洞13，且第一膜層14包括多數個穿孔14a；形成在第一膜層14上的絕緣的第二膜層15覆蓋穿孔14a的上表面，且絕緣的第二膜層15較第一膜層14具有較高的氣體滲透性。
此外，電子裝置10包括形成在第二膜層上15的絕緣的第三膜層16，且絕緣的第三膜層16較第二膜層15具有較低的氣體滲透性；以及形在第三膜層16上的絕緣的第四 膜層17，且絕緣的第四膜層17較第三膜層16具有較大的彈性。
基底12例如是矽基底，於基底12上之絕緣膜層18例如是氧化矽膜層。功能構件11形成在絕緣膜層18上。功能構件11例如是靜電驅動微機電系統之可變電容電容器(electrostatic-drive MEMS variable-capacitance capacitor)。
舉例來說，微機電系統之可變電容電容器包括均由鋁組成之第一電極11a及第二電極11b，第二電極11b面對第一電極11a。當施加電壓至第一電極11a及第二電極11b之間，由於靜電力使得第一電極11a及第二電極11b之間的距離改變，因此而改變可變電容電容器之電容量。
凹洞為確保功能構件11之操作空間的地方。凹洞的內部維持在乾燥氛圍(atmosphere)或排空氛圍。因此，可避免由鋁組成之第一及第二電極11a、11b受到有害氣體如水蒸氣而造成的損壞，及避免微機電系統之可變電容電容器之特性的降低。在此實施例中，電極材料例如是鋁。然而，為了減少伴隨著電子可靠性的改善及操作次數的增加而造成的金屬逐漸變形，可以使用包含銅之鋁合金第一膜層14的材料為主要由Si-O鍵組成之矽化合物，例如是厚度約1 μm之氧化矽膜層，且無機膜層用作頂蓋(cap)以保護功能構件11與外界接觸在形成功能構件之後(下文將描述)，進行蝕刻製程，經由第一膜層14之穿孔(開口)14a移除犧牲膜層而形成 凹洞13。也就是說，經由穿孔14a蝕刻犧牲膜層。
第二膜層15為有機膜層，舉例來說，其材料為主要由碳組成之紫外光固化樹脂，更特定而言，由預聚物(prepolymer)、單體、光聚合起始物及添加劑等等組成之樹脂薄膜。形成凹洞13之後，第二膜層15塗覆(coat)第一膜層14以覆蓋穿孔14a的上表面。此外，第二膜層15具有排出凹洞13中有害氣體的功能，可以調整凹洞13中的氛圍。
因此，較佳的情況是，第二膜層15較第一膜層14具有較高的氣體滲透性以較快回應凹洞13之內部容量，使得有害氣體例如水蒸氣可以在短時間內排出凹洞13。
也就是說，假使存放功能構件11(以MEMS為代表)之凹洞的大小例如是2 x 2 x 0.04 mm，從實用的觀點來看，氣體滲透性例如水蒸氣滲透性希望要高於1 x 10-15 m2 /s。
第三膜層16為無機膜層，其塗覆在第二膜層15的上表面。第三膜層16的材料為主要由Si-N鍵組成之矽化合物，例如是氮化矽膜層，且第三膜層16較第二膜層15具有較低的氣體滲透性，以避免有害氣體例如水蒸氣穿透第二膜層15而進入凹洞13。
氮化矽膜層為精細(fine)膜層，其氣體滲透率非常低，舉例來說，厚度小於1 μm之薄膜層之氣體滲透率是可以忽略的。
氮化矽膜層的膜層應力(film stress)大至1.5 GPa程 度。因此，為了避免第一膜層14由於膜層應力造成的暫時變形，希望氮化矽膜層的厚度設在0.3 μm或更小。為確保膜層品質沒有任何小孔(pinhole)，希望氮化矽膜層的厚度設在0.1 μm或更小。
此外，絕緣的第五膜層19覆蓋在第二膜層15之側表面15a的全部周圍，且第五膜層19較第二膜層15具有較低的氣體滲透率。第五膜層19的材料例如是和第三膜層16的材料相同。因此，藉由第五膜層19，裝置10可以避免有害氣體例如水蒸氣從第二膜層15之側表面15a進入凹洞13。
第四膜層17為有機膜層，其材料例如是環氧樹脂，以增強具有第一至第三膜層14、15及16之凹洞結構的機械強度，以避免氮化矽膜層由於熱應力而破裂並確保熱穩定性。
電性連結功能構件11至外界之電極單位20形成在第二膜層15外，電極單位20包括佈線21、有機膜層23、凸塊24、絕緣膜層25、電極焊墊26及金屬膜層27。
更特定而言，佈線21的一端21a連接到功能構件11，另一端21b沿著基底12延伸到第二膜層15外，且構成電極焊墊26。佈線21的材料例如是鋁，佈線21形成在絕緣膜層18上。
絕緣膜層25覆蓋佈線21之另一端21b。絕緣膜層25例如是氧化矽膜層，與第一膜層14連續。
有機膜層23與第二膜層15分開一距離L，且有機膜 層23形成在絕緣膜層25上。有機膜層23的材料例如是和第二膜層15相同的紫外光固化樹脂。有機膜層23和絕緣的第一膜層14具有對應到電極焊墊26的開口22。
金屬膜層27稱為凸塊底部金屬(under bμmp metal；UBM)，其形成在電極焊墊26上的開口22中，且在開口22之周圍及內壁表面的有機膜層23上。金屬膜層27例如是鎳合金及金的層壓(layered)膜層。凸塊24以重疊(overlap)的方式形成在開口22之內部及周圍的金屬膜層27上。
形成金屬膜層27是了增加電極焊墊26及由焊球組成的凸塊24之間的吸附力。也就是說，因為由鋁組成之電極焊墊26及由焊球組成的凸塊24之間具有差的濕潤(wetting)特性，很難將電極焊墊26直接結合(bond)到焊球上。
連接到功能構件11之第一電極11a的佈線(未繪示)具有和佈線21相同的組成材料，於此不再贅述。
根據圖1之電子裝置，具有較高的氣體滲透率之第二膜層15為塗覆形式之有機膜層且覆蓋在穿孔14a之上表面。因此，即使每一穿孔14a的尺寸(直徑或開口面積)較大，第二膜層15也可以確保封住每一穿孔14a。
因此，既然穿孔14a之尺寸及排列非受限的，大尺寸穿孔14a之多種排列可以確保在短時間內蝕刻犧牲膜層(下文將描述)。
由於具有較低的氣體滲透率之第三膜層16為薄氮化 矽膜層且形成在第二膜層15上，因此裝置10可避免有害氣體例如水蒸氣進入凹洞13。此外，因為第三膜層16具有小薄膜應力，裝置10可避免第一膜層14由於氮化矽膜層之膜層應力而變形。
此外，由於具有大彈性之第四膜層17覆蓋氮化矽膜層，因此裝置10可以增加凹洞結構之機械強度及確保熱穩定性。
第五膜層19具有和第三膜層16相同低的氣體滲透率，第五膜層19覆蓋具有高氣體滲透率之第二膜層15之側表面15a。因此，有害氣體例如水蒸氣進入凹洞13的機率很小。所以，和第二膜層15相同種類之有機膜層23不需要與第二膜層15連續以避免害氣體例如水蒸氣進入凹洞13。如此一來，當和有機膜層23重疊之金屬膜層27從金屬膜層27邊緣產生破裂至有機膜層23時，裝置10可以避免有害氣體例如水蒸氣從有機膜層23擴散到第二膜層15而進入凹洞13。
電子裝置10的製造方法將參照圖2A、2B、2C及2D至圖4A及4B加以描述之。
首先，參照圖2A，於基底12之絕緣膜層18上形成鋁膜層。利用微影製程圖案化鋁膜層，形成功能構件11之第一電極11a及橋型第二電極11b之一部分11c。
蝕刻犧牲膜層之保護膜層(未繪示)形成在包括第一電極11a及橋型第二電極11b之一部分11c的上表面及側表面的絕緣膜層18上。保護膜層例如是厚度200 nm之氮 化矽膜層及厚度8 nm之鋁膜層形成之層壓膜層。
第一犧牲膜層41覆蓋第一電極11a及橋型第二電極11b之一部分11c，且第一犧牲膜層41具有對應於第二電極11b之支腳(leg)部份之開口。第一犧牲膜層41例如是厚度約10 μm之聚醯亞胺(polyimide)膜層。
於第一犧牲膜層41上形成鋁膜層。利用微影製程圖案化鋁膜層，形成橋型第二電極11b。第二電極11b的尺寸例如是大約2 μm x 1200 μm。
參照圖2B，再次塗覆聚醯亞胺膜層，然後此聚醯亞胺膜層形成第二犧牲膜層42。於聚醯亞胺膜層上形成光阻膜層(未繪示)以覆蓋構件形成部分。進行例如是反應性離子蝕刻(reactive ion etching；RIE)法，以光阻膜層為罩幕蝕刻聚醯亞胺膜層，以形成厚度約6 μm的第二犧牲膜層42。光阻膜層對由聚醯亞胺膜層組成的第二犧牲膜層42的選擇比例如是1.5~2.0。第一及第二犧牲膜層41及42覆蓋功能構件11的鄰近區域。可以使用光感光材料來圖案化第二犧牲膜層42。然而，在此情況下，由於曝光製程造成的固化及收縮，因此圖案邊緣變成尖角(sharply-angled)，而導致第二犧牲膜層42上的絕緣膜層之破裂。因此，如上所述，較佳地為使用光阻膜層進行圖案化。
參照圖2C，1 μm之未摻雜氧化矽膜層形成第一膜層14，以化學氣相沉積法形成在上述製造出來的結構上。因此，第一膜層14覆蓋在第二犧牲膜層42外。
參照圖2D，具有多數個開口43a之光阻膜層43形成 在第一膜層14上，其中各開口的直徑約10 μm。進行例如是反應性離子蝕刻法，以光阻膜層43為罩幕，以形成多數個穿孔14a。
此時，藉由調整光阻膜層43及第一膜層14之間的選擇比，希望穿孔14a的形狀從第二犧牲膜層42之側邊至光阻膜層43之側邊具有逐漸增加的直徑。換句話說，藉由調整光阻膜層43及第一膜層14之間的選擇比，希望此穿孔具有椎形(taper shape)，其直徑由光阻膜層43之側邊至第二犧牲膜層42之側邊逐漸減少。
移除第一及第二犧牲膜層41及42之後(下文將描述)，上述穿孔形狀為增進穿孔之封住特性的原因。
參照圖3A，使用例如是灰化機(asher)剝除光阻膜層43之後，經由穿孔14a蝕刻第一及第二犧牲膜層41、42。以電漿製程進行此蝕刻，於基板溫度150℃下進行約15分鐘，使用的混合氣體例如是O2 及CF4 。移除第一及第二犧牲膜層41、42的方法不僅可利用上述乾蝕刻也可以利用化學液進行濕蝕刻。
因此，連同基底12及具有多數個穿孔14a之第一膜層14形成存放功能構件11之凹洞13。
參照圖3B，用作光感化材料之紫外光固化環氧樹脂形成在上述製造出來的結構上。紫外光固化環氧樹脂的黏度約2,000~3,000 cp。因此，在第一膜層的厚度為1 μm及各穿孔14a的直徑為10 μm的情況下，即使當厚度10 μm的環氧樹脂形成在第一膜層14上，環氧樹脂也不可能從穿 孔14a進入凹洞13。
然後，參照圖3C，進行微影製程，照射短時間的紫外光至用作光感化材料之紫外光固化環氧樹脂，以圖案化樹脂。例如在200~250℃下藉由固化來硬化樹脂，形成厚度約10 μm的第二膜層15。因此，穿孔14a的上表面被覆蓋，且凹洞13被封住。此時，第二膜層15之側表面15a被曝露出來。
舉例來說，藉由熱板於150℃下進行30分鐘的熱製程，凹洞13中的水蒸氣會穿過氣體滲透率高的第二膜層15而被移除。因此，可調整凹洞13中的氛圍例如至溼度不高於1%。
接著，參照圖4A，於第二膜層15及側表面15a上形成第三膜層16。第三膜層16例如是厚度0.3 μm的氮化矽(Si3 N4 )膜層，以低溫電漿化學氣相沉積法於200~300℃使用反應氣體SiH4 及NH3 來形成之。因此，形成具有極佳階梯覆蓋(step coverage)之第三膜層16。
以此種方式，於第二膜層15上形成具有低氣體滲透率之絕緣的第三膜層16，且同時於第二膜層15之側表面覆蓋具有低氣體滲透率之絕緣的第五膜層19，以完全密封凹洞13。
參照圖4B，例如是厚度約100 μm的環氧樹脂塗覆並固化在第三膜層16上。因此，形成具有彈性之第四膜層17以保護第三膜層。
使用已知的方法形成電極單位20。舉例來說，同時形 成佈線21和第一電極11a，且同時形成絕緣膜層25及第一膜層14。同時形成有機膜層23及第二膜層15，其藉由蝕刻互相分開，然後形成開口22。使用非電場電鍍(non-electric-field plating)法形成金屬膜層27。然後，形成塞入(thrust)金屬膜層27之凸塊24。
以此種方式，完成功能構件11存放在凹洞13中的電子裝置10。
如上所述，在本發明之裝置10中，功能構件11存放在由層壓結構形成的凹洞13中，層壓結構包括第一膜層13、較第一膜層13具有較高氣體滲透率的第二膜層14、較第二膜層14具有較低氣體滲透率的第三膜層16、及較第三膜層16具有較高彈性的第四膜層17。
因此，凹洞13的氛圍可以輕易被調整。可以得到高氣密之凹洞13。所以，可以製造高可靠度之電子裝置10。
上述第一膜層14是以氧化矽(SiO2 )膜層為例來說明之，但也可以使用其他含Si-O鍵之矽化合物，例如低介電常數(low-k)材料(SiOx Cy )及矽氧氮膜層(SiOx Ny )。
上述具有高氣體滲透率之第二膜層15是以紫外光固化環氧樹脂為例來說明之，但也可能使用紫外光固化環氧樹脂的取代物，如紫外光固化丙烯酸(acrylic)樹脂。已知熱固類型(thermosetting-type)樹脂及電子束固化類型(electron-beam curing-type)樹脂例如是環氧丙烯酸樹脂、鄰苯二甲酸酯(phthalate ester)樹脂等等。
此外，上述具有低氣體滲透率之第三膜層16是以氮 化矽(Si3 O4 )膜層為例來說明之，但也可以使用其他含Si-N鍵之矽化合物，例如矽氧氮膜層(SiOx Ny )。
當第三膜層16為矽氧氮膜層時，以電漿化學氣相沉積法於200~250℃低溫下，使用反應氣體例如是SiH4 、NH3 及N2 O來形成之。
此外，第三膜層16也可以使用碳化矽(SiC)膜層、氧化鋁(Al2 O3 )膜層或氮化鋁(AlN)膜層。
當第三膜層16為碳化矽膜層時，可能以電漿化學氣相沉積法於250~300℃低溫下，使用反應氣體例如是SiH4 及CH4 來形成之。
上述第三膜層16之形成方法是以電漿化學氣相沉積法為例來說明之，但也可能使用濺鍍法或真空蒸發法。
由於濺鍍法或真空蒸發法無法準確地在欲遮蔽的部份進行階梯覆蓋，因此需要藉由軌道(planetary)系統旋轉基底12以整體均勻地形成第三膜層16。
由於不需要加熱基底，濺鍍法或真空蒸發法的優點是，其可以使用較電漿化學氣相沉積法更低的溫度。
上述具有高彈性之第四膜層17不以環氧樹脂為限，也可以使聚醯亞胺樹脂。
上述第三膜層16及第五膜層19是以同時形成為例來說明之，但也可以分開形成。
假如可以避免有害氣體如水蒸氣經由第二膜層15之側表面15a進入凹洞13，也可以不形成第五膜層19。
上述從凹洞13移除水蒸氣的方法是以加熱法為例來 說明之，但不用以限定本發明，也可能存放凹洞13於藉由乾燥空氣調整之低濕度氛圍之容器中，根據分壓的不同來移除凹洞13中的水蒸氣。
也可以從凹洞13中排出氣體以維持凹洞13內部的真空氛圍。
假如凹洞13的內部被創造出真空氛圍，水蒸氣之外的有害氣體如氧化氣體、腐蝕氣體可以自凹洞13中被移除。因此，使用電子裝置10時，可以避免功能構件11之特性下降或失敗的發生。
上述功能構件11是以靜電驅動微機電系統之可變電容電容器為例來說明之，但不用以限定本發明，也可能使用壓電驅動(piezoelectric-drive-type)微機電系統之可變電容電容器。此外，功能構件11也可以是其他微機電系統例如薄膜體聲波諧振器(film bulk acoustic resonator；FBAR)，其具有壓電薄膜介於較低電極和較高電極之間，且形成在具有凹陷低於壓電薄膜之基板上才不會擾亂機械振動。
上述和第二膜層15相同種類的有機膜層23經由連接到第一膜層14之絕緣膜層25形成在電極單元20之焊墊26上，但也可以不形成絕緣膜層25。
[修改實例]
圖5、6A、6B及6C繪示第一實施例之修改實例。在這些修改實例中，和第一實施例相同的組件使用相同的符號，僅不同的組件加以描述之。
在第一實施例中，絕緣的第三膜層16形成在絕緣的 第二膜層15上。於此，在每一修改實例中，氧化矽膜層44例如是形成於絕緣的第二膜層15及絕緣的第三膜層16之間。氧化矽膜層44用作第二膜層15之硬罩幕。
圖6A、6B及6C繪示修改實例的製造方法。在修改實例中，使用與第一實施例之圖2A至3B相同的製程至形成絕緣的第二膜層15為止。
參照圖6A，舉例來說，厚度約2 μm的氧化矽膜層44以電漿化學氣相沉積法形成在第二膜層15上。氧化矽膜層44例如是由紫外線固化環氧樹脂組成。光阻膜層45形成在氧化矽膜層44上。
參照圖6B，進行例如是反應性離子蝕刻法，以光阻膜層45為罩幕蝕刻氧化矽膜層44。然後，蝕刻凹洞13外的第二膜層15，使用氧化矽膜層44為罩幕進行電漿製程以曝露第二膜層15之側表面15a。
接著，參照圖6C，第三膜層16如氮化矽膜層形成在氧化矽膜層44及第二膜層15之曝露的側表面15a上。形成氮化矽膜層的方法和第一實施例相同。之後，以和第一實施例相同的方法在氮化矽膜層上形成第四膜層17及電極單位20。
根據上述修改實例，氧化矽膜層44用作第二膜層15之硬罩幕。因此，形成氧化矽膜層44以進行第二膜層15的製程。此外，形成氧化矽膜層44可以增進凹洞13的強度。
[第二實施例]
圖7A、7B、7C及7D繪示第二實施例。在第二實施例中，和第一實施例相同的組件使用相同的符號，僅不同的組件加以描述之。
在第一實施例中，第二膜層15形成在包括穿孔14a之第一膜層14的所有表面上。於此，在第二實施例中，第二膜層15僅形成在穿孔14a中。
也就是說，參照圖8，第二膜層15僅形成第一膜層14的穿孔14a中，例如由氮化矽膜層組成之第三膜層16形成在第一膜層14及第二膜層15上。例如由環氧樹脂組成之第四膜層17形成在第三膜層16上。
第二實施例之製造方法將參照圖7A至圖8加以描述之。
參照圖7A，經由第一膜層14之穿孔14a移除第一及第二犧牲層41、42之後，於第一膜層14上形成第二膜層15。第二膜層15的材料是塗覆形式之有機材料，例如是紫外光固化樹脂。材料本身之表面張力及穿孔14a及凹洞13之內外不同壓力之平衡，可避免第二膜層15進入到凹洞13中。因此，即使在穿孔14a形成於功能構件11上的結構中，塗覆形式之有機材料不會以膜層形式形成在功能構件11上。
參照圖7B，使用乾蝕刻製程例如化學乾蝕刻(chemical dry etching；CDE)法或反應性離子蝕刻法對第二膜層進行蝕刻，使得剩餘的第二膜層15僅形成第一膜層14的穿孔14a中。以此種方式，第二膜層15封住穿孔14a。
在封住的步驟中，可能排空凹洞13及填入惰性(inactive)氣體於凹洞13中。
然後，參照圖7C，第三膜層16形成在第一膜層14及第二膜層15上。舉例來說，第三膜層16為厚度約數個至10 μm的氮化矽膜層，例如是以低溫電漿化學氣相沉積法來形成之。第三膜層16並不限於氮化矽(Si3 N4 )膜層，也可能使用其他方法例如是噴墨法及陶瓷材料如氮化鋁膜層。以此種方式，覆蓋第一膜層14及第二膜層15之第三膜層16可以避免水蒸氣及灰塵進入凹洞13，及避免對功能構件11造成不利的影響。
假如需要的話，可以圖案化第三膜層16以確保電極焊墊之開口部分。
接著，參照圖8，厚度約100 μm的環氧樹脂塗覆在第三膜層16上並固化第三膜層16。因此，形成保護第三膜層16之具有彈性之絕緣的第四膜層17。
根據第二實施例，由塗覆形式之有機材料組成之第二膜層15僅形成在由無機膜層組成之第一膜層14的穿孔14a中。也就是說，參照圖9，環氧樹脂為塗覆形式之有機材料形成在穿孔14a中，其具有較氧化矽膜層及氮化矽膜層大的熱膨脹係數(coefficient of thermal expansion；CTE)，且其具有較氧化矽膜層及氮化矽膜層小的楊氏係數(Young's Modulus)。由於環氧樹脂的熱膨脹係數及楊氏係數均非常不同於氧化矽膜層及氮化矽膜層，因此環氧樹脂的體積可以大幅減少，可避免由於製程中的熱而在氧化 矽膜層及氮化矽膜層中發生的破裂及膜層的剝離。所以，凹洞13的可靠性可以提高。
[修改實例]
圖10至12分別繪示圖1之電極單元20之修改實施例，其剖面圖繪示不具有絕緣膜層25之結構。然而，佈線21在圖中被省略。
在圖10之電子裝置50的電極單元51中，和第三膜層16相同種類的絕緣膜層52形成在焊墊26上，並與第三膜層16連續。絕緣膜層52具有開口22延伸至焊墊26，金屬膜層27形成在開口22中。此外，凸塊24形成在金屬膜層27上。
在圖11之電子裝置60的電極單元61中，和第二膜層15相同種類的有機膜層62形成在焊墊26上，以接觸第四膜層17。有機膜層62具有開口22延伸至焊墊26，金屬膜層27形成在開口22中。此外，凸塊24形成在金屬膜層27上。
在圖12之電子裝置70的電極單元71中，和第四膜層17相同種類的有機膜層62形成在焊墊26上，並與第四膜層17連續。有機膜層72具有開口22延伸至焊墊26，金屬膜層27形成在開口22中。此外，凸塊24形成在金屬膜層27上。
如上所述，在每一電極單元20、51、61及71中，假如這些和第二膜層15相同種類的有機膜層不形成與第二膜層15連續，電極單元的結構可以變化。
根據圖10至12之結構，即使當絕緣膜層52、有機膜層62及72從與絕緣膜層52、有機膜層62及72分別重疊的金屬膜層27的邊緣破裂，有害氣體如水蒸氣從破裂處進入，電子裝置50、60、70仍可以避免有害氣體如水蒸氣分散在第二膜層15而進入凹洞13。
其他的優點及修改對本領域具有通常知識者可以輕易地發生。因此，本發明之較寬的範圍不限於此處特定的細節及代表性實施例。因此，任何所屬技術領域中具有通常知識者，在不脫離本發明之精神和範圍內，當可作些許之更動與潤飾，故本發明之保護範圍當視後附之申請專利範圍所界定者為準。
10、50、60、70‧‧‧電子裝置
11‧‧‧功能構件
11a‧‧‧第一電極
11b‧‧‧第二電極
11c‧‧‧第二電極之一部分
12‧‧‧基底
13‧‧‧凹洞
14‧‧‧第一膜層
14a‧‧‧穿孔
15‧‧‧第二膜層
15a‧‧‧側表面
16‧‧‧第三膜層
17‧‧‧第四膜層
18‧‧‧絕緣膜層
19‧‧‧第五膜層
20、51、61、71‧‧‧電極單位
21‧‧‧佈線
21a‧‧‧佈線一端
21b‧‧‧佈線另一端
22‧‧‧開口
23‧‧‧有機膜層
24‧‧‧凸塊
25‧‧‧絕緣膜層
26‧‧‧焊墊
27‧‧‧金屬膜層
41‧‧‧第一犧牲膜層
42‧‧‧第二犧牲膜層
43‧‧‧光阻膜層
43a‧‧‧開口
44‧‧‧氧化矽膜層
45‧‧‧光阻膜層
52‧‧‧絕緣膜層
62、72‧‧‧有機膜層
圖1繪示本發明之第一實施例之電子裝置的剖面圖。
圖2A至4B繪示第一實施例之電子裝置之製程原理的是剖面圖。
圖5繪示本發明之第一實施例之修改實例之電子裝置之的剖面圖。
圖6A至6C繪示本發明之第一實施例之修改實例之電子裝置之製程原理的剖面圖。
圖7A至7C繪示第二實施例之電子裝置之製程原理的剖面圖。
圖8繪示第二實施例之電子裝置之製程原理的剖面圖。
圖9繪示應用到本發明之電子裝置之材料特性。
圖10繪示本發明醫時失利之具有另一電極單元之電子裝置的剖面圖。
圖11繪示本發明醫時失利之具有另一電極單元之電子裝置的剖面圖。
圖12繪示本發明醫時失利之具有另一電極單元之電子裝置的剖面圖。
10‧‧‧電子裝置
11‧‧‧功能構件
11a‧‧‧第一電極
11b‧‧‧第二電極
12‧‧‧基底
13‧‧‧凹洞
14‧‧‧第一膜層
14a‧‧‧穿孔
15‧‧‧第二膜層
15a‧‧‧側表面
16‧‧‧第三膜層
17‧‧‧第四膜層
18‧‧‧絕緣膜層
19‧‧‧第五膜層
20‧‧‧電極單位
21‧‧‧佈線
21a‧‧‧佈線一端
21b‧‧‧佈線另一端
22‧‧‧開口
23‧‧‧有機膜層
24‧‧‧凸塊
26‧‧‧焊墊
25‧‧‧絕緣膜層
27‧‧‧金屬膜層

Claims (26)

  1. 一種電子裝置，包括：一基底，配置以包括一功能構件；絕緣的一第一膜層，連同該基底配置以形成存放該功能構件之一凹洞，且該第一膜層包括多數個穿孔；絕緣的一第二膜層，配置以覆蓋該些穿孔，絕緣的該第二膜層形成在該第一膜層上，且絕緣的該第二膜層較該第一膜層具有較高的氣體滲透性；絕緣的一第三膜層，配置以至少形成在該第二膜層上，且絕緣的該第三膜層較該第二膜層具有較低的氣體滲透性；以及絕緣的一第四膜層，配置以形在該第三膜層上，且絕緣的該第四膜層較該第三膜層具有較高的彈性，其中，絕緣的所述第三膜層接觸於絕緣的所述第二膜層。
  2. 如申請專利範圍第1項所述之電子裝置，更包括絕緣的一第五膜層，配置以覆蓋該第二膜層之側表面，且絕緣的該第五膜層較該第二膜層具有較低的氣體滲透性。
  3. 如申請專利範圍第2項所述之電子裝置，其中該第五膜層及該第三膜層由相同的材料形成。
  4. 如申請專利範圍第2項所述之電子裝置，更包括一電極，配置以形成在該第二膜層外。
  5. 如申請專利範圍第2項所述之電子裝置，更包括：一佈線，其一端連接至該功能構件且另一端延伸至該 第二膜層外；一有機膜層，與該第二膜層相隔開，覆蓋該佈線之另一端且包括對應到該佈線之另一端的一開口；以及一凸塊，形成在該有機膜層上環繞該開口，且連接至該佈線之另一端。
  6. 如申請專利範圍第1項所述之電子裝置，其中：該第一膜層的材料為主要由Si-O鍵組成之矽化合物；該第二膜層之材料為主要由碳組成之熱固類型樹脂、紫外光固化樹脂及電子束固化類型樹脂的任何之一；該第三膜層的材料為主要由Si-N鍵組成之矽化合物；以及該第四膜層的材料為環氧樹脂及聚醯亞胺樹脂的其中之一。
  7. 如申請專利範圍第1項所述之電子裝置，其中該第二膜層封住各該穿孔。
  8. 如申請專利範圍第7項所述之電子裝置，更包括：絕緣的一第五膜層，配置以覆蓋該第二膜層之側表面，且絕緣的該第五膜層較該第二膜層具有較低的氣體滲透性。
  9. 如申請專利範圍第8項所述之電子裝置，其中該第五膜層及該第三膜層由相同的材料形成。
  10. 如申請專利範圍第8項所述之電子裝置，更包括：一電極，配置以形成在該第二膜層外。
  11. 如申請專利範圍第10項所述之電子裝置，更包括： 一佈線，其一端連接至該功能構件且另一端延伸至該第二膜層外；一有機膜層，與該第二膜層相隔開，覆蓋該佈線之另一端且包括對應到該佈線之另一端的一開口；以及一凸塊，形成在該有機膜層上環繞該開口，且連接至該佈線之另一端。
  12. 如申請專利範圍第7項所述之電子裝置，其中：該第一膜層的材料為主要由Si-O鍵組成之矽化合物；該第二膜層之材料為主要由碳組成之熱固類型樹脂、紫外光固化樹脂及電子束固化類型樹脂的任何之一；該第三膜層的材料為主要由Si-N鍵組成之矽化合物；以及該第四膜層的材料為環氧樹脂及聚醯亞胺樹脂的其中之一。
  13. 如申請專利範圍第1項所述之電子裝置，其中：所述功能構件具有：在所述凹洞內為可移動的電極。
  14. 如申請專利範圍第13項所述之電子裝置，其中：所述功能構件是由微機電系統所構成。
  15. 一種半導體裝置，包括：一基底，配置以包括一功能構件；絕緣的一第一膜層，配置以形成在該基底上，絕緣的該第一膜層形成存放該功能構件之一凹洞，且該第一膜層包括多數個穿孔；絕緣的一第二膜層，配置以形成在該些穿孔中，絕緣 的該第二膜層覆蓋各該穿孔且較該第一膜層具有較高的氣體滲透性；絕緣的一第三膜層，配置以形成在該第一膜層及該第二膜層上，且絕緣的該第三膜層較該第二膜層具有較低的氣體滲透性；以及絕緣的一第四膜層，配置以形在該第三膜層上，且絕緣的該第四膜層較該第三膜層具有較高的彈性，其中，絕緣的所述第三膜層接觸於絕緣的所述第二膜層。
  16. 如申請專利範圍第15項所述之半導體裝置，更包括絕緣的一第五膜層，配置以覆蓋該第二膜層之側表面，且絕緣的該第五膜層較該第二膜層具有較低的氣體滲透性。
  17. 如申請專利範圍第16項所述之半導體裝置，更包括一電極，配置以形成在該第二膜層外，該電極電性連接至該功能構件。
  18. 如申請專利範圍第17項所述之半導體裝置，更包括：一佈線，其一端連接至該功能構件且另一端延伸至該第二膜層外；一有機膜層，與該第二膜層相隔開，覆蓋該佈線之另一端且包括對應到該佈線之另一端的一開口；以及一凸塊，形成在該有機膜層上環繞該開口，且連接至該佈線之另一端。
  19. 如申請專利範圍第15項所述之半導體裝置，其中：該第一膜層的材料為主要由Si-O鍵組成之矽化合物；該第二膜層之材料為主要由碳組成之熱固類型樹脂、紫外光固化樹脂及電子束固化類型樹脂的任何之一；該第三膜層的材料為主要由Si-N鍵組成之矽化合物；以及該第四膜層的材料為環氧樹脂及聚醯亞胺樹脂的其中之一。
  20. 如申請專利範圍第15項所述之電子裝置，其中：所述功能構件具有：在所述凹洞內為可移動的電極。
  21. 如申請專利範圍第20項所述之電子裝置，其中：所述功能構件是由微機電系統所構成。
  22. 一種形成電子裝置的方法，包括：於具有一功能構件之一基底上形成具有多數個穿孔之絕緣的一第一膜層，該第一膜層連同該基底形成包括該功能構件之一凹洞；於該第一膜層上形成絕緣的一第二膜層以覆蓋該些穿孔，絕緣的該第二膜層較該第一膜層具有較高的氣體滲透性；於形成該第二膜層之後，排出該凹洞中的水蒸氣至該第二膜層外；於排出水蒸氣之後，於該第二膜層上形成絕緣的一第三膜層，絕緣的該第三膜層較該第二膜層具有較低的氣體滲透性；以及 於該第三膜層上形成絕緣的一第四膜層，且絕緣的該第四膜層較該第三膜層具有較高的彈性，其中，絕緣的所述第三膜層接觸於絕緣的所述第二膜層。
  23. 如申請專利範圍第22項所述之形成電子裝置的方法，其中排出水蒸氣的步驟藉由熱製程來執行之。
  24. 如申請專利範圍第23項所述之形成電子裝置的方法，更包括在形成該第二膜層之後，移除部份該第二膜層以曝露部份之該第一膜層，該第三膜層形成在該第一膜層及該第二膜層上。
  25. 如申請專利範圍第22項所述之電子裝置，其中：所述功能構件具有：在所述凹洞內為可移動的電極。
  26. 如申請專利範圍第25項所述之電子裝置，其中：所述功能構件是由微機電系統所構成。
TW098102544A 2008-01-25 2009-01-22 半導體積體電路內建的電子裝置 TWI385784B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2008015510 2008-01-25
JP2008282499A JP4581011B2 (ja) 2008-01-25 2008-10-31 電気部品とその製造方法

Publications (2)

Publication Number Publication Date
TW200945551A TW200945551A (en) 2009-11-01
TWI385784B true TWI385784B (zh) 2013-02-11

Family

ID=40898069

Family Applications (1)

Application Number Title Priority Date Filing Date
TW098102544A TWI385784B (zh) 2008-01-25 2009-01-22 半導體積體電路內建的電子裝置

Country Status (5)

Country Link
US (3) US8309858B2 (zh)
JP (1) JP4581011B2 (zh)
KR (1) KR101057905B1 (zh)
CN (2) CN102336392B (zh)
TW (1) TWI385784B (zh)

Families Citing this family (30)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2010219377A (ja) * 2009-03-18 2010-09-30 Toshiba Corp 半導体発光装置及びその製造方法
JP2011049303A (ja) * 2009-08-26 2011-03-10 Toshiba Corp 電気部品およびその製造方法
US8569091B2 (en) * 2009-08-27 2013-10-29 International Business Machines Corporation Integrated circuit switches, design structure and methods of fabricating the same
JP2011083881A (ja) * 2009-10-19 2011-04-28 Toshiba Corp Ｍｅｍｓデバイスの製造方法、ｍｅｍｓデバイス
JP5479227B2 (ja) * 2010-05-28 2014-04-23 株式会社東芝 半導体装置
JP5204171B2 (ja) * 2010-08-25 2013-06-05 株式会社東芝 電気部品およびその製造方法
JP5578012B2 (ja) * 2010-10-15 2014-08-27 三菱電機株式会社 エアブリッジの製造方法
US8878071B2 (en) * 2011-01-20 2014-11-04 International Business Machines Corporation Integrated device with defined heat flow
JP5760502B2 (ja) * 2011-02-25 2015-08-12 富士通株式会社 電子デバイスとその製造方法
JP2014057125A (ja) * 2012-09-11 2014-03-27 Seiko Epson Corp 電子装置およびその製造方法、並びに発振器
JP2014155980A (ja) * 2013-02-15 2014-08-28 Toshiba Corp 電気部品およびその製造方法
JP2014184513A (ja) 2013-03-22 2014-10-02 Toshiba Corp 電気部品およびその製造方法
JP2014200857A (ja) 2013-04-01 2014-10-27 株式会社東芝 Ｍｅｍｓ装置及びその製造方法
US9955949B2 (en) * 2013-08-23 2018-05-01 Canon Kabushiki Kaisha Method for manufacturing a capacitive transducer
JP5985451B2 (ja) * 2013-09-06 2016-09-06 株式会社東芝 Ｍｅｍｓデバイス
US10163828B2 (en) * 2013-11-18 2018-12-25 Taiwan Semiconductor Manufacturing Company Ltd. Semiconductor device and fabricating method thereof
JP2015174154A (ja) * 2014-03-13 2015-10-05 株式会社東芝 Ｍｅｍｓデバイスおよびその製造方法
JP6314568B2 (ja) * 2014-03-18 2018-04-25 セイコーエプソン株式会社 Ｍｅｍｓデバイス及びその製造方法
JP2015223689A (ja) * 2014-05-30 2015-12-14 株式会社東芝 電子部品及びその製造方法
CN105645349B (zh) * 2014-12-04 2017-09-22 中芯国际集成电路制造(上海)有限公司 Mems器件的形成方法
TWI610406B (zh) * 2015-02-09 2018-01-01 精材科技股份有限公司 晶片封裝體與其製備方法
US10384929B2 (en) * 2016-03-22 2019-08-20 Murata Manufacturing Co., Ltd. Impact element for a sensor device and a manufacturing method
US10574202B2 (en) * 2016-04-01 2020-02-25 Skyworks Filter Solutions Japan Co., Ltd. Electronic package including cavity formed by removal of sacrificial material from within a cap
JP6685839B2 (ja) * 2016-05-30 2020-04-22 株式会社東芝 ガス検出装置
CN106744650B (zh) * 2016-12-26 2018-09-04 苏州工业园区纳米产业技术研究院有限公司 Mems释放长度检测结构及其制备方法
WO2018133940A1 (en) 2017-01-19 2018-07-26 Osram Opto Semiconductors Gmbh Method for producing an optoelectronic element
CN106865489B (zh) * 2017-02-14 2019-01-18 上海华虹宏力半导体制造有限公司 Mems器件的制造方法
JP6990997B2 (ja) * 2017-06-06 2022-01-12 株式会社日立製作所 Ｍｅｍｓデバイス
JP6370515B1 (ja) * 2017-11-14 2018-08-08 三菱電機株式会社 半導体装置およびその製造方法
KR102165882B1 (ko) * 2018-12-28 2020-10-14 주식회사 제이피드림 박막 패키지 및 그의 형성방법

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5144536A (en) * 1989-08-03 1992-09-01 Ibiden Co., Ltd. Electronic circuit substrate
US6163957A (en) * 1998-11-13 2000-12-26 Fujitsu Limited Multilayer laminated substrates with high density interconnects and methods of making the same
US6222265B1 (en) * 1997-03-10 2001-04-24 Micron Technology, Inc. Method of constructing stacked packages
US20060012028A1 (en) * 2004-06-14 2006-01-19 Ryosuke Usui Device mounting board
JP2007311797A (ja) * 2006-05-19 2007-11-29 Internatl Business Mach Corp <Ibm> 密閉ナノチューブ構造を含む半導体デバイスおよびその製造方法

Family Cites Families (31)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS61123033A (ja) 1984-11-20 1986-06-10 Matsushita Electric Ind Co Ltd 保護膜構造体
WO1994014240A1 (en) 1992-12-11 1994-06-23 The Regents Of The University Of California Microelectromechanical signal processors
JP3705919B2 (ja) * 1998-03-05 2005-10-12 三菱電機株式会社 半導体装置及びその製造方法
FR2792440B1 (fr) * 1999-04-19 2001-06-08 Schlumberger Systems & Service Dispositif a circuit integre securise contre des attaques procedant par destruction controlee d'une couche complementaire
US7008812B1 (en) 2000-05-30 2006-03-07 Ic Mechanics, Inc. Manufacture of MEMS structures in sealed cavity using dry-release MEMS device encapsulation
JP3874062B2 (ja) * 2000-09-05 2007-01-31 セイコーエプソン株式会社 半導体装置
CN1901181B (zh) * 2000-09-25 2012-09-05 揖斐电株式会社 半导体元件及其制造方法、多层印刷布线板及其制造方法
JP4024563B2 (ja) * 2002-03-15 2007-12-19 株式会社日立製作所 半導体装置
US7416281B2 (en) * 2002-08-06 2008-08-26 Ricoh Company, Ltd. Electrostatic actuator formed by a semiconductor manufacturing process
TWI273090B (en) * 2002-09-09 2007-02-11 Mitsui Chemicals Inc Method for modifying porous film, modified porous film and use of same
US6936494B2 (en) 2002-10-23 2005-08-30 Rutgers, The State University Of New Jersey Processes for hermetically packaging wafer level microscopic structures
JP2007524514A (ja) * 2003-02-25 2007-08-30 アイシー メカニクス インコーポレイテッド 空洞を形成する多層キャップを有する微細機械加工組立体
US7492019B2 (en) 2003-03-07 2009-02-17 Ic Mechanics, Inc. Micromachined assembly with a multi-layer cap defining a cavity
US7514283B2 (en) * 2003-03-20 2009-04-07 Robert Bosch Gmbh Method of fabricating electromechanical device having a controlled atmosphere
US7075160B2 (en) 2003-06-04 2006-07-11 Robert Bosch Gmbh Microelectromechanical systems and devices having thin film encapsulated mechanical structures
JP4544880B2 (ja) 2003-09-25 2010-09-15 京セラ株式会社 微小電気機械式装置の封止方法
JP2005207959A (ja) 2004-01-26 2005-08-04 Mitsubishi Electric Corp 薄膜中空構造体
US7145213B1 (en) * 2004-05-24 2006-12-05 The United States Of America As Represented By The Secretary Of The Air Force MEMS RF switch integrated process
JP4534622B2 (ja) 2004-06-23 2010-09-01 ソニー株式会社 機能素子およびその製造方法、流体吐出ヘッド、並びに印刷装置
JP4426413B2 (ja) * 2004-09-24 2010-03-03 日本電信電話株式会社 半導体装置の製造方法
WO2006054606A1 (ja) 2004-11-16 2006-05-26 Rohm Co., Ltd. 半導体装置および半導体装置の製造方法
JP4323435B2 (ja) * 2005-01-06 2009-09-02 日本電信電話株式会社 半導体装置の製造方法
US8389867B2 (en) * 2005-09-30 2013-03-05 Ibiden Co., Ltd. Multilayered circuit substrate with semiconductor device incorporated therein
US20070158769A1 (en) 2005-10-14 2007-07-12 Cardiomems, Inc. Integrated CMOS-MEMS technology for wired implantable sensors
JP4988217B2 (ja) 2006-02-03 2012-08-01 株式会社日立製作所 Ｍｅｍｓ構造体の製造方法
JP2007222957A (ja) * 2006-02-21 2007-09-06 Seiko Epson Corp Ｍｅｍｓデバイスの製造方法
JP2007222956A (ja) * 2006-02-21 2007-09-06 Seiko Epson Corp Ｍｅｍｓデバイスおよびｍｅｍｓデバイスの製造方法
JP5016884B2 (ja) * 2006-09-29 2012-09-05 株式会社日立製作所 半導体装置およびその製造方法
JP2008188711A (ja) * 2007-02-05 2008-08-21 Oki Electric Ind Co Ltd 半導体装置製造方法
TW200938479A (en) 2007-10-22 2009-09-16 Toshiba Kk Micromachine device and method of manufacturing the same
JP2010219377A (ja) 2009-03-18 2010-09-30 Toshiba Corp 半導体発光装置及びその製造方法

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5144536A (en) * 1989-08-03 1992-09-01 Ibiden Co., Ltd. Electronic circuit substrate
US6222265B1 (en) * 1997-03-10 2001-04-24 Micron Technology, Inc. Method of constructing stacked packages
US6163957A (en) * 1998-11-13 2000-12-26 Fujitsu Limited Multilayer laminated substrates with high density interconnects and methods of making the same
US20060012028A1 (en) * 2004-06-14 2006-01-19 Ryosuke Usui Device mounting board
JP2007311797A (ja) * 2006-05-19 2007-11-29 Internatl Business Mach Corp <Ibm> 密閉ナノチューブ構造を含む半導体デバイスおよびその製造方法

Also Published As

Publication number Publication date
CN102336392B (zh) 2015-10-21
US20090188709A1 (en) 2009-07-30
KR101057905B1 (ko) 2011-08-19
JP4581011B2 (ja) 2010-11-17
TW200945551A (en) 2009-11-01
CN101492149B (zh) 2011-11-02
KR20090082148A (ko) 2009-07-29
US20130032386A1 (en) 2013-02-07
CN101492149A (zh) 2009-07-29
JP2009196078A (ja) 2009-09-03
CN102336392A (zh) 2012-02-01
US8309858B2 (en) 2012-11-13
US9676608B2 (en) 2017-06-13
US8829359B2 (en) 2014-09-09
US20140353777A1 (en) 2014-12-04

Similar Documents

Publication Publication Date Title
TWI385784B (zh) 半導體積體電路內建的電子裝置
JP5204171B2 (ja) 電気部品およびその製造方法
JP5329914B2 (ja) マイクロマシン装置及びマイクロマシン装置の製造方法
JP5133680B2 (ja) 微小電気機械システム用のパッケージングおよびその製造方法
US8368153B2 (en) Wafer level package of MEMS microphone and manufacturing method thereof
TWI612592B (zh) 在經主動電路系統所封裝之微電子機械系統元件中進行屏蔽與偏壓之設備與方法
US8237296B2 (en) Selective UV-Ozone dry etching of anti-stiction coatings for MEMS device fabrication
US9181081B2 (en) Electrical component and method of manufacturing the same
JP2014155980A (ja) 電気部品およびその製造方法
JP2011083881A (ja) Ｍｅｍｓデバイスの製造方法、ｍｅｍｓデバイス
JP2009279733A (ja) 微小電気機械システム装置およびその製造方法
US20160257560A1 (en) Mems device
TWI437689B (zh) 半導體裝置
JP6095308B2 (ja) 半導体装置とその製造方法
US20150076626A1 (en) Electronic device
JP2010123679A (ja) 中空封止体及び中空封止体の製造方法
US9284186B2 (en) Semiconductor device and method of manufacturing the same
US20160272484A1 (en) Electronic device and method of manufacturing the same

Legal Events

Date Code Title Description
MM4A Annulment or lapse of patent due to non-payment of fees