CN117393532A - 一种半导体结构、封装器件及半导体结构的制造方法 - Google Patents

一种半导体结构、封装器件及半导体结构的制造方法 Download PDF

Info

Publication number
CN117393532A
CN117393532A CN202210787178.XA CN202210787178A CN117393532A CN 117393532 A CN117393532 A CN 117393532A CN 202210787178 A CN202210787178 A CN 202210787178A CN 117393532 A CN117393532 A CN 117393532A
Authority
CN
China
Prior art keywords
sub
pad
semiconductor structure
dielectric layer
forming
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202210787178.XA
Other languages
English (en)
Inventor
卢宗正
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Changxin Memory Technologies Inc
Original Assignee
Changxin Memory Technologies Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Changxin Memory Technologies Inc filed Critical Changxin Memory Technologies Inc
Priority to CN202210787178.XA priority Critical patent/CN117393532A/zh
Priority to PCT/CN2022/105548 priority patent/WO2024007356A1/zh
Priority to US18/157,079 priority patent/US20240006281A1/en
Publication of CN117393532A publication Critical patent/CN117393532A/zh
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49838—Geometry or layout
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4846—Leads on or in insulating or insulated substrates, e.g. metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/60—Attaching or detaching leads or other conductive members, to be used for carrying current to or from the device in operation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49811—Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49811—Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
    • H01L23/49816—Spherical bumps on the substrate for external connection, e.g. ball grid arrays [BGA]

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Geometry (AREA)
  • Ceramic Engineering (AREA)
  • Wire Bonding (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

本公开实施例公开了一种半导体结构、封装器件及半导体结构的制造方法，所述半导体结构包括：衬底，所述衬底包括第一表面；第一焊垫，位于所述第一表面上；转接部，位于所述第一焊垫上；所述转接部包括覆盖所述第一焊垫的第一子部和覆盖所述第一子部的第二子部，其中，所述第一子部、所述第一焊垫在所述第一表面上的正投影落入所述第二子部在所述第一表面上的正投影内；焊球，位于所述第二子部上。

Description

一种半导体结构、封装器件及半导体结构的制造方法
技术领域
本公开涉及半导体制造领域，尤其涉及一种半导体结构、封装器件及半导体结构的制造方法。
背景技术
半导体结构，例如封装基板，通常包括衬底，衬底表面设置有焊垫以及位于焊垫之间的信号传输线，焊垫用于焊接焊球。
然而，由于焊球的尺寸较大，且焊垫与焊球的尺寸相等或接近，焊垫与焊球在衬底表面占用的面积较大，挤压信号传输线在衬底表面占用的面积，使得信号传输线设计的较细，容易发生断裂，且为了避开焊垫，信号传输线往往具有较长的绕线，从而引起信号完整性问题。
发明内容
本公开实施例提供一种半导体结构，包括:
衬底，所述衬底包括第一表面；
第一焊垫，位于所述第一表面上；
转接部，位于所述第一焊垫上；所述转接部包括覆盖所述第一焊垫的第一子部和覆盖所述第一子部的第二子部，其中，所述第一子部、所述第一焊垫在所述第一表面上的正投影落入所述第二子部在所述第一表面上的正投影内；
焊球，位于所述第二子部上。
在一些实施例中，所述焊球在所述第一表面上的正投影与所述第二子部在所述第一表面上的正投影完全重叠，或者所述焊球在所述第一表面上的正投影落入所述第二子部在所述第一表面上的正投影内。
在一些实施例中，所述第一子部在所述第一表面上的正投影与所述第一焊垫在所述第一表面上的正投影完全重叠，或者所述第一子部在所述第一表面上的正投影落入所述第一焊垫在所述第一表面上的正投影内。
在一些实施例中，在垂直于所述第一表面且由所述第一焊垫指向所述第二子部的方向上，所述第一子部的宽度逐渐增加。
在一些实施例中，所述半导体结构还包括：复合增强层，所述复合增强层位于所述第一子部和所述第一焊垫之间。
在一些实施例中，所述半导体结构还包括：可焊层，所述可焊层位于所述焊球和所述第二子部之间。
在一些实施例中，所述半导体结构还包括：传输线，所述传输线位于所述第一表面上；介质层，所述介质层覆盖所述传输线且填充所述第一焊垫和所述传输线之间的空隙；其中，所述介质层内形成有暴露出所述第一焊垫的第一开口，所述第一子部位于所述第一开口内，所述第二子部覆盖所述第一子部及部分所述介质层。
在一些实施例中，所述半导体结构还包括：多个第二焊垫，位于所述衬底与所述第一表面相对的第二表面上，所述介质层还填充所述多个第二焊垫之间的空隙；其中，所述介质层内形成有多个第二开口，所述第二开口暴露所述第二焊垫。
本公开实施例还提供了一种封装器件，所述封装器件包括：至少一个芯片以及如上所述的任一半导体结构，所述至少一个芯片与所述半导体结构键合连接。
本公开实施例还提供了一种半导体结构的制造方法，包括：
提供衬底，所述衬底包括第一表面；
在所述第一表面上形成第一焊垫；
在所述第一焊垫上形成转接部，所述转接部包括覆盖所述第一焊垫的第一子部和覆盖所述第一子部的第二子部，其中，所述第一子部、所述第一焊垫在所述第一表面上的正投影落入所述第二子部在所述第一表面上的正投影内；
在所述第二子部上形成焊球。
在一些实施例中，在所述第一表面上形成第一焊垫，包括：
形成第一导电材料层，所述第一导电材料层至少覆盖所述第一表面；
刻蚀覆盖所述第一表面的所述第一导电材料层以在所述第一表面上形成所述第一焊垫和传输线。
在一些实施例中，在所述第一焊垫上形成转接部之前，所述方法还包括：
形成介质层，所述介质层至少覆盖所述第一焊垫、所述传输线并填充所述第一焊垫、所述传输线之间的空隙。
在一些实施例中，在所述第一焊垫上形成转接部，所述转接部包括覆盖所述第一焊垫的第一子部和覆盖所述第一子部的第二子部，包括：
刻蚀覆盖所述第一焊垫的所述介质层以形成第一开口，所述第一开口暴露所述第一焊垫；
在所述第一表面上形成第二导电材料层，所述第二导电材料层填充所述第一开口并覆盖所述介质层；
刻蚀覆盖所述介质层的部分所述第二导电材料层以形成所述转接部，其中，所述转接部位于所述第一开口内的部分构成所述第一子部，覆盖所述第一子部及部分所述介质层的部分构成所述第二子部。
在一些实施例中，在所述第一表面上形成第二导电材料层之前，所述方法还包括：在所述第一开口内形成复合增强层，所述复合增强层覆盖所述第一焊垫。
在一些实施例中，在形成焊球之前，所述方法还包括：形成可焊层，所述可焊层覆盖所述第二子部待与所述焊球电连接的表面。
在一些实施例中，形成第一导电材料层，所述第一导电材料层至少覆盖所述第一表面，包括：形成第一导电材料层，所述第一导电材料层覆盖所述第一表面及所述衬底的与所述第一表面相对的第二表面；
在刻蚀覆盖所述第一表面的所述第一导电材料层以在所述第一表面上形成所述第一焊垫和传输线的同一步骤中，所述方法还包括：刻蚀覆盖所述第二表面的所述第一导电材料层，以形成多个第二焊垫。
在一些实施例中，形成介质层，所述介质层至少覆盖所述第一焊垫、所述传输线并填充所述第一焊垫、所述传输线之间的空隙，包括：
在所述第一表面和所述第二表面上形成所述介质层，所述介质层还覆盖所述多个第二焊垫并填充位于所述多个第二焊垫之间的空隙。
在一些实施例中，在刻蚀覆盖所述第一焊垫的所述介质层以形成第一开口，所述第一开口暴露所述第一焊垫的同一步骤中，所述方法还包括：
刻蚀覆盖所述第二焊垫的介质层以形成第二开口，所述第二开口暴露所述第二焊垫。
本公开实施例提供的半导体结构、封装器件及半导体结构的制造方法，其中，所述半导体结构包括：衬底，所述衬底包括第一表面；第一焊垫，位于所述第一表面上；转接部，位于所述第一焊垫上；所述转接部包括覆盖所述第一焊垫的第一子部和覆盖所述第一子部的第二子部，其中，所述第一子部、所述第一焊垫在所述第一表面上的正投影落入所述第二子部在所述第一表面上的正投影内；焊球，位于所述第二子部上。焊球通过转接部与第一焊垫电连接，且焊球位于具有更大尺寸的第二子部上，如此，在不改变焊球尺寸的情况下，可以通过缩小第一焊垫的尺寸，减小第一焊垫在衬底表面占用的面积，从而允许传输线在衬底表面占用更大的面积，传输线可以设计的更宽，减小或消除传输线断裂的风险，避免传输线距离过近引起的电磁干扰、信号串扰，且由于第一焊垫的尺寸较小，能够避免或缓解传输线传输路径较长的问题。
本公开的一个或多个实施例的细节在下面的附图和描述中提出。本公开的其它特征和优点将从说明书附图以及权利要求书变得明显。
附图说明
为了更清楚地说明本公开实施例的技术方案，下面将对实施例中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本公开的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。
图1为本公开实施例提供的半导体结构的示意图；
图2为本公开另一实施例提供的半导体结构的示意图；
图3为本公开又一实施例提供的半导体结构的示意图；
图4为本公开实施例提供的封装器件的示意图；
图5为本公开实施例提供的半导体结构的制造方法的流程框图；
图6至图12为本公开实施例提供的半导体结构的制造方法的工艺流程图；
图13至图16为本公开另一实施例提供的半导体结构的制造方法的工艺流程图；
图17为本公开又一实施例提供的半导体结构的制造方法的工艺流程图。
具体实施方式
下面将参照附图更详细地描述本公开公开的示例性实施方式。虽然附图中显示了本公开的示例性实施方式，然而应当理解，可以以各种形式实现本公开，而不应被这里阐述的具体实施方式所限制。相反，提供这些实施方式是为了能够更透彻地理解本公开，并且能够将本公开公开的范围完整的传达给本领域的技术人员。
在下文的描述中，给出了大量具体的细节以便提供对本公开更为彻底的理解。然而，对于本领域技术人员而言显而易见的是，本公开可以无需一个或多个这些细节而得以实施。在其他的例子中，为了避免与本公开发生混淆，对于本领域公知的一些技术特征未进行描述；即，这里不描述实际实施例的全部特征，不详细描述公知的功能和结构。
在附图中，为了清楚，层、区、元件的尺寸以及其相对尺寸可能被夸大。自始至终相同附图标记表示相同的元件。
应当明白，当元件或层被称为“在……上”、“与……相邻”、“连接到”或“耦合到”其它元件或层时，其可以直接地在其它元件或层上、与之相邻、连接或耦合到其它元件或层，或者可以存在居间的元件或层。相反，当元件被称为“直接在……上”、“与……直接相邻”、“直接连接到”或“直接耦合到”其它元件或层时，则不存在居间的元件或层。应当明白，尽管可使用术语第一、第二、第三等描述各种元件、部件、区、层和/或部分，这些元件、部件、区、层和/或部分不应当被这些术语限制。这些术语仅仅用来区分一个元件、部件、区、层或部分与另一个元件、部件、区、层或部分。因此，在不脱离本公开教导之下，下面讨论的第一元件、部件、区、层或部分可表示为第二元件、部件、区、层或部分。而当讨论的第二元件、部件、区、层或部分时，并不表明本公开必然存在第一元件、部件、区、层或部分。
空间关系术语例如“在……下”、“在……下面”、“下面的”、“在……之下”、“在……之上”、“上面的”等，在这里可为了方便描述而被使用从而描述图中所示的一个元件或特征与其它元件或特征的关系。应当明白，除了图中所示的取向以外，空间关系术语意图还包括使用和操作中的器件的不同取向。例如，如果附图中的器件翻转，然后，描述为“在其它元件下面”或“在其之下”或“在其下”元件或特征将取向为在其它元件或特征“上”。因此，示例性术语“在……下面”和“在……下”可包括上和下两个取向。器件可以另外地取向(旋转90度或其它取向)并且在此使用的空间描述语相应地被解释。
在此使用的术语的目的仅在于描述具体实施例并且不作为本公开的限制。在此使用时，单数形式的“一”、“一个”和“所述/该”也意图包括复数形式，除非上下文清楚指出另外的方式。还应明白术语“组成”和/或“包括”，当在该说明书中使用时，确定所述特征、整数、步骤、操作、元件和/或部件的存在，但不排除一个或更多其它的特征、整数、步骤、操作、元件、部件和/或组的存在或添加。在此使用时，术语“和/或”包括相关所列项目的任何及所有组合。
半导体结构，例如封装基板，通常包括衬底，衬底表面设置有焊垫以及位于焊垫之间的信号传输线，焊垫用于焊接焊球。
然而，由于焊球的尺寸较大，且焊垫与焊球的尺寸相等或接近，因此焊垫与焊球在衬底表面占用的面积较大，挤压信号传输线在衬底表面占用的面积，使得信号传输线设计的较细，容易发生断裂，且为了避开焊垫，信号传输线往往具有较长的绕线，从而引起信号完整性问题。
基于此，提出了本公开实施例的以下技术方案。下面结合附图对本公开的具体实施方式做详细的说明。在详述本公开实施例时，为便于说明，示意图会不依一般比例做局部放大，而且所述示意图只是示例，其在此不应限制本公开的保护范围。
图1为本公开实施例提供的半导体结构的示意图，图2为本公开另一实施例提供的半导体结构的示意图，图3为本公开又一实施例提供的半导体结构的示意图。以下结合图1至图3对本公开实施例提供的半导体结构再作进一步说明。
如图所示，半导体结构包括：衬底10，衬底10包括第一表面S1；第一焊垫12，位于第一表面S1上；转接部18，位于第一焊垫12上；转接部18包括覆盖第一焊垫12的第一子部181和覆盖第一子部181的第二子部182，其中，第一子部181、第一焊垫12在第一表面S1上的正投影落入第二子部182在第一表面S1上的正投影内；焊球21，位于第二子部182上。
在实际操作中，本公开实施例提供的半导体结构可以是封装基板，例如球栅阵列(BGA)封装基板。但不限于此，半导体结构还可以是任何包括焊球的半导体结构。
衬底10的材料可以为有机绝缘材料、混纤维的有机绝缘材料或混颗粒的有机绝缘材料等，例如环氧树脂、聚酰亚胺、双马来酰亚胺/三嗪基树脂、氰酸脂或其玻璃纤维的复合材料等。但不限于此，衬底10的材料还可以为半导体材料，例如硅。在一些实施例中，衬底10内形成有导电通孔(未图示)。
第一焊垫12、转接部18、焊球21的数量均为多个，多个焊球21通过转接部18与多个第一焊垫12一一对应电连接。在一实施例中，半导体结构还包括：传输线13，传输线13位于第一表面S1上，且设置在多个第一焊垫12之间，用于传输电信号。本公开实施例中，第一子部181、第一焊垫12在第一表面S1上的正投影落入第二子部182在第一表面S1上的正投影内，且焊球21与具有更大尺寸的第二子部182焊接，如此，在不改变焊球21尺寸的情况下，可以通过缩小第一焊垫12的尺寸，减小第一焊垫12在第一表面S1上占用的面积，从而允许传输线13在第一表面S1上占用更大的面积，传输线13可以设计的更宽，减小或消除传输线13断裂的风险，避免传输线距离过近引起的电磁干扰、信号串扰，且由于第一焊垫12的尺寸较小，能够避免或缓解传输线13传输路径较长的问题。
如图1所示，在一实施例中，在垂直于第一表面S1且由第一焊垫12指向第二子部182的方向上，第一子部181具有均匀的宽度。在一些实施例中，第一子部181在第一表面S1上的正投影与第一焊垫12在第一表面S1上的正投影完全重叠，或者第一子部181在第一表面S1上的正投影落入第一焊垫12在第一表面S1上的正投影内，即，第一子部181的横截面的面积小于或等于第一焊垫12的横截面的面积，如此，避免了第一子部181由于尺寸过大与传输线13接触，造成短路。
但不限于此，如图2所示，在另一实施例中，在垂直于第一表面S1且由第一焊垫12指向第二子部182的方向上，第一子部181的宽度逐渐增加，如此，增加了第一子部181和第二子部182的接触面积，降低接触电阻，实现更好的信号传输，且避免了第一子部181由于靠近第一焊垫12的一侧的尺寸过大与传输线13接触。在一些实施例中，第一焊垫12的形状为圆形柱，第一焊垫12的直径在20μm至420μm之间，厚度在15μm至30μm之间，当第一焊垫12的直径较小时，例如直径小于50μm时，可以设计在垂直于第一表面S1且由第一焊垫12指向第二子部182的方向上，第一子部181的宽度逐渐增加，以实现更好的信号传输，避免由于第一焊垫12的尺寸过小，影响信号传输。
第二子部182的横截面的面积和第一焊垫12的横截面的面积的比值不宜过大也不宜过小；比值过大，第一焊垫12的横截面的面积太小，第一焊垫12与转接部18的接触面积较小，增加接触电阻，会导致第一焊垫12传输信号的效果不佳；比值过小，第一焊垫12的横截面的面积和第二子部182的横截面的面积的差值过小，第一焊垫12尺寸缩小的效果不佳，无法为传输线13预留较多的布线面积。在一实施例中，第二子部182的横截面的面积和第一焊垫12的横截面的面积的比值在2至50之间，例如，在2至16之间。但不限于此，第二子部182的横截面的面积和第一焊垫12的横截面的面积的比值还可以更大，例如在50至100之间。在一些实施例中，第二子部182和第一焊垫12的形状均为圆形柱，第二子部182的直径和第一焊垫12的直径的比值范围在1.1至7之间，例如，在1.4至4之间。但不限于此，第二子部182的直径和第一焊垫12的直径的比值范围还可以更大，例如在7至10之间。
在一实施例，焊球21在第一表面S1上的正投影与第二子部182在第一表面S1上的正投影完全重叠，或者焊球21在第一表面S1上的正投影落入第二子部182在第一表面S1上的正投影内，即第二子部182的横截面的尺寸大于或等于焊球21的横截面的尺寸，允许焊球21和第二子部182具有更大的接触面积，降低接触电阻，且有助于焊球21与第二子部182焊接的更牢固。在一些实施例中，第二子部182的形状为圆形柱，第二子部182的直径与焊球21的直径的比值在1至1.2之间，例如1.1。在一具体实施例中，第二子部182的直径的范围在40μm至510μm之间，厚度在10μm至20μm之间；焊球21的直径的范围在40μm至420μm之间。
第一子部181的材料和第二子部182的材料可以相同或不同，第一焊垫12和传输线13的材料可以相同或不同，第一子部181、第二子部182、第一焊垫12、传输线13的材料包括钨(W)、铜(Cu)、钛(Ti)、钽(Ta)、镍(Ni)、铬(Cr)、金(Au)、银(Ag)、氮化钛(TiN)、氮化钽(TaN)、金属硅化物、金属合金或其任何组合。在一实施例中，第一子部181的材料和第二子部182的材料相同，例如，铜；第一焊垫12和传输线13的材料相同，例如，铜。焊球21可以为含铅锡球或不含铅锡球。
在一些实施例中，半导体结构还包括：复合增强层16，复合增强层16位于第一子部181和第一焊垫12之间。复合增强层16的材料可以为合金材料，例如钛，钛具有导电性好、强度高、易焊接等优点，起到良好的连接作用。但不限于此，任何符合上述要求的材料都可以作为本公开实施例中的复合增强层16使用。
在一实施例中，半导体结构还包括：可焊层19，可焊层19位于焊球21和第二子部182之间，可焊层19有助于使焊球21和第二子部182焊接的更牢固。可焊层19邻近焊球21一面的材料可以是锡(Sn)、金(Au)、银(Ag)。
在一实施例中，半导体结构还包括：介质层15，介质层15覆盖传输线13且填充第一焊垫12和传输线13之间的空隙，用于保护传输线13和第一焊垫12不被氧化或损坏。介质层15的材料可以为石墨烯、油墨、绿漆、环氧树脂等，例如，绿油。
在一实施例中，介质层15内形成有暴露出第一焊垫12的第一开口T1。如图1或图2所示，在一具体的实施例中，第一子部181位于第一开口T1内，第二子部182覆盖第一子部181及部分介质层15。更具体的，第一子部181的高度H1等于或小于第一开口T1的高度H2。但不限于此，如图3所示，在另一些实施例中，第一子部181部分位于第一开口T1内，第一子部181的高度H1大于第一开口T1的高度H2，第二子部182距离传输线13较远，如此，当半导体结构在工作时，能够减小第二子部182与传输线13之间的信号干扰。
在一实施例中，半导体结构还包括：多个第二焊垫14，位于衬底10与第一表面S1相对的第二表面S2上，介质层15还填充多个第二焊垫14之间的空隙；其中，介质层15内形成有多个第二开口T2，第二开口T2暴露第二焊垫14，第二焊垫14可以用于后续连接其他结构。但不限于此，在另一些实施例中，介质层15的上表面还可以与第二焊垫14的上表面齐平，或者移除位于多个第二焊垫14之间的介质层15，如此，便于在实际操作中将第二焊垫14与其他结构连接，本公开实施例在此不做过多限制。
在一些实施例中，位于第一表面S1上的第一焊垫12、传输线13与位于第二表面S2上的第二焊垫14通过位于衬底10内的导电通孔(未图示)电连接。第二焊垫14的材料与第一焊垫12的材料可以相同或不同。在一具体实施例中，第二焊垫14的材料与第一焊垫12的材料相同，例如，铜。
本公开实施例还提供了一种封装器件，如图4所示，封装器件包括：至少一个芯片22以及如上所述的任一半导体结构100，至少一个芯片22与半导体结构100键合连接。
具体的，半导体结构100包括：衬底10，衬底10包括第一表面S1；第一焊垫12，位于第一表面S1上；转接部18，位于第一焊垫12上；转接部18包括覆盖第一焊垫12的第一子部181和覆盖第一子部181的第二子部182，其中，第一子部181、第一焊垫12在第一表面S1上的正投影落入第二子部182在第一表面S1上的正投影内；焊球21，位于第二子部182上。在一些实施例中，半导体结构100还包括：多个第二焊垫14，位于衬底10与第一表面S1相对的第二表面S2上。
在一实施例中，芯片22的数量可以为一个；封装器件还包括：凸块23，凸块23位于设置在芯片22和半导体结构100之间，多个凸块23与多个第二焊垫14一一对应连接，凸块23的材料包括铜。但不限于此，在其他实施例中，芯片22的数量为多个，多个芯片22在竖直方向上堆叠设置且彼此键合连接。芯片22还可以通过键合线与第二焊垫14连接。
在一实施例中，封装器件还包括：封装层24，封装层24至少覆盖芯片22及衬底10的第二表面S2。封装层24的材料包括环氧树脂模塑料。
本公开实施例还提供了一种半导体结构的制造方法，如图5所示，方法包括以下步骤：
步骤501、提供衬底，衬底包括第一表面；
步骤502、在第一表面上形成第一焊垫；
步骤503、在第一焊垫上形成转接部，转接部包括覆盖第一焊垫的第一子部和覆盖第一子部的第二子部，其中，第一子部、第一焊垫在第一表面上的正投影落入第二子部在第一表面上的正投影内；
步骤504、在第二子部上形成焊球。
下面结合图6至图17、图1至图3对本公开实施例的半导体结构的制造方法再做进一步详细的说明，其中，图6至图12为本公开实施例提供的半导体结构的制造方法的工艺流程图，图13至图16为本公开另一实施例提供的半导体结构的制造方法的工艺流程图，图17为本公开又一实施例提供的半导体结构的制造方法的工艺流程图。
首先，执行步骤501，如图6所示，提供衬底10，衬底10包括第一表面S1。
衬底10还包括与第一表面S1相对的第二表面S2。衬底10的材料可以为有机绝缘材料、混纤维的有机绝缘材料或混颗粒的有机绝缘材料等，例如环氧树脂、聚酰亚胺、双马来酰亚胺/三嗪基树脂、氰酸脂或其玻璃纤维的复合材料等。但不限于此，衬底10的材料还可以为半导体材料，例如硅。在一实施例中，衬底10内形成有导电通孔(未图示)。
接着，执行步骤502，如图7至图8所示，在第一表面S1上形成第一焊垫12。
具体的，在第一表面S1上形成第一焊垫12，包括：
形成第一导电材料层11，第一导电材料层11至少覆盖第一表面S1；
刻蚀覆盖第一表面S1的第一导电材料层11以在第一表面S1上形成第一焊垫12和传输线13。
再次参见图7至图8，在一实施例中，形成第一导电材料层11，第一导电材料层11至少覆盖第一表面S1，包括：形成第一导电材料层11，第一导电材料层11覆盖第一表面S1及衬底10的与第一表面S1相对的第二表面S2；
在刻蚀覆盖第一表面S1的第一导电材料层11以在第一表面S1上形成第一焊垫12和传输线13的同一步骤中，方法还包括：刻蚀覆盖第二表面S2的第一导电材料层11，以形成多个第二焊垫14。
本公开实施例通过在相同的工艺步骤中形成第一焊垫12和第二焊垫14，简化了工艺。但不限于此，第二焊垫14与第一焊垫12还可以在不同的工艺步骤中形成。
这里，第一导电材料层11可以使用化学气相沉积(CVD)、等离子增强CVD(PECVD)、物理气相沉积(PVD)、原子层沉积(ALD)、电镀、化学镀、溅射等工艺形成在衬底10的第一表面S1和第二表面S2上。第一导电材料层11的材料包括钨(W)、铜(Cu)、钛(Ti)、钽(Ta)、镍(Ni)、铬(Cr)、金(Au)、银(Ag)、氮化钛(TiN)、氮化钽(TaN)、金属硅化物、金属合金或其任何组合，例如，铜。
如图8所示，第一焊垫12的数量为多个，传输线13位于多个第一焊垫12之间。在一些实施例中，位于第一表面S1上的第一焊垫12、传输线13与位于第二表面S2上的第二焊垫14通过位于衬底10内的导电通孔(未图示)电连接。
在一实施例中，第一焊垫12的形状为圆形柱，第一焊垫12的直径在20μm至420μm之间，厚度在15μm至30μm之间。
接下来，执行步骤503，如图10至图12所示，在第一焊垫12上形成转接部18，转接部18包括覆盖第一焊垫12的第一子部181和覆盖第一子部181的第二子部182，其中，第一子部181、第一焊垫12在第一表面S1上的正投影落入第二子部182在第一表面S1上的正投影内。
如图9所示，在一实施例中，在第一焊垫12上形成转接部18之前，方法还包括：形成介质层15，介质层15至少覆盖第一焊垫12、传输线13并填充第一焊垫12、传输线13之间的空隙。
再次参见图9，在一实施例中，形成介质层15，介质层15至少覆盖第一焊垫12、传输线13并填充第一焊垫12、传输线13之间的空隙，包括：在第一表面S1和第二表面S2上形成介质层15，介质层15还覆盖多个第二焊垫14并填充位于多个第二焊垫14之间的空隙。本公开实施例通过在相同的工艺步骤中在第一表面S1和第二表面S2上形成介质层15，简化了工艺。但不限于此，位于第一表面S1上的介质层15和位于第二表面S2上的介质层15还可以在不同的工艺步骤中形成。介质层15用于保护第一焊垫12、传输线13、第二焊垫14在后续的工艺步骤中不被氧化或损坏。介质层15的材料可以为石墨烯、油墨、绿漆、环氧树脂等，例如，绿油。
再次参见图10至图12，在第一焊垫12上形成转接部18，转接部18包括覆盖第一焊垫12的第一子部181和覆盖第一子部181的第二子部182，包括：
刻蚀覆盖第一焊垫12的介质层15以形成第一开口T1，第一开口T1暴露第一焊垫12；
在第一表面S1上形成第二导电材料层17，第二导电材料层17填充第一开口T1并覆盖介质层15；
刻蚀覆盖介质层15的部分第二导电材料层17以形成转接部18，其中，转接部18位于第一开口T1内的部分构成第一子部181，覆盖第一子部181及部分介质层15的部分构成第二子部182。
这里，第二导电材料层17可以使用化学气相沉积(CVD)、等离子增强CVD(PECVD)、物理气相沉积(PVD)、原子层沉积(ALD)、电镀、化学镀、溅射等工艺形成在衬底10的第一表面S1上。第二导电材料层17的材料包括钨(W)、铜(Cu)、钛(Ti)、钽(Ta)、镍(Ni)、铬(Cr)、金(Au)、银(Ag)、氮化钛(TiN)、氮化钽(TaN)、金属硅化物、金属合金或其任何组合，例如，铜。
继续参见图10，在一实施例中，在刻蚀覆盖第一焊垫12的介质层15以形成第一开口T1，第一开口T1暴露第一焊垫12的同一步骤中，方法还包括：刻蚀覆盖第二焊垫14的介质层15以形成第二开口T2，第二开口T2暴露第二焊垫14，第二焊垫14可以用于后续连接其他结构。本公开实施例通过在同一步骤中形成T1和T2，简化了工艺。但不限于此，第一开口T1和第二开口T2还可以在不同的步骤中形成。在一些实施例中，后续还可以继续刻蚀位于第二表面S2上的介质层15，使得介质层15的上表面与第二焊垫14的上表面齐平，或者移除位于多个第二焊垫14之间的介质层15，如此，便于在实际操作中将第二焊垫14与其他结构连接，本公开实施例在此不做过多限制。
继续参见图11，在第一表面S1上形成第二导电材料层17之前，方法还包括：在第一开口T1内形成复合增强层16，复合增强层16覆盖第一焊垫12。复合增强层16的材料可以为合金材料，例如钛，钛具有导电性好、强度高、易焊接等优点，起到良好的连接作用。但不限于此，任何符合上述要求的材料都可以作为本公开实施例中的复合增强层16使用。
接着，执行步骤504，在第二子部182上形成焊球21，形成如图1或图2所示的半导体结构。
焊球21可以为含铅锡球或不含铅锡球。在一实施例，焊球21在第一表面S1上的正投影与第二子部182在第一表面S1上的正投影完全重叠，或者焊球21在第一表面S1上的正投影落入第二子部182在第一表面S1上的正投影内，即第二子部182的横截面的尺寸大于或等于焊球21的横截面的尺寸，允许焊球21和第二子部182具有更大的接触面积，降低接触电阻，且有助于焊球21与第二子部182焊接的更牢固。在一些实施例中，第二子部182的形状为圆形柱，第二子部182的直径与焊球21的直径的比值在1至1.2之间，例如1.1。在一具体实施例中，第二子部182的直径的范围在40μm至510μm之间，厚度在10μm至20μm之间；焊球21的直径的范围在40μm至420μm之间。
再次参见图1或图2，在一实施例中，在形成焊球21之前，方法还包括：形成可焊层19，可焊层19覆盖第二子部182待与焊球21电连接的表面，可焊层19有助于使焊球21和第二子部182焊接的更牢固。可焊层19待与焊球21电连接的一面的材料可以是锡(Sn)、金(Au)、银(Ag)。
图12、图1至图2示出的转接部18的第一子部181形成于第一开口T1内，第一子部181的高度H1等于或小于第一开口T1的高度H2。在本公开的另一实施例中，第一子部181仅部分形成于第一开口T1内，第一子部181的高度H1大于第一开口T1的高度H2，如图13至16、图3所示。
具体的，如图13所示，在形成介质层15，介质层15至少覆盖第一焊垫12、传输线13并填充第一焊垫12、传输线13之间的空隙之后，方法还包括：形成绝缘层25，绝缘层25覆盖位于第一表面S1上的介质层15。在后续工艺中，在形成转接部18之后，将去除绝缘层25，因此，在预设的刻蚀条件下，绝缘层25的刻蚀速率大于介质层15的刻蚀速率。
接下来，如图14所示，刻蚀覆盖介质层15的绝缘层25以及覆盖第一焊垫12的介质层15以分别形成第三开口T3、第一开口T1，第三开口T3和第一开口T1暴露第一焊垫12。
接下来，如图15所示，在第一表面S1上形成第二导电材料层17，第二导电材料层17填充第一开口T1、第三开口T3并覆盖绝缘层25。
接下来，如图16所示，刻蚀覆盖绝缘层25的部分第二导电材料层17以形成转接部18，其中，转接部18位于第一开口T1、第三开口T3内的部分构成第一子部181，覆盖第一子部181及部分绝缘层25的部分构成第二子部182。
接下来，去除绝缘层25并在第二子部182上形成焊球21，形成如图3所示的半导体结构。
在该实施例中，第一子部181部分位于第一开口T1内，第一子部181的高度H1大于第一开口T1的高度H2，第二子部182距离传输线13较远，如此，当半导体结构在工作时，能够减小第二子部182与传输线13之间的信号干扰。
在上述实施例中，在第一焊垫12上形成转接部18的方式均是先形成覆盖第一焊垫12的第二导电材料层17，接着刻蚀第二导电材料层17形成转接部18。但不限于此，如图17所示，在本公开又一实施例中，在第一焊垫12上形成转接部18，包括：刻蚀覆盖第一焊垫12的介质层15以形成第一开口T1，第一开口T1暴露第一焊垫12；提供转接部18，转接部18包括第一子部181和覆盖第一子部181的第二子部182；将转接部18的第一子部181与第一焊垫12进行焊接。
在一些实施例中，在将转接部18的第一子部181与第一焊垫12进行焊接之前，还包括：形成覆盖第一子部181的复合增强层16，连接部18通过复合增强层16与第一焊垫12焊接，复合增强层16起到良好的连接作用。
可以看出，本公开实施例中，焊球21与第二子部182进行焊接，第一焊垫12与第一子部181连接，在不改变焊球21尺寸的情况下，可以通过缩小第一焊垫12的尺寸，减小第一焊垫12在第一表面S1上占用的面积，从而允许传输线13在第一表面S1上占用更大的面积，传输线13可以设计的更宽，减小或消除传输线13断裂的风险，避免传输线距离过近引起的电磁干扰、信号串扰，且由于第一焊垫12的尺寸较小，能够避免或缓解传输线13传输路径较长的问题。
应当说明的是，本领域技术人员能够对上述步骤顺序进行变换而并不离开本公开的保护范围，以上所述，仅为本公开的可选实施例而已，并非用于限定本公开的保护范围，凡在本公开的精神和原则之内所作的任何修改、等同替换和改进等，均应包含在本公开的保护范围之内。

Claims (18)

1.一种半导体结构，其特征在于，包括：
衬底，所述衬底包括第一表面；
第一焊垫，位于所述第一表面上；
转接部，位于所述第一焊垫上；所述转接部包括覆盖所述第一焊垫的第一子部和覆盖所述第一子部的第二子部，其中，所述第一子部、所述第一焊垫在所述第一表面上的正投影落入所述第二子部在所述第一表面上的正投影内；
焊球，位于所述第二子部上。
2.根据权利要求1所述的半导体结构，其特征在于，所述焊球在所述第一表面上的正投影与所述第二子部在所述第一表面上的正投影完全重叠，或者所述焊球在所述第一表面上的正投影落入所述第二子部在所述第一表面上的正投影内。
3.根据权利要求1所述的半导体结构，其特征在于，所述第一子部在所述第一表面上的正投影与所述第一焊垫在所述第一表面上的正投影完全重叠，或者所述第一子部在所述第一表面上的正投影落入所述第一焊垫在所述第一表面上的正投影内。
4.根据权利要求1所述的半导体结构，其特征在于，在垂直于所述第一表面且由所述第一焊垫指向所述第二子部的方向上，所述第一子部的宽度逐渐增加。
5.根据权利要求1所述的半导体结构，其特征在于，所述半导体结构还包括：复合增强层，所述复合增强层位于所述第一子部和所述第一焊垫之间。
6.根据权利要求1所述的半导体结构，其特征在于，所述半导体结构还包括：可焊层，所述可焊层位于所述焊球和所述第二子部之间。
7.根据权利要求1所述的半导体结构，其特征在于，所述半导体结构还包括：传输线，所述传输线位于所述第一表面上；介质层，所述介质层覆盖所述传输线且填充所述第一焊垫和所述传输线之间的空隙；其中，所述介质层内形成有暴露出所述第一焊垫的第一开口，所述第一子部位于所述第一开口内，所述第二子部覆盖所述第一子部及部分所述介质层。
8.根据权利要求7所述的半导体结构，其特征在于，所述半导体结构还包括：多个第二焊垫，位于所述衬底与所述第一表面相对的第二表面上，所述介质层还填充所述多个第二焊垫之间的空隙；其中，所述介质层内形成有多个第二开口，所述第二开口暴露所述第二焊垫。
9.一种封装器件，其特征在于，所述封装器件包括：至少一个芯片以及如权利要求1至8所述的任一半导体结构，所述至少一个芯片与所述半导体结构键合连接。
10.一种半导体结构的制造方法，其特征在于，包括：
提供衬底，所述衬底包括第一表面；
在所述第一表面上形成第一焊垫；
在所述第一焊垫上形成转接部，所述转接部包括覆盖所述第一焊垫的第一子部和覆盖所述第一子部的第二子部，其中，所述第一子部、所述第一焊垫在所述第一表面上的正投影落入所述第二子部在所述第一表面上的正投影内；
在所述第二子部上形成焊球。
11.根据权利要求10所述的制造方法，其特征在于，在所述第一表面上形成第一焊垫，包括：
形成第一导电材料层，所述第一导电材料层至少覆盖所述第一表面；
刻蚀覆盖所述第一表面的所述第一导电材料层以在所述第一表面上形成所述第一焊垫和传输线。
12.根据权利要求11所述的制造方法，其特征在于，在所述第一焊垫上形成转接部之前，所述方法还包括：
形成介质层，所述介质层至少覆盖所述第一焊垫、所述传输线并填充所述第一焊垫、所述传输线之间的空隙。
13.根据权利要求12所述的制造方法，其特征在于，在所述第一焊垫上形成转接部，所述转接部包括覆盖所述第一焊垫的第一子部和覆盖所述第一子部的第二子部，包括：
刻蚀覆盖所述第一焊垫的所述介质层以形成第一开口，所述第一开口暴露所述第一焊垫；
在所述第一表面上形成第二导电材料层，所述第二导电材料层填充所述第一开口并覆盖所述介质层；
刻蚀覆盖所述介质层的部分所述第二导电材料层以形成所述转接部，其中，所述转接部位于所述第一开口内的部分构成所述第一子部，覆盖所述第一子部及部分所述介质层的部分构成所述第二子部。
14.根据权利要求13所述的制造方法，其特征在于，在所述第一表面上形成第二导电材料层之前，所述方法还包括：在所述第一开口内形成复合增强层，所述复合增强层覆盖所述第一焊垫。
15.根据权利要求14所述的制造方法，其特征在于，在形成焊球之前，所述方法还包括：形成可焊层，所述可焊层覆盖所述第二子部待与所述焊球电连接的表面。
16.根据权利要求12所述的制造方法，其特征在于，
形成第一导电材料层，所述第一导电材料层至少覆盖所述第一表面，包括：形成第一导电材料层，所述第一导电材料层覆盖所述第一表面及所述衬底的与所述第一表面相对的第二表面；
在刻蚀覆盖所述第一表面的所述第一导电材料层以在所述第一表面上形成所述第一焊垫和传输线的同一步骤中，所述方法还包括：刻蚀覆盖所述第二表面的所述第一导电材料层，以形成多个第二焊垫。
17.根据权利要求16所述的制造方法，其特征在于，形成介质层，所述介质层至少覆盖所述第一焊垫、所述传输线并填充所述第一焊垫、所述传输线之间的空隙，包括：
在所述第一表面和所述第二表面上形成所述介质层，所述介质层还覆盖所述多个第二焊垫并填充位于所述多个第二焊垫之间的空隙。
18.根据权利要求17所述的制造方法，其特征在于，在刻蚀覆盖所述第一焊垫的所述介质层以形成第一开口，所述第一开口暴露所述第一焊垫的同一步骤中，所述方法还包括：
刻蚀覆盖所述第二焊垫的介质层以形成第二开口，所述第二开口暴露所述第二焊垫。
CN202210787178.XA 2022-07-04 2022-07-04 一种半导体结构、封装器件及半导体结构的制造方法 Pending CN117393532A (zh)

Priority Applications (3)

Application Number Priority Date Filing Date Title
CN202210787178.XA CN117393532A (zh) 2022-07-04 2022-07-04 一种半导体结构、封装器件及半导体结构的制造方法
PCT/CN2022/105548 WO2024007356A1 (zh) 2022-07-04 2022-07-13 一种半导体结构、封装器件及半导体结构的制造方法
US18/157,079 US20240006281A1 (en) 2022-07-04 2023-01-20 Semiconductor structure, packaging device and method for manufacturing semiconductor structure

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202210787178.XA CN117393532A (zh) 2022-07-04 2022-07-04 一种半导体结构、封装器件及半导体结构的制造方法

Publications (1)

Publication Number Publication Date
CN117393532A true CN117393532A (zh) 2024-01-12

Family

ID=89454668

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202210787178.XA Pending CN117393532A (zh) 2022-07-04 2022-07-04 一种半导体结构、封装器件及半导体结构的制造方法

Country Status (2)

Country Link
CN (1) CN117393532A (zh)
WO (1) WO2024007356A1 (zh)

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103413770B (zh) * 2013-08-30 2016-04-20 南通富士通微电子股份有限公司 凸点的制造方法
TWM476361U (en) * 2013-10-30 2014-04-11 Unimicron Technology Corp Packaging substrate
CN105702696B (zh) * 2016-04-12 2019-10-25 华天科技（昆山）电子有限公司 影像传感芯片的封装结构及其制作方法
CN111199933A (zh) * 2018-11-20 2020-05-26 长鑫存储技术有限公司 半导体结构、重布线层结构及其制造方法
CN111370375A (zh) * 2020-03-23 2020-07-03 苏州晶方半导体科技股份有限公司 封装结构、半导体器件和封装方法

Also Published As

Publication number Publication date
WO2024007356A1 (zh) 2024-01-11

Similar Documents

Publication Publication Date Title
US9136211B2 (en) Protected solder ball joints in wafer level chip-scale packaging
US6472745B1 (en) Semiconductor device
KR101586957B1 (ko) 범프 구조 및 그 형성 방법
TWI383488B (zh) 半導體晶片及其製造方法與半導體裝置
US8148822B2 (en) Bonding pad on IC substrate and method for making the same
KR100800478B1 (ko) 적층형 반도체 패키지 및 그의 제조방법
KR100845006B1 (ko) 적층 칩 패키지 및 그 제조 방법
CN101379602B (zh) 高电流半导体装置中低电阻低电感互连的制造方法
US20090289362A1 (en) Low Inductance Ball Grid Array Device Having Chip Bumps on Substrate Vias
CN101567345B (zh) 穿通电极、电路板、半导体封装及堆叠半导体封装
CN1269212C (zh) 将电路和引线框的功率分布功能集成到芯片表面上的电路结构
US10217710B2 (en) Wiring board with embedded component and integrated stiffener, method of making the same and face-to-face semiconductor assembly using the same
US7247951B2 (en) Chip carrier with oxidation protection layer
US8361857B2 (en) Semiconductor device having a simplified stack and method for manufacturing thereof
CN111933591B (zh) 扇出型电磁屏蔽封装结构和封装方法
CN107946282B (zh) 三维扇出型封装结构及其制造方法
CN117393532A (zh) 一种半导体结构、封装器件及半导体结构的制造方法
US20240006281A1 (en) Semiconductor structure, packaging device and method for manufacturing semiconductor structure
US20230197589A1 (en) Semiconductor structure and manufacturing method thereof
CN115360166B (zh) 一种芯片封装结构及芯片封装方法
US20240074049A1 (en) Printed circuit board
US20230099856A1 (en) Integrated circuit package module including a bonding system
JP2017123464A (ja) パッケージ基板の製造方法
CN105206597A (zh) 带有ubm结构的载板级嵌入式封装结构及其制作方法
CN113725105A (zh) 半导体封装装置及其制造方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination