JP2017123464A - パッケージ基板の製造方法 - Google Patents

パッケージ基板の製造方法 Download PDF

Info

Publication number
JP2017123464A
JP2017123464A JP2017001063A JP2017001063A JP2017123464A JP 2017123464 A JP2017123464 A JP 2017123464A JP 2017001063 A JP2017001063 A JP 2017001063A JP 2017001063 A JP2017001063 A JP 2017001063A JP 2017123464 A JP2017123464 A JP 2017123464A
Authority
JP
Japan
Prior art keywords
material layer
dielectric material
conductive unit
mounting plate
opening section
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2017001063A
Other languages
English (en)
Inventor
余俊賢
Chun Hsien Yu
許詩濱
Shih-Ping Hsu
周保宏
Pao Hung Chou
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Phoenix Pioneer Technology Co Ltd
Original Assignee
Phoenix Pioneer Technology Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Phoenix Pioneer Technology Co Ltd filed Critical Phoenix Pioneer Technology Co Ltd
Publication of JP2017123464A publication Critical patent/JP2017123464A/ja
Pending legal-status Critical Current

Links

Classifications

    • C—CHEMISTRY; METALLURGY
    • C25—ELECTROLYTIC OR ELECTROPHORETIC PROCESSES; APPARATUS THEREFOR
    • C25D—PROCESSES FOR THE ELECTROLYTIC OR ELECTROPHORETIC PRODUCTION OF COATINGS; ELECTROFORMING; APPARATUS THEREFOR
    • C25D5/00—Electroplating characterised by the process; Pretreatment or after-treatment of workpieces
    • C25D5/02—Electroplating of selected surface areas
    • C25D5/022—Electroplating of selected surface areas using masking means
    • C—CHEMISTRY; METALLURGY
    • C25—ELECTROLYTIC OR ELECTROPHORETIC PROCESSES; APPARATUS THEREFOR
    • C25D—PROCESSES FOR THE ELECTROLYTIC OR ELECTROPHORETIC PRODUCTION OF COATINGS; ELECTROFORMING; APPARATUS THEREFOR
    • C25D7/00—Electroplating characterised by the article coated
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4846—Leads on or in insulating or insulated substrates, e.g. metallisation
    • H01L21/4857—Multilayer substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/6835—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49822—Multilayer substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49827—Via connections through the substrates, e.g. pins going through the substrate, coaxial cables
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4846—Leads on or in insulating or insulated substrates, e.g. metallisation
    • H01L21/486—Via connections through the substrate with or without pins
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68345—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used as a support during the manufacture of self supporting substrates

Landscapes

  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Physics & Mathematics (AREA)
  • Organic Chemistry (AREA)
  • Metallurgy (AREA)
  • Materials Engineering (AREA)
  • Electrochemistry (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Manufacturing & Machinery (AREA)
  • Ceramic Engineering (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)
  • Manufacturing Of Printed Wiring (AREA)
  • Structure Of Printed Boards (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)

Abstract

【課題】パッケージ基板の製造方法を提供する。【解決手段】パッケージ基板の製造方法は、載置板が提供される工程と、第一誘電体材料層が載置板に形成され、且つ第一誘電体材料層がパターン化されることで、開口区が第一誘電体材料層内に形成されて、載置板が露出される工程と、第一導電ユニットが載置板に形成されることで、開口区に位置される第一導電ユニットの高さが第一誘電体材料層の厚さより高くなり、且つ第一誘電体材料層の上に位置される第一導電ユニットの幅が開口区の幅より広くなる工程と、第二誘電体材料層が第一導電ユニットに形成される工程と、第二導電ユニットが第二誘電体材料層に形成される工程と、第三誘電体材料層が第二導電ユニットに形成される工程と、載置板が除去され、且つ第一導電ユニットの開口区内に位置される部分が除去される工程と、第四誘電体材料層が形成されて、第一導電ユニットが被覆される工程とを含む。【選択図】図１

Description

本発明は、パッケージ基板の製造方法（Method of Fabricating Package substrates）に関する。
次世代の電子製品は軽量化、小型化、薄型化、高密度化を追求するのみならず、高出力化に向けても発展している。このため、集積回路(Integrated Circuit、略称IC)技術及びその後端のチップのパッケージング技術も追随して発展しており、次世代の電子製品の機能の規格に符合させている。パッケージ基板は高密度の回路設計を有するため、回路はファインピッチ(fine pitch)方式により製造する必要がある。従来の技術ではセミアディティブ法(Semi-additive process、略称SAP)が採用され、製造される回路の線幅は線間隔とほぼ同じであり、例えば、線幅及び線間隔が共に１５μｍ或いは２０μｍであり、この種のファインピッチ回路では単一の導線自体の厚さは通常２０μｍが最も多い。
前述した従来のパッケージ基板技術では、すなわち、パッケージ基板を高出力の電子製品に応用する場合、単一の導線をできるだけ厚くして導線の断面積を増大させ、回路の電気抵抗値を減少させる必要がある。しかしながら、ファインピッチ回路の設計では、単一の導線の厚さを増やすのは容易でなく、製品の歩留り及び信頼性に乏しかった。このため、新規のパッケージ基板技術を発展させ、上述の問題を改善させる必要がある。
そこで、本発明者は上記の欠点が改善可能と考え、鋭意検討を重ねた結果、合理的かつ効果的に課題を改善する本発明の提案に到った。
本発明は、以上の従来技術の課題を解決する為になされたものである。即ち、本発明は、パッケージ基板の製造方法を提供することを主目的とする。
上述した課題を解決し、目的を達成するために、本発明の第１実施形態によるパッケージ基板の製造方法は、
載置板が提供される工程と、第一誘電体材料層が前記載置板に形成され、且つ前記第一誘電体材料層がパターン化されることで、開口区が前記第一誘電体材料層内に形成されて、前記載置板が露出される工程と、第一導電ユニットが前記載置板に形成されることで、前記開口区に位置される前記第一導電ユニットの高さが前記第一誘電体材料層の厚さより高くなり、且つ前記第一誘電体材料層の上に位置される前記第一導電ユニットの幅が前記開口区の幅より広くなる工程と、第二誘電体材料層が前記第一導電ユニットに形成される工程と、第二導電ユニットが前記第二誘電体材料層に形成される工程と、第三誘電体材料層が前記第二導電ユニットに形成される工程と、前記載置板が除去され、且つ前記第一導電ユニットの前記開口区内に位置される部分が除去される工程と、
第四誘電体材料層が形成されて、前記第一導電ユニットが被覆される工程とを含む。
好ましい実施態様において、前記第一導電ユニットが形成される工程では、電気めっき方式により形成される。
好ましい実施態様において、前記方法は、前記第四誘電体材料層が形成される工程の前には、第三導電ユニットが前記第一導電ユニットに形成されることを更に含む。
好ましい実施態様において、前記第一導電ユニット及び前記第二導電ユニットの構成材質は、銅、ニッケル、錫及びニッケル／金の組み合わせの内から選択される。
本発明の第２実施形態によるパッケージ基板の製造方法は、
第一載置板及び第二載置板が提供される工程と、第一誘電体材料層が前記第一載置板に形成され、且つ前記第一誘電体材料層がパターン化されることで、第一開口区が前記第一誘電体材料層内に形成されて、前記第一載置板が露出される工程と、第二誘電体材料層が前記第二載置板に形成され、且つ前記第二誘電体材料層がパターン化されることで、第二開口区が前記第二誘電体材料層内に形成されて、前記第二載置板が露出される工程と、第一導電ユニットが前記第一載置板に形成されることで、前記第一開口区に位置される前記第一導電ユニットの高さが前記第一誘電体材料層の厚さより高くなり、且つ前記第一誘電体材料層の上に位置される前記第一導電ユニットの幅が前記第一開口区の幅より広くなる工程と、第二導電ユニットが前記第二載置板に形成されることで、前記第二開口区に位置される前記第二導電ユニットの高さが前記第二誘電体材料層の厚さより高くなり、且つ前記第二誘電体材料層の上に位置される前記第二導電ユニットの幅が前記第二開口区の幅より広くなる工程と、第三誘電体材料層が前記第一導電ユニットと前記第二導電ユニットとの間に形成される工程と、前記第一載置板及び前記第一誘電体材料層が除去され、且つ前記第二載置板及び前記第二誘電体材料層が除去される工程と、第四誘電体材料層が形成されて、前記第一導電ユニット及び前記第二導電ユニットが被覆される工程とを含む。
好ましい実施態様において、前記第一導電ユニットが形成される工程及び前記第二導電ユニットが形成される工程では、電気めっき方式により形成される。
好ましい実施態様において、前記第三誘電体材料層が形成される工程は、前記第三誘電体材料層が前記第一載置板と前記第二載置板との間に設置され、且つ圧力が加えられることで前記第一載置板及び前記第二載置板が前記第三誘電体材料層に向けて押圧されることを含む。
好ましい実施態様において、前記第一導電ユニット及び第二導電ユニットの構成材質は、銅、ニッケル、錫及びニッケル／金の組み合わせの内から選択される。
本発明の第３実施形態によるパッケージ基板の製造方法は、
第一載置板及び第二載置板が提供される工程と、第一誘電体材料層が前記第一載置板に形成され、且つ前記第一誘電体材料層がパターン化されることで、第一開口区が前記第一誘電体材料層内に形成されて、前記第一載置板が露出される工程と、第二誘電体材料層が前記第二載置板に形成され、且つ前記第二誘電体材料層がパターン化されることで、第二開口区が前記第二誘電体材料層内に形成されて、前記第二載置板が露出される工程と、第一導電ユニットが前記第一載置板に形成されることで、前記第一開口区に位置される前記第一導電ユニットの高さが前記第一誘電体材料層の厚さより高くなり、且つ前記第一誘電体材料層の上に位置される前記第一導電ユニットの幅が前記第一開口区の幅より広くなる工程と、第二導電ユニットが前記第二載置板に形成されることで、前記第二開口区に位置される前記第二導電ユニットの高さが前記第二誘電体材料層の厚さより高くなり、且つ前記第二誘電体材料層の上に位置される前記第二導電ユニットの幅が前記第二開口区の幅より広くなる工程と、第三誘電体材料層が前記第一導電ユニットと前記第二導電ユニットとの間に形成される工程と、前記第一載置板及び前記第二載置板が除去され、且つ前記第一導電ユニットの前記第一開口区内に位置される部分及び前記第二導電ユニットの前記第二開口区内に位置される部分が除去される工程と、第四誘電体材料層が形成されて、前記第一導電ユニット及び前記第二導電ユニットが被覆される工程とを含む。
好ましい実施態様において、前記第一導電ユニットが形成される工程及び前記第二導電ユニットが形成される工程では、電気めっき方式により形成される。
好ましい実施態様において、前記第三誘電体材料層が形成される工程は、前記第三誘電体材料層が前記第一載置板と前記第二載置板との間に設置され、且つ圧力が加えられることで前記第一載置板及び前記第二載置板が前記第三誘電体材料層に向けて押圧されることを含む。
好ましい実施態様において、前記方法は、前記第四誘電体材料層が形成される工程の前には、第三導電ユニットが前記第一導電ユニットに形成されることを更に含む。
好ましい実施態様において、前記第一導電ユニット及び第二導電ユニットの構成材質は、銅、ニッケル、錫及ニッケル／金の組み合わせの内から選択される。
本発明の第４実施形態によるパッケージ基板の製造方法は、
第一載置板及び第二載置板が提供される工程と、第一誘電体材料層が前記第一載置板に形成され、且つ前記第一誘電体材料層がパターン化されることで、第一開口区が前記第一誘電体材料層内に形成されて、前記第一載置板が露出される工程と、第二誘電体材料層が前記第二載置板に形成され、且つ前記第二誘電体材料層がパターン化されることで、第二開口区が前記第二誘電体材料層内に形成されて、前記第二載置板が露出される工程と、第一導電ユニットが前記第一載置板に形成されることで、前記第一開口区に位置される前記第一導電ユニットの高さが前記第一誘電体材料層の厚さより高くなり、且つ前記第一誘電体材料層の上に位置される前記第一導電ユニットの幅が前記第一開口区の幅より広くなる工程と、第二導電ユニットが前記第二載置板に形成されることで、前記第二開口区に位置される前記第二導電ユニットの高さが前記第二誘電体材料層の厚さより高くなり、且つ前記第二誘電体材料層の上に位置される前記第二導電ユニットの幅が前記第二開口区の幅より広くなる工程と、第三誘電体材料層が前記第一導電ユニットに形成され、且つ第四誘電体材料層が前記第二導電ユニットに形成される工程と、前記第二載置板が除去され、且つ前記第二導電ユニットの前記第二開口区内に位置される部分が除去される工程と、
前記第二導電ユニットが前記第三誘電体材料層に粘着される工程と、前記第一載置板が除去され、且つ前記第一導電ユニットの前記第一開口区内に位置される部分が除去される工程と、第五誘電体材料層が形成されて、前記第一導電ユニットが被覆される工程とを含む。
好ましい実施態様において、前記第一導電ユニットが形成される工程及び前記第二導電ユニットが形成される工程では、電気めっき方式により形成される。
好ましい実施態様において、前記第二導電ユニットが前記第三誘電体材料層に粘着される工程は、圧力が加えられることで前記第一載置板及び前記第四誘電体材料層が前記第三誘電体材料層に向けて押圧されることを含む。
好ましい実施態様において、前記方法は、前記第五誘電体材料層が形成される工程の前には、第三導電ユニットが前記第一導電ユニットに形成されることを更に含む。
好ましい実施態様において、前記第一導電ユニット及び第二導電ユニットの構成材質は、銅、ニッケル、錫及ニッケル／金の組み合わせの内から選択される。
本発明の第１実施形態によるパッケージ基板を示す断面概略図である。 本発明の第１実施形態によるパッケージ基板において、各プロセス工程のパッケージ基板を示す断面図である。 本発明の第２実施形態によるパッケージ基板において、各プロセス工程のパッケージ基板を示す断面図である。 本発明の第３実施形態によるパッケージ基板において、各プロセス工程のパッケージ基板を示す断面図である。 本発明の第４実施形態によるパッケージ基板において、各プロセス工程のパッケージ基板を示す断面図である。
本発明における好適な実施の形態について、添付図面を参照して説明する。尚、以下に説明する実施の形態は、特許請求の範囲に記載された本発明の内容を限定するものではない。また、以下に説明される構成の全てが、本発明の必須要件であるとは限らない。なお、全ての明細書及び図では、同じ部材の符号は同じ或いは類似する部材を指す。さらに、各実施形態の説明においては、部材が他の部材の「上方／上」或いは「下方／下」と説明されている場合、直接的或いは間接的に前記他の部材の上或いは下にある状況を指し、他の部材がそれらの間に設置される可能性も含む。 接地とはそれらの間に他の中間部材が未設置であることを指す。「上方／上」或いは「下方／下」等の説明は図式を基準として説明しているが、但し、他の方向に転換される可能性も含む。いわゆる「第一」、「第二」、及び「第三」は異なる部材を説明するものであり、これらの部材はこれらの述語によって制限されるわけではない。明確に説明し易くするために、図中では、各部材の厚さ或いは寸法は、誇張や省略、概略されて表示されており、且つ各部材の寸法は実際の寸法と完全に一致するわけではない。
（第１実施形態）
図１は本発明の第１実施形態によるパッケージ基板１００を示す断面概略図である。前記パッケージ基板１００は、下層誘電体材料層１２０と、少なくとも１つの下層導電ユニット１３０と、中央層誘電体材料層１４０と、少なくとも１つの上層導電ユニット１５０と、上層誘電体材料層１６０とを備える。前記パッケージ基板１００は二層の回路レイアウトを有し、前記上層導電ユニット１５０は前記パッケージ基板１００の上層回路レイアウトに含まれる導線を表し、前記下層導電ユニット１３０は前記パッケージ基板１００の下層回路レイアウトに含まれる導線を表す。説明し易くするために、図１には３つの下層導電ユニット１３０及び３つの上層導電ユニット１５０を有する例を図示し、但し数量はこの限りではなく、前記下層導電ユニット１３０及び前記上層導電ユニット１５０の数量は同じである必要はなく、且つその位置も上下に対応して重畳される必要もなく、前記パッケージ基板１００の回路レイアウトの需要に応じて決定される。前記上層導電ユニット１５０は前記パッケージ基板１００の回路レイアウトの導線の内の何れか１つであり、或いは単一の導線と称してもよい。図１に示すように、前記上層導電ユニット１５０は従来のセミアディティブ法(SAP)により製造される回路であり、その厚さは通常２０μｍより小さい。前記下層導電ユニット１３０は前記パッケージ基板１００の回路レイアウトの導線の内の何れか１つの単一の導線である。図１に示すように、前記下層導電ユニット１３０は厚さが２０μｍより厚い導線であり、その断面積が従来のものより大きいため、回路の電気抵抗が小さくなる効果が得られる。このほか、前記中央層誘電体材料層１４０は前記下層導電ユニット１３０及び前記上層導電ユニット１５０を電気的に隔離させるために使用される。前記下層誘電体材料層１２０により前記下層導電ユニット１３０及び前記中央層誘電体材料層１４０が被覆され、前記上層誘電体材料層１６０により前記上層導電ユニット１５０及び前記中央層誘電体材料層１４０が被覆され、それぞれ前記パッケージ基板１００の最も下側及び最も上側の保護層もしくははんだマスク層となる。本発明の実施形態は主に、従来のパッケージ基板中に厚い導線(例えば、厚さが２０μｍより厚い)の回路レイアウトを加える技術を提供する。
以下には、本発明の実施形態に係るパッケージ基板のプロセス工程を説明する。図２Ａ〜図２Ｈ及び図１は、上述の第１実施形態に係るパッケージ基板１００の各プロセス工程にそれぞれ対応するパッケージ基板の断面図である。
まず、載置板２１０が提供される（図２Ａ参照）。これは導電材質の基板であり、例えば、金属基板或いは表面に一層の導電層がめっきされた誘電材質基板であり、前記パッケージ基板１００が載置或いは支持される後続のプロセス工程で使用され、例えば、前記パッケージ基板１００の導電回路の製造に使用される。上述の金属基板は、鉄(Fe)、銅(Cu)、ニッケル(Ni)、錫(Sn)、アルミニウム(Al)、ニッケル／金(Ni／Au)及びその組み合わせや合金を含むが、但し、本発明はこれらに限定されない。
次は、第一誘電体材料層２２０が前記載置板２１０に形成され、且つ前記第一誘電体材料層２２０がパターン化されることで、少なくとも１つの開口区２２１が前記第一誘電体材料層２２０内に形成されて、前記載置板２１０が露出される（図２Ｂ参照）。前記第一誘電体材料層２２０の構成材質は感光型或いは非感光型の誘電材料であり、後続の第一導電ユニット２３０の製造に使用される。前記開口区２２１の設置により、前記第一誘電体材料層２２０は後続の前記第一導電ユニット２３０が形成される位置の設定に用いられる。前記第一誘電体材料層２２０がフォトレジスト材料等の感光型誘電材料である場合、前記開口区２２１の形成は、フォトリソグラフィー技術により製造される。また、前記第一誘電体材料層２２０が非感光型誘電材料である場合、前記開口区２２１の形成は、レーザー転写技術により製造される。
続いて、図２Ｃに示すように、第一導電ユニット２３０が前記載置板２１０に形成されることで、前記開口区２２１に位置される前記第一導電ユニット２３０ (第一部分２３１と第二部分２３２を加える)の高さ(図２Ｃに示すＨ２参照)が前記第一誘電体材料層２２０の厚さ(図２Ｃに示すＨ１参照)より高くなり、且つ前記第一誘電体材料層２２０の上に位置される前記第一導電ユニット２３０の幅(図２Ｃに示すＷ２参照)が前記開口区２２１の幅(図２Ｃに示すＷ１参照)より広くなる。前記第一導電ユニット２３０の構成材質は、銅(Cu)、ニッケル(Ni)、錫(Sn)及びニッケル／金(Ni／Au)の組み合わせ或いは合金であり、金属の電気めっき或いは蒸着技術により製造される。電気めっきを例にすると、前記第一導電ユニット２３０が前記開口区２２１に形成され、前記開口区２２１の外の前記第一誘電体材料層２２０は金属電気めっきの作用の阻止に用いられる。このため、前記第一誘電体材料層２２０はめっきレジスト層と呼ばれる。図２Ｃに示すように、Ｈ２は前記第一導電ユニット２３０の高さを表し、Ｗ２は前記第一導電ユニット２３０の第二部分２３２の幅を表す。本実施形態では、前記第一導電ユニット２３０の高さＨ２は前記第一誘電体材料層２２０の厚さＨ１より高く、且つ前記第一導電ユニット２３０の第二部分２３２の横方向の断面(例えば、幅Ｗ２)はその第一部分２３１の横方向の断面(例えば、幅Ｗ１)より広い。
上述の前記第一導電ユニット２３０の寸法の要求を達成させるため、適度な電気めっきの条件を設定し、前記開口区２２１に金属電気めっきを施す際に、前記第一導電ユニット２３０の成長により先に前記開口区２２１が充填されて第一部分２３１が形成され、電気めっきが継続して行われ、金属の成長によりめっきレジスト層となる前記第一誘電体材料層２２０を超過させ、前記第一誘電体材料層２２０上で外に向けて拡張されて第二部分２３２が形成される。すなわち、前記第一導電ユニット２３０は前記パッケージ基板の回路レイアウトの導線となり、その線幅Ｗ２は前記第一誘電体材料層２２０の開口区幅Ｗ１にのみ基づくのではなく、上述の電気めっきの条件及び前記開口区２２１の幅Ｗ１も同時に鑑みて決定される。
続いて、第二誘電体材料層２４０が前記第一導電ユニット２３０に形成される。前記第二誘電体材料層２４０の構成材質は感光型或いは非感光型の誘電材料であり、後続の第二導電ユニット２５０の製造に用いられる（図２Ｄ参照）。
次は、従来のセミアディティブ法(SAP)により前記第二導電ユニット２５０の回路層が製造され、その構成材質は、銅、ニッケル、錫及ニッケル／金の組み合わせ或いは合金である（図２Ｅ参照）。
続いて、第三誘電体材料層２６０が前記第二導電ユニット２５０に形成される（図２Ｆ参照）。前記第三誘電体材料層２６０は前記パッケージ基板の最も外層に形成され、且つ前記第二導電ユニット２５０及び前記第二誘電体材料層２４０が包囲され、前記パッケージ基板が外部環境や後続のプロセス工程(例えば、溶接)で損害を受けないように保護される。プロセス工程がここまで進むと、本発明の第１実施形態に係るパッケージ基板が完成する。
ここまでで、二層の導電ユニット構造のパッケージ基板の回路が完成する。先に前記載置板２１０が除去され、且つ露出される前記第一導電ユニット２３０の下方には第四誘電体材料層２７０が形成され、これが前記パッケージ基板１００の最も底層になる。図２Ｇに示すように、前記第一導電ユニット２３０及び前記第一誘電体材料層２２０が被覆され、前記パッケージ基板が外部環境や後続のプロセス工程での損害を受けないように保護される。前記第四誘電体材料層２７０には前記第三誘電体材料層２６０と同じか異なる構成材質が選択されるが、本発明ではこれに対して如何なる制限も加えられない。
このほか、前述の工程で前記載置板２１０が除去された後、前記第一導電ユニット２３０の前記開口区内に位置される第一部分２３１が除去され、より広い前記第二部分２３２が残される。研磨方式により除去される場合、前記第一誘電体材料層２２０は前記第一部分２３１が研磨される際に、同時に研磨されて除去される。この場合、前記第四誘電体材料層２７０が露出される前記第一導電ユニット２３０の下方に形成され、前記第一導電ユニット２３０及び前記第二誘電体材料層２４０が被覆され、形成されるパッケージ基板の断面図は図１に示す。すなわち、図１の前記パッケージ基板１００の下層誘電体材料層１２０、下層導電ユニット１３０、中央層誘電体材料層１４０、上層導電ユニット１５０及び上層誘電体材料層１６０は本プロセス工程の実施形態に係る第四誘電体材料層２７０、第一導電ユニット２３０、第二誘電体材料層２４０、第二導電ユニット２５０及び第三誘電体材料層２６０にそれぞれ対応する。
また、前述の工程で前記第四誘電体材料層２７０が形成される前に、金属電気めっき方式により、前記第一導電ユニット２３０の第二部分２３２の下方に第三導電ユニット２３５が形成され、図２Ｈに示すように、前記第一導電ユニット２３０及び前記第三導電ユニット２３５により厚さがより厚い単一の導線が構成され、回路の電気抵抗がより低減される。
なお、本実施形態では、パッケージ基板の回路レイアウトの単一の導線は多層の導電ユニットが積層される構造でもよく、例えば、二層、三層或いはより多層の導電ユニットでもよく、本発明ではこれについての制限はない。
（第２実施形態）
異なる需要或いは用途に応じるため、例えば、二層の厚い導線の回路レイアウト等のために、以下で本発明の異なる実施形態のプロセス工程について詳述する。図２Ａ〜図２Ｃ及び図３Ａ〜図３Ｃは、本発明の第２実施形態の各プロセス工程にそれぞれ対応するパッケージ基板２００の断面図である。
まず、第一載置板３１１及び第二載置板３１２が提供され、第１実施形態の載置板２１０に対応する（図２Ａ参照）。第１実施形態の載置板２１０についての説明を参照し、ここでの再述は省く。
次は、前記第一載置板３１１及び前記第二載置板３１２に第一誘電体材料層３２１及び第二誘電体材料層３２２がそれぞれ形成され、且つ前記第一誘電体材料層３２１及び前記第二誘電体材料層３２２がそれぞれパターン化されることで、少なくとも１つの第一開口区３２５が前記第一誘電体材料層３２１内に形成され、少なくとも１つの第二開口区３２６が前記第二誘電体材料層３２２内に形成され、これにより前記第一載置板３１１及び前記第二載置板３１２がそれぞれ露出される。ここでは、前記第一誘電体材料層３２１及び前記第二誘電体材料層３２２は第１実施形態の第一誘電体材料層２２０に対応し、前記第一開口区３２５及び前記第二開口区３２６は第１実施形態の開口区２２１に対応する。図２Ｂに示すように、第１実施形態の第一誘電体材料層２２０及び開口区２２１についての説明を参照し、ここでの再述は省く。
次は、第一導電ユニット３３１ (第二導電ユニット３３２)が前記第一載置板３１１ (第二載置板３１２)に形成されることで、前記開口区３２５／３２６に位置される前記第一導電ユニット３３１ (第二導電ユニット３３２)の高さＨ２が前記第一誘電体材料層３２１ (第二誘電体材料層３２２)の厚さＨ１より高くなり、且つ前記第一誘電体材料層３２１ (第二誘電体材料層３２２)の上に位置される前記第一導電ユニット３３１ (第二導電ユニット３３２)の幅Ｗ２が前記開口区３２５／３２６の幅Ｗ１より広くなる。ここでは、前記第一導電ユニット３３１及び前記第二導電ユニット３３２は第１実施形態の第一導電ユニット２３０に対応する。図２Ｃに示すように、第１実施形態の第一導電ユニット２３０についての説明を参照し、ここでの再述は省く。
説明し易いように、本実施形態は３つの第一導電ユニット３３１及び３つの第二導電ユニット３３２を有するものを例にするが、但し、数量はこれに制限されない。前記第一導電ユニット３３１及び前記第二導電ユニット３３２の数量は同じである必要はなく、且つ後続のパッケージ基板が組み合わせられる際に、位置も上下に対応して重畳される必要はなく、前記パッケージ基板２００の回路レイアウトの需要に合わせて決定される。
次は、第三誘電体材料層３４０が前記第一導電ユニット３３１と前記第二導電ユニット３３２との間に形成される。本実施形態では、先に前記第三誘電体材料層３４０が前記第一載置板３１１と前記第二載置板３１２との間に設置され（図３Ａ参照）、圧力が加えられて前記第一載置板３１１及び前記第二載置板３１２が前記第三誘電体材料層３４０に向けて押圧される（図３Ｂ参照）。例えば、真空圧縮成形法により、前記第一載置板３１１及び前記第二載置板３１２が前記第三誘電体材料層３４０、前記第一導電ユニット３３１及び前記第二導電ユニット３３２と共に圧接されて１つのパッケージ基板に形成される。前記第三誘電体材料層３４０の構成材質は粘着性に優れる軟性誘電材料であり、真空圧縮成形法の圧接に適合される。
ここまでで、二層の導電ユニット構造のパッケージ基板の回路が完成する。先に前記前記第一載置板３１１及び前記第二載置板３１２が除去され、且つ露出される前記第一導電ユニット３３１の下方及び前記第二導電ユニット３３２の上方に第四誘電体材料層３５０が形成され、前記パッケージ基板２００の最下層及び最上層となる（図３Ｃ参照）。前記第四誘電体材料層３５０は前記パッケージ基板の最も外層に形成され、且つ前記第一導電ユニット３３１及び前記第二導電ユニット３３２が包囲され、前記パッケージ基板が外部環境や後続のプロセス工程(例えば、溶接)での損害から保護される。プロセス工程がここまで進むと、本発明の第２実施形態に係るパッケージ基板２００が完成する。
前記第四誘電体材料層３５０には前記第一誘電体材料層３２１或いは第二誘電体材料層３２２と同じか異なる構成材質が選択されるが、本発明ではこれについての制限はない。このほか、上述の図３Ｃの前記第一載置板３１１及び前記第二載置板３１２が除去される工程では、前記第一誘電体材料層３２１及び前記第二誘電体材料層３２２が共に除去され、図３Ｃの前記第一誘電体材料層３２１及び前記第二誘電体材料層３２２の部分は後続の被覆させる前記第四誘電体材料層３５０により代替される。
（第３実施形態）
本実施形態は第２実施形態に類似し、プロセス工程は図３Ｂの前は全て第２実施形態と同じであるため、ここでの再述は省く。図３Ｃに示すように、前記第一載置板３１１及び前記第二載置板３１２が除去された後、前記第一導電ユニット３３１の前記第一開口区内に位置される第一部分３３５が除去され、より広い前記第二部分３３６が残され、前記第二導電ユニット３３２の前記第二開口区内に位置される第一部分３３７が除去され、より広い前記第二部分３３８が残される。研磨方式により除去される場合、前記第一誘電体材料層３２１は前記第一導電ユニット３３１の第一部分３３５の研磨時に同時に研磨されて除去され、前記第二誘電体材料層３２２は前記第二導電ユニット３３２の第一部分３３７の研磨時に同時に研磨されて除去される。この際、前記第四誘電体材料層３５０は露出される前記第一導電ユニット３３１の下方及び露出される前記第二導電ユニット３３２の上方に形成され、これによって前記第一導電ユニット３３１、前記第三誘電体材料層３４０及び前記第二導電ユニット３３２が全て被覆され、これにより形成されるパッケージ基板３００の断面図を示す（図４Ａ参照）。
このほか、前述の工程で前記第四誘電体材料層３５０が形成される前に、金属電気めっき方式により、前記第二導電ユニット３３２の上方に第三導電ユニット３３９が形成され、図４Ｂに示すように、前記第二導電ユニット３３２及び前記第三導電ユニット３３９により厚さがより厚い単一の導線が構成され、回路の電気抵抗が更に低減される。
（第４実施形態）
本実施形態は第２実施形態に類似し、プロセス工程は図２Ｃの前は全て第２実施形態と同じであるため、ここでの再述は省く。図５Ａに示すように、第三誘電体材料層３４０が前記第一導電ユニット３３１に形成され、且つ第四誘電体材料層３５０が前記第二導電ユニット３３２に形成される。次に、前記第二載置板３１２が除去され、且つ前記第二導電ユニット３３２の前記第二開口区内に位置される第一部分３３７が除去され、より広い前記第二部分３３８ が残される(図３Ｃ参照）。研磨方式により除去される場合、前記第二誘電体材料層３２２は前記第二導電ユニット３３２の第一部分３３７の研磨時に同時に研磨されて除去される。前記第四誘電体材料層３５０は前記パッケージ基板の最も外層に形成され、且つ前記第二導電ユニット３３２が包囲され、前記パッケージ基板が外部環境や後続のプロセス工程(例えば、溶接)で損害を受けないように保護される。前記第三誘電体材料層３４０の構成材質は粘着性に優れる軟性誘電材料であり、後続のプロセス工程で用いられる真空圧縮成形法の圧接に適用される。
次は、前記第二導電ユニット３３２が前記第四誘電体材料層３５０と共に前記第三誘電体材料層３４０に粘着される（図５Ｂ参照）。本実施形態では、先に前記第二導電ユニット３３２が前記第四誘電体材料層３５０と共に前記第三誘電体材料層３４０に設置され、圧力が加えられることで前記第一載置板３１１及び前記第四誘電体材料層３５０が前記第三誘電体材料層３４０に向けて押圧される。例えば、真空圧縮成形法により、前記第一載置板３１１及び前記第四誘電体材料層３５０が前記第三誘電体材料層３４０、前記第一導電ユニット３３１及び前記第二導電ユニット３３２と共に圧接されて１つのパッケージ基板が形成される。
ここまでで、二層の導電ユニット構造のパッケージ基板の回路が完成する。先に前記第一載置板３１１が除去され、且つ前記第一導電ユニット３３１の前記第一開口区内に位置される第一部分３３５が除去され、より広い前記第二部分３３６が残される（図３Ｃ参照）。研磨方式により除去される場合、前記第一誘電体材料層２１は前記第一導電ユニット３３１の第一部分３３５の研磨時に同時に研磨されて除去される。
次は、露出される前記第一導電ユニット３３１の下方に第五誘電体材料層３６０が形成され、前記パッケージ基板４００の最底層となり、図５Ｃに示すように、前記パッケージ基板４００が外部環境や後続のプロセス工程で損害を受けないように保護される。前記第五誘電体材料層３６０には前記第四誘電体材料層３５０と同じか異なる構成材質が選択されるが、本発明はこれについての制限はない。
このほか、前述の工程で前記第五誘電体材料層３６０が形成される前に、金属電気めっき方式により、前記第一導電ユニット３３１の下方に第三導電ユニット３３９が形成され、図５Ｄに示すように、前記第一導電ユニット３３１及び前記第三導電ユニット３３９により厚さがより厚い単一の導線が構成され、回路の電気抵抗がより低減される。
以上、本発明の実施形態について図面を参照して詳述したが、具体的な構成はこの実施形態に限られるものではなく、本発明の要旨を逸脱しない範囲の設計変更等も含まれる。
１００ パッケージ基板
２００ パッケージ基板
３００ パッケージ基板
４００ パッケージ基板
１２０ 下層誘電体材料層
１３０ 下層導電ユニット
１４０ 中央層誘電体材料層
１５０ 上層導電ユニット
１６０ 上層誘電体材料層
２１０ 載置板
２２０ 第一誘電体材料層
２２１ 開口区
２３０ 第一導電ユニット
２３１ 第一部分
２３２ 第二部分
２３５ 第三導電ユニット
２４０ 第二誘電体材料層
２５０ 第二導電ユニット
２６０ 第三誘電体材料層
２７０ 第四誘電体材料層
３１１ 第一載置板
３１２ 第二載置板
３２１ 第一誘電体材料層
３２２ 第二誘電体材料層
３２５ 第一開口区
３２６ 第二開口区
３３１ 第一導電ユニット
３３２ 第二導電ユニット
３３５／３３７ 第一部分
３３６／３３８第二部分
３３９ 第三導電ユニット
３４０ 第三誘電体材料層
３５０ 第四誘電体材料層
３６０ 第五誘電体材料層

Claims (18)

  1. 載置板が提供される工程と、
    第一誘電体材料層が前記載置板に形成され、且つ前記第一誘電体材料層がパターン化されることで、開口区が前記第一誘電体材料層内に形成されて、前記載置板が露出される工程と、
    第一導電ユニットが前記載置板に形成されることで、前記開口区に位置される前記第一導電ユニットの高さが前記第一誘電体材料層の厚さより高くなり、且つ前記第一誘電体材料層の上に位置される前記第一導電ユニットの幅が前記開口区の幅より広くなる工程と、
    第二誘電体材料層が前記第一導電ユニットに形成される工程と、
    第二導電ユニットが前記第二誘電体材料層に形成される工程と、
    第三誘電体材料層が前記第二導電ユニットに形成される工程と、
    前記載置板が除去され、且つ前記第一導電ユニットの前記開口区内に位置される部分が除去される工程と、
    第四誘電体材料層が形成されて、前記第一導電ユニットが被覆される工程と、
    を含むことを特徴とするパッケージ基板の製造方法。
  2. 前記第一導電ユニットが形成される工程では、電気めっき方式により形成されることを特徴とする、請求項１に記載のパッケージ基板の製造方法。
  3. 前記第四誘電体材料層が形成される工程の前には、第三導電ユニットが前記第一導電ユニットに形成されることを更に含むことを特徴とする、請求項１に記載のパッケージ基板の製造方法。
  4. 前記第一導電ユニット及び前記第二導電ユニットの構成材質は、銅、ニッケル、錫及びニッケル／金の組み合わせの内から選択されることを特徴とする、請求項１に記載のパッケージ基板の製造方法。
  5. 第一載置板及び第二載置板が提供される工程と、
    第一誘電体材料層が前記第一載置板に形成され、且つ前記第一誘電体材料層がパターン化されることで、第一開口区が前記第一誘電体材料層内に形成されて、前記第一載置板が露出される工程と、
    第二誘電体材料層が前記第二載置板に形成され、且つ前記第二誘電体材料層がパターン化されることで、第二開口区が前記第二誘電体材料層内に形成されて、前記第二載置板が露出される工程と、
    第一導電ユニットが前記第一載置板に形成されることで、前記第一開口区に位置される前記第一導電ユニットの高さが前記第一誘電体材料層の厚さより高くなり、且つ前記第一誘電体材料層の上に位置される前記第一導電ユニットの幅が前記第一開口区の幅より広くなる工程と、
    第二導電ユニットが前記第二載置板に形成されることで、前記第二開口区に位置される前記第二導電ユニットの高さが前記第二誘電体材料層の厚さより高くなり、且つ前記第二誘電体材料層の上に位置される前記第二導電ユニットの幅が前記第二開口区の幅より広くなる工程と、
    第三誘電体材料層が前記第一導電ユニットと前記第二導電ユニットとの間に形成される工程と、
    前記第一載置板及び前記第一誘電体材料層が除去され、且つ前記第二載置板及び前記第二誘電体材料層が除去される工程と、
    第四誘電体材料層が形成されて、前記第一導電ユニット及び前記第二導電ユニットが被覆される工程と、
    を含むことを特徴とするパッケージ基板の製造方法。
  6. 前記第一導電ユニットが形成される工程及び前記第二導電ユニットが形成される工程では、電気めっき方式により形成されることを特徴とする、請求項５に記載のパッケージ基板の製造方法。
  7. 前記第三誘電体材料層が形成される工程は、
    前記第三誘電体材料層が前記第一載置板と前記第二載置板との間に設置され、且つ圧力が加えられることで前記第一載置板及び前記第二載置板が前記第三誘電体材料層に向けて押圧されることを含むことを特徴とする、請求項５に記載のパッケージ基板の製造方法。
  8. 前記第一導電ユニット及び第二導電ユニットの構成材質は、銅、ニッケル、錫及びニッケル／金の組み合わせの内から選択されることを特徴とする、請求項５に記載のパッケージ基板の製造方法。
  9. 第一載置板及び第二載置板が提供される工程と、
    第一誘電体材料層が前記第一載置板に形成され、且つ前記第一誘電体材料層がパターン化されることで、第一開口区が前記第一誘電体材料層内に形成されて、前記第一載置板が露出される工程と、
    第二誘電体材料層が前記第二載置板に形成され、且つ前記第二誘電体材料層がパターン化されることで、第二開口区が前記第二誘電体材料層内に形成されて、前記第二載置板が露出される工程と、
    第一導電ユニットが前記第一載置板に形成されることで、前記第一開口区に位置される前記第一導電ユニットの高さが前記第一誘電体材料層の厚さより高くなり、且つ前記第一誘電体材料層の上に位置される前記第一導電ユニットの幅が前記第一開口区の幅より広くなる工程と、
    第二導電ユニットが前記第二載置板に形成されることで、前記第二開口区に位置される前記第二導電ユニットの高さが前記第二誘電体材料層の厚さより高くなり、且つ前記第二誘電体材料層の上に位置される前記第二導電ユニットの幅が前記第二開口区の幅より広くなる工程と、
    第三誘電体材料層が前記第一導電ユニットと前記第二導電ユニットとの間に形成される工程と、
    前記第一載置板及び前記第二載置板が除去され、且つ前記第一導電ユニットの前記第一開口区内に位置される部分及び前記第二導電ユニットの前記第二開口区内に位置される部分が除去される工程と、
    第四誘電体材料層が形成されて、前記第一導電ユニット及び前記第二導電ユニットが被覆される工程と、
    を含むことを特徴とするパッケージ基板の製造方法。
  10. 前記第一導電ユニットが形成される工程及び前記第二導電ユニットが形成される工程では、電気めっき方式により形成されることを特徴とする、請求項９に記載のパッケージ基板の製造方法。
  11. 前記第三誘電体材料層が形成される工程は、
    前記第三誘電体材料層が前記第一載置板と前記第二載置板との間に設置され、且つ圧力が加えられることで前記第一載置板及び前記第二載置板が前記第三誘電体材料層に向けて押圧されることを含むことを特徴とする、請求項９に記載のパッケージ基板の製造方法。
  12. 前記第四誘電体材料層が形成される工程の前には、第三導電ユニットが前記第一導電ユニットに形成されることを更に含むことを特徴とする、請求項９に記載のパッケージ基板の製造方法。
  13. 前記第一導電ユニット及び第二導電ユニットの構成材質は、銅、ニッケル、錫及ニッケル／金の組み合わせの内から選択されることを特徴とする、請求項９に記載のパッケージ基板の製造方法。
  14. 第一載置板及び第二載置板が提供される工程と、
    第一誘電体材料層が前記第一載置板に形成され、且つ前記第一誘電体材料層がパターン化されることで、第一開口区が前記第一誘電体材料層内に形成されて、前記第一載置板が露出される工程と、
    第二誘電体材料層が前記第二載置板に形成され、且つ前記第二誘電体材料層がパターン化されることで、第二開口区が前記第二誘電体材料層内に形成されて、前記第二載置板が露出される工程と、
    第一導電ユニットが前記第一載置板に形成されることで、前記第一開口区に位置される前記第一導電ユニットの高さが前記第一誘電体材料層の厚さより高くなり、且つ前記第一誘電体材料層の上に位置される前記第一導電ユニットの幅が前記第一開口区の幅より広くなる工程と、
    第二導電ユニットが前記第二載置板に形成されることで、前記第二開口区に位置される前記第二導電ユニットの高さが前記第二誘電体材料層の厚さより高くなり、且つ前記第二誘電体材料層の上に位置される前記第二導電ユニットの幅が前記第二開口区の幅より広くなる工程と、
    第三誘電体材料層が前記第一導電ユニットに形成され、且つ第四誘電体材料層が前記第二導電ユニットに形成される工程と、
    前記第二載置板が除去され、且つ前記第二導電ユニットの前記第二開口区内に位置される部分が除去される工程と、
    前記第二導電ユニットが前記第三誘電体材料層に粘着される工程と、
    前記第一載置板が除去され、且つ前記第一導電ユニットの前記第一開口区内に位置される部分が除去される工程と、
    第五誘電体材料層が形成されて、前記第一導電ユニットが被覆される工程と、
    を含むことを特徴とするパッケージ基板の製造方法。
  15. 前記第一導電ユニットが形成される工程及び前記第二導電ユニットが形成される工程では、電気めっき方式により形成されることを特徴とする、請求項１４に記載のパッケージ基板の製造方法。
  16. 前記第二導電ユニットが前記第三誘電体材料層に粘着される工程は、
    圧力が加えられることで前記第一載置板及び前記第四誘電体材料層が前記第三誘電体材料層に向けて押圧されることを含むことを特徴とする、請求項１４に記載のパッケージ基板の製造方法。
  17. 前記第五誘電体材料層が形成される工程の前には、第三導電ユニットが前記第一導電ユニットに形成されることを更に含むことを特徴とする、請求項１４に記載のパッケージ基板の製造方法。
  18. 前記第一導電ユニット及び第二導電ユニットの構成材質は、銅、ニッケル、錫及ニッケル／金の組み合わせの内から選択されることを特徴とする、請求項１４に記載のパッケージ基板の製造方法。
JP2017001063A 2016-01-08 2017-01-06 パッケージ基板の製造方法 Pending JP2017123464A (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
TW105100616 2016-01-08
TW105100616A TWI566309B (zh) 2016-01-08 2016-01-08 封裝基板之製作方法

Publications (1)

Publication Number Publication Date
JP2017123464A true JP2017123464A (ja) 2017-07-13

Family

ID=58407970

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2017001063A Pending JP2017123464A (ja) 2016-01-08 2017-01-06 パッケージ基板の製造方法

Country Status (3)

Country Link
US (2) US10745818B2 (ja)
JP (1) JP2017123464A (ja)
TW (1) TWI566309B (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6774699B1 (ja) * 2019-03-04 2020-10-28 株式会社プリケン コイル装置及び製造方法

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS61247245A (ja) * 1985-04-25 1986-11-04 Asahi Chem Ind Co Ltd 両面フアインパタ−ン回路
JPH1174625A (ja) * 1997-08-28 1999-03-16 Kyocera Corp 配線基板及びその製造方法
JP2005072001A (ja) * 2003-08-22 2005-03-17 Tyco Electronics Nederland Bv 電気導体要素の製造方法及び電気導体要素
JP2008263125A (ja) * 2007-04-13 2008-10-30 Shinko Electric Ind Co Ltd 配線基板の製造方法及び半導体装置の製造方法及び配線基板
JP2011228605A (ja) * 2010-04-23 2011-11-10 Meiko Electronics Co Ltd プリント基板の製造方法及びこれを用いたプリント基板

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001523390A (ja) * 1994-12-22 2001-11-20 ベネディクト・ジー・ペース 反転型のチップが接合された高い実装効率を有するモジュール
JP4528062B2 (ja) * 2004-08-25 2010-08-18 富士通株式会社 半導体装置およびその製造方法
JP2007158069A (ja) * 2005-12-06 2007-06-21 Shinko Electric Ind Co Ltd 半導体パッケージの外部接続構造及びその製造方法
TWI380756B (en) * 2007-01-25 2012-12-21 Unimicron Technology Corp Circuit structure and process thereof
TWI360213B (en) * 2007-11-19 2012-03-11 Subtron Technology Co Ltd Chip package carrier, chip package and method for
TWI365020B (en) * 2008-03-27 2012-05-21 Unimicron Technology Corp Method of fabricating package substrate having semiconductor component embedded therein
US10325774B2 (en) * 2014-09-18 2019-06-18 Intel Corporation Wurtzite heteroepitaxial structures with inclined sidewall facets for defect propagation control in silicon CMOS-compatible semiconductor devices

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS61247245A (ja) * 1985-04-25 1986-11-04 Asahi Chem Ind Co Ltd 両面フアインパタ−ン回路
JPH1174625A (ja) * 1997-08-28 1999-03-16 Kyocera Corp 配線基板及びその製造方法
JP2005072001A (ja) * 2003-08-22 2005-03-17 Tyco Electronics Nederland Bv 電気導体要素の製造方法及び電気導体要素
JP2008263125A (ja) * 2007-04-13 2008-10-30 Shinko Electric Ind Co Ltd 配線基板の製造方法及び半導体装置の製造方法及び配線基板
JP2011228605A (ja) * 2010-04-23 2011-11-10 Meiko Electronics Co Ltd プリント基板の製造方法及びこれを用いたプリント基板

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6774699B1 (ja) * 2019-03-04 2020-10-28 株式会社プリケン コイル装置及び製造方法

Also Published As

Publication number Publication date
US20200332429A1 (en) 2020-10-22
TW201725633A (zh) 2017-07-16
US20170198406A1 (en) 2017-07-13
US10745818B2 (en) 2020-08-18
TWI566309B (zh) 2017-01-11

Similar Documents

Publication Publication Date Title
KR100800478B1 (ko) 적층형 반도체 패키지 및 그의 제조방법
CN101887879B (zh) 内埋式单层金属层基板、应用之封装件及基板制造方法
US9510453B2 (en) Package carrier
TWI493671B (zh) 具有支撐體的封裝基板及其製法、具有支撐體的封裝結構及其製法
CN104576596B (zh) 半导体基板及其制造方法
TWI403236B (zh) 線路基板製程及線路基板
CN101409238A (zh) 无核层封装基板的制作方法
JP2002184934A (ja) 半導体装置及びその製造方法
JP5611315B2 (ja) パッケージキャリア
US20080182360A1 (en) Fabrication method of semiconductor package
CN101364586A (zh) 封装基板结构及其制作方法
US8697566B2 (en) Bump structure and manufacturing method thereof
JP2009135221A (ja) 多層配線基板及びその製造方法ならびに半導体装置
CN110459521A (zh) 覆晶封装基板和电子封装件
CN108336052B (zh) 金属再布线结构、芯片封装器件及芯片封装器件制作工艺
US20090115036A1 (en) Semiconductor chip package having metal bump and method of fabricating same
TWI724339B (zh) 內建電子零件之構造體
JP2017123464A (ja) パッケージ基板の製造方法
CN214068726U (zh) 天线芯片封装结构
JP5003418B2 (ja) 半導体装置とその製造方法
JP2009135321A (ja) 多層配線基板及びその製造方法ならびに半導体装置
JP6298856B2 (ja) パッケージ基板及びその製造方法
KR101134706B1 (ko) 리드 프레임 및 이의 제조 방법
TWI399839B (zh) 內置於半導體封裝構造之中介連接器
TW201530577A (zh) 被動元件結構及其製作方法

Legal Events

Date Code Title Description
A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20171116

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20171128

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20180703