JP2005072001A - 電気導体要素の製造方法及び電気導体要素 - Google Patents

電気導体要素の製造方法及び電気導体要素 Download PDF

Info

Publication number
JP2005072001A
JP2005072001A JP2004240665A JP2004240665A JP2005072001A JP 2005072001 A JP2005072001 A JP 2005072001A JP 2004240665 A JP2004240665 A JP 2004240665A JP 2004240665 A JP2004240665 A JP 2004240665A JP 2005072001 A JP2005072001 A JP 2005072001A
Authority
JP
Japan
Prior art keywords
conductor
layer
manufacturing
housing
conductor element
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2004240665A
Other languages
English (en)
Other versions
JP4942291B2 (ja
Inventor
Johannes Marinus Jacobus Den Otter
マリヌス ヤコブス デン オッター ヨハネス
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
TE Connectivity Nederland BV
Original Assignee
Tyco Electronics Nederland BV
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Tyco Electronics Nederland BV filed Critical Tyco Electronics Nederland BV
Publication of JP2005072001A publication Critical patent/JP2005072001A/ja
Application granted granted Critical
Publication of JP4942291B2 publication Critical patent/JP4942291B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/10Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern
    • H05K3/20Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern by affixing prefabricated conductor pattern
    • H05K3/205Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern by affixing prefabricated conductor pattern using a pattern electroplated or electroformed on a metallic carrier
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09Shape and layout
    • H05K2201/09818Shape or layout details not covered by a single group of H05K2201/09009 - H05K2201/09809
    • H05K2201/0999Circuit printed on or in housing, e.g. housing as PCB; Circuit printed on the case of a component; PCB affixed to housing
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10TTECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00Metal working
    • Y10T29/49Method of mechanical manufacture
    • Y10T29/49002Electrical device making
    • Y10T29/49117Conductor or circuit manufacturing
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10TTECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00Metal working
    • Y10T29/49Method of mechanical manufacture
    • Y10T29/49002Electrical device making
    • Y10T29/49117Conductor or circuit manufacturing
    • Y10T29/49124On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/49155Manufacturing circuit on or in base
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10TTECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00Metal working
    • Y10T29/49Method of mechanical manufacture
    • Y10T29/49002Electrical device making
    • Y10T29/49117Conductor or circuit manufacturing
    • Y10T29/49124On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/49155Manufacturing circuit on or in base
    • Y10T29/49156Manufacturing circuit on or in base with selective destruction of conductive paths
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10TTECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00Metal working
    • Y10T29/49Method of mechanical manufacture
    • Y10T29/49002Electrical device making
    • Y10T29/49117Conductor or circuit manufacturing
    • Y10T29/49169Assembling electrical component directly to terminal or elongated conductor
    • Y10T29/49171Assembling electrical component directly to terminal or elongated conductor with encapsulating
    • Y10T29/49172Assembling electrical component directly to terminal or elongated conductor with encapsulating by molding of insulating material

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing Of Printed Wiring (AREA)
  • Manufacturing Of Electric Cables (AREA)
  • Manufacturing Of Electrical Connectors (AREA)

Abstract

【課題】簡単で比較的安価に電気導体要素を製造する方法の提供。
【解決手段】電気導体要素は、ハウジング(15)及び導体(13)を有する。ハウジング(15)は成形工程で形成され、導体(13)はハウジング(15)内に埋め込まれる。導体(13)は、金属層(10)上に電鋳工程により形成される。導体(13)及び金属層(10)は成形工程によりハウジング(15)で覆われ、金属層(10)は導体(13)及び形成されたハウジング(15)から除去される。本方法は、電気導体要素を製造する信頼性の高い工程を提供するために、周知の成形工程及び周知の電鋳工程を組み合わせることに利点がある。
【選択図】図7

Description

本発明は、電気導体要素の製造方法及び成形方法により製造される電気導体要素に関する。
3次元射出成形方法を使用して、3次元ハウジング内に導体が直接埋め込まれた3次元射出成形された導体支持部を製造することが可能である。この方法により、複数層の導体をハウジング内に封入することが可能である。導体は、3次元方向に延びるハウジングの表面上に配置できる。
しかし、電気導体要素は、プラスチック箔を製造し、例えばスクリーン印刷工程によりプラスチック箔に導体トレースを付着させることにより、製造することができる。続いて、プラスチック箔は熱成形され、熱成形された箔の後面は3次元導体要素を安定させる、より厚い層によりオーバーモールドされる。
さらに、キャリア膜に回路構造を付着させることは当該分野で公知である。成形工程により、キャリア膜に半製品が製造される。成形工程の後、半製品からキャリア箔が除去される。回路構造を有する半製品は、ハウジング付きの電気導体要素を構成する。
さらに、電気めっき法又は電鋳法により導体を製造することは当該分野で周知である。
特許文献1には、一導体に樹脂半田を使用する1対の電気導体が記載される。電気導体は、合成樹脂製の第1ハウジングと、接触部及び接続部を有する第1端子とを具備する。接触部及び接続部は共に、第1ハウジングの表面に露出する。第2電気導体は、絶縁材料製の第2ハウジングと、第1導体の材料より大きな弾性を有する導電材料製の第2端子とを具備する。
特許文献2には、サブミクロン以下の寸法を有する導電パターンを形成するための構造工程が記載される。特に高電子移動トランジスタ及び金属半導体電界効果トランジスタの形成に関連して基板上の導電パターンの形成のために、マスク及びリソグラフ工程が開示される。この技法により、光学リソグラフィ及び多層携帯整合マスクを使用して半導体基板上にサブミクロン以下の導電パターンを形成できる。この方法は、基層の多層部の深い大量の紫外線暴露の前に従来のフォトレジストに、光学コンタクトリソグラフィを加える工程を有する。金属は、フォトレジストにより形成されるマスク及び基層の多層を介して半導体基板上に付着し、サブミクロン以下の導電パターンを形成する。
特許文献3には、目標コンタクトに電気的接続を達成するためのコンタクト構造の製造方法が記載される。コンタクト構造は、ミクロ製造技術により基板の平坦面に形成された接触器を有する。一形態において、製造方法はプラスチック成形技術を含む。別の形態において、製造方法は灰色基調のフォトマスクを使用するフォトリソグラフィ技術を含む。接触器は、基板に形成された水平部と、水平部の一端に形成された接触部とを少なくとも有する。接触器の水平部のばね力は、接触器が目標コンタクトに対して押圧される際、接触力を与える。さらに別の形態において、コンタクト構造は、接触器が目標コンタクトに対して押圧される際、接触器用に自由空間を与える凹部を有する。
特許文献4には、接続部品を製造する方法が記載される。この方法は、第1面及び第2面を有し除去可能層の離間した第1位置にバイアを形成する可動層を与える。銅等の導電材料は、除去可能層の第1面上の各バイア内に付着され、除去可能層に向かってワイヤまで下方に延びる突起を有する1個以上の可撓性リードを形成する。各リードは、突起の一つに一体に接続された第1端と第2端とを有する。基板は、導電材料上に設けられる。除去可能層は、リードの第1端及び第2端が互いに離れる方向に移動できるように除去される。この結果、リードの少なくとも第1端及び第2端は、ボンディング工程又は溶接工程を使用することなく、基板に接続される。
欧州特許出願公開第1246308号明細書 米国特許第4147740号明細書 米国特許第6218203号明細書 米国特許出願公開第2002/0031905号明細書
本発明は、簡単で比較的安価に電気導体要素を製造する方法を提供することを目的とする。
本発明の目的は、請求項1に従った製造方法、及び請求項9に従った電気導体要素により達成される。
本発明の実施形態は従属請求項に開示される。
本発明の利点は、電鋳工程と、埋め込まれた導体を有する電気導体要素を製造する成形工程との組合せを使用することである。請求項1に従った製造方法の利点は、2工程は周知であり、埋め込まれた導体を有する電気導体要素の比較的安価で信頼性の高い製造を可能にする新たな方法に有利に組み合わされることである。
製造方法の好適な一実施形態において、金属層はフォトレジスト層で覆われる。フォトレジスト層は、導体の一パターンで構成される。構成されたフォトレジスト層は、金属層の電鋳方法により導体を形成するためのマスクとして使用される。電鋳方法用のマスクとしてフォトレジスト層を使用する結果、簡単で比較的安価な方法になる。
電鋳法により導体を形成した後、フォトレジスト層が除去され、導体要素及び金属層の表面が成形法により成形材料で覆われる。ハウジングを成形した後、金属層はエッチング工程により除去される。
本発明の一実施形態において、導体は、金属層上のより小さな面、及びフォトレジスト層上の肩を有するより広い面で形成される。
この形状は、導体が肩によりハウジングに確実に固定されるという利点を有する。
本発明の好適な一実施形態において、金属層はアルミニウム箔製である。
好適には、金及びニッケル製の第2層は金属層に付着され、導体要素は銅製であり第2層上に付着される。この層構造の結果、導体及び金属層を形成する銅が良好に付着する。
以下、添付図面を参照して本発明を説明する。図1ないし図8は、ハウジングを有する電気接続要素と、電気接続要素に埋め込まれた導体を製造する製造方法の異なる工程を示す。
図1は、上層16で覆われる金属層10の断面図である。好適には金属層10としてアルミニウム箔が使用される。アルミニウム箔の厚さは50〜100μmの間で変えてもよい。上層16は、1〜10μmの間の厚さを有する銅層であってもよい。上層16には、フォトレジスト層12が付着される。フォトレジスト層12はフォトマスク層11で覆われる。フォトレジスト層12は、導体の一パターンに従ったフォトマスク層11を使用して構成される。この目的のために、フォトレジスト層12は、図2に示されるように金属層10から所定のパターンで除去される。フォトレジスト層12の凹部14は、導体13の形状を有する。次に、フォトマスク層11がフォトレジスト層12から除去される。
この工程の後、ニッケルの開始層17が、上層16の空き表面に電鋳法で付着する。開始層17は、約2〜8μmの厚さを有してもよい。次に、充填層18が開始層17上に電鋳工程により付着する。充填層18は銅製であってもよく、フォトレジスト層12に対して平坦な端面を有する。開始層17及び充填層18は、線の形態の導体13を構成する。これは図3に示される。本発明の好適な一実施形態において、これら導体13の金属層は、例えばアルミニウム、銅、又はアルミニウム及び銅の組合せの層からなる。
好適な一実施形態において、充填層18は、フォトレジスト層12の表面に配置された肩19を有して付着する。充填層18は、図4に示される断面図にマッシュルームの形状で示される。
充填層18は、フォトレジスト層12の凹部14に付着する。付着により、材料も、凹部14の境界にフォトレジスト層12の表面に付着する。従って、導体13の肩19は、フォトレジスト層12上に配置される。
本発明の好適な一実施形態において、第2上層20は、図5に示されるように充填層18の上に付着する。第2上層20は、めっき工程により形成されるニッケル及び金の合金製か、浸漬工程により形成される錫製である。
本発明の好適な一実施形態において、導体13を有する金属層は、可撓性回路膜を構成する。可撓性回路膜は、図6に示されるように切断され3次元的に形成することができる。
この工程の後、フォトレジスト層12は、例えばエッチング工程により除去され、導体13及び金属層10の空き表面は、成形工程により成形材料21で覆われる。成形材料として、例えばプラスチック複合物が使用可能である。成形材料は、導体13が埋め込まれるハウジング15を構成する。この工程は図7に示される。
その次に、金属層10が導体13から除去され、上層16がエッチング工程により除去される。続く工程において、上層16が除去され、開始層17は第3上層22で覆われる。第3層22は、第2上層20と同じ工程及び同じ材料で製造される。この工程は図8に示される。ハウジングは、引き続く形成工程により形成され得る絶縁層を構成して3次元成形相互接続デバイスを成形するように、小さな板の形状を有してもよい。この工程は、例えば携帯電話用の同軸導体等の電気導体要素を製造するために使用されてもよい。同軸導体は、試験及び自動車キット用途に使用される携帯電話用の切換同軸導体として使用することができる。同軸導体の切換機能は、携帯電話の内部アンテナから外部の自動車アンテナまで信号を伝送するのに使用してもよい。
本発明の電気接続要素に埋め込まれた導体を製造する製造方法の一工程を示し、上層で覆われる金属層の断面図である。 本発明の電気接続要素に埋め込まれた導体を製造する製造方法の一工程を示し、所定のパターンでフォトレジストが除去された状態を示す断面図である。 本発明の電気接続要素に埋め込まれた導体を製造する製造方法の一工程を示し、凹部に充填された充填層を示す断面図である。 本発明の電気接続要素に埋め込まれた導体を製造する製造方法の一工程を示し、さらに充填層が充填された状態の断面図である。 本発明の電気接続要素に埋め込まれた導体を製造する製造方法の一工程を示し、充填層の上に第2上層が付着した状態を示す断面図である。 3次元的に形成された可撓性回路膜を示す斜視図である。 本発明の電気接続要素に埋め込まれた導体を製造する製造方法の一工程を示し、成形材料で覆われた状態を示す断面図である。 本発明の電気接続要素に埋め込まれた導体を製造する製造方法の一工程を示し、金属層及び上層が除去され、開始層が第3上層で覆われた状態を示す断面図である。
符号の説明
10 金属層
12 フォトレジスト層
13 導体
14 凹部
15 ハウジング
16 上層
17 開始層
18 充填層
19 肩
20 第2上層
22 第3上層

Claims (9)

  1. ハウジングは成形工程により形成され、導体は、前記ハウジング内に埋め込まれると共に金属層上に電鋳工程で形成される、ハウジング及び導体を有する電気導体要素の製造方法において、
    前記導体及び前記金属層は、成形工程により前記ハウジングで覆われ、
    前記金属層は、前記導体及び前記ハウジングから除去されることを特徴とする電気導体要素の製造方法。
  2. 前記金属層はフォトレジスト層で覆われており、
    前記導体の一パターンは前記フォトレジスト層から除去され、
    前記フォトレジスト層は、前記金属層の電鋳工程によって前記導体を付着するためのマスクとして使用されることを特徴とする請求項1記載の電気導体要素の製造方法。
  3. 前記フォトレジスト層は前記金属層の表面から除去され、
    前記導体及び前記金属層の表面は、成形工程によりプラスチック材料で覆われ、
    前記金属層は、エッチング工程により除去されることを特徴とする請求項1又は2記載の電気導体要素の製造方法。
  4. 前記導体は、前記フォトレジスト層の凹部内に、前記フォトレジスト層上に肩を有して付着されることを特徴とする請求項1ないし3のうちいずれか1項記載の電気導体要素の製造方法。
  5. 前記金属層はアルミニウム箔製であることを特徴とする請求項1ないし4のうちいずれか1項記載の電気導体要素の製造方法。
  6. 前記電鋳工程の前に、前記金属層上に上層が付着されることを特徴とする請求項1ないし5のうちいずれか1項記載の電気導体要素の製造方法。
  7. 金属の開始層が電鋳工程により形成され、
    前記開始層には、前記導体を形成するために充填層が付着されることを特徴とする請求項1ないし6のうちいずれか1項記載の電気導体要素の製造方法。
  8. 前記導体の上及び下の一方又は両方に、第2上層又は第3上層がそれぞれ付着されることを特徴とする請求項1ないし7のうちいずれか1項記載の電気導体要素の製造方法。
  9. ハウジング及び導体を有する電気導体要素であって、
    前記ハウジングは成形工程により製造され、
    前記導体は、前記ハウジング内に埋め込まれ、
    前記電気導体要素は、請求項1の製造方法により製造されることを特徴とする電気導体要素。
JP2004240665A 2003-08-22 2004-08-20 電気導体要素の製造方法及び電気導体要素 Expired - Fee Related JP4942291B2 (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
EP03019030.0 2003-08-22
EP03019030 2003-08-22

Publications (2)

Publication Number Publication Date
JP2005072001A true JP2005072001A (ja) 2005-03-17
JP4942291B2 JP4942291B2 (ja) 2012-05-30

Family

ID=34400455

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2004240665A Expired - Fee Related JP4942291B2 (ja) 2003-08-22 2004-08-20 電気導体要素の製造方法及び電気導体要素

Country Status (3)

Country Link
US (1) US7235432B2 (ja)
JP (1) JP4942291B2 (ja)
CN (1) CN100543884C (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2017123464A (ja) * 2016-01-08 2017-07-13 恆勁科技股分有限公司Phoenix Pioneer Technology Co.,Ltd. パッケージ基板の製造方法

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI498062B (zh) * 2014-01-17 2015-08-21 Kaitronic Technology Co Ltd The process of carrying board

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
GB2229864A (en) * 1988-10-24 1990-10-03 Peter L Moran Moulded circuit hoard
JPH04130792A (ja) * 1990-09-21 1992-05-01 Tanaka Kikinzoku Kogyo Kk 回路基板の製造方法
JP2002004077A (ja) * 2000-06-20 2002-01-09 Kyushu Hitachi Maxell Ltd 電鋳製品およびその製造方法

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4147740A (en) * 1976-09-15 1979-04-03 General Electric Company Graft modified polyethylene process and product
US6218203B1 (en) * 1999-06-28 2001-04-17 Advantest Corp. Method of producing a contact structure
US6461892B2 (en) * 2000-01-26 2002-10-08 Tessera, Inc. Methods of making a connection component using a removable layer
DE10031204A1 (de) * 2000-06-27 2002-01-17 Infineon Technologies Ag Systemträger für Halbleiterchips und elektronische Bauteile sowie Herstellungsverfahren für einen Systemträger und für elektronische Bauteile
JP2002298993A (ja) 2001-03-30 2002-10-11 Jst Mfg Co Ltd 片方に樹脂ハンダを用いた一対の電気コネクタ

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
GB2229864A (en) * 1988-10-24 1990-10-03 Peter L Moran Moulded circuit hoard
JPH04130792A (ja) * 1990-09-21 1992-05-01 Tanaka Kikinzoku Kogyo Kk 回路基板の製造方法
JP2002004077A (ja) * 2000-06-20 2002-01-09 Kyushu Hitachi Maxell Ltd 電鋳製品およびその製造方法

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2017123464A (ja) * 2016-01-08 2017-07-13 恆勁科技股分有限公司Phoenix Pioneer Technology Co.,Ltd. パッケージ基板の製造方法

Also Published As

Publication number Publication date
CN100543884C (zh) 2009-09-23
JP4942291B2 (ja) 2012-05-30
US20050076499A1 (en) 2005-04-14
CN1591703A (zh) 2005-03-09
US7235432B2 (en) 2007-06-26

Similar Documents

Publication Publication Date Title
JP4278982B2 (ja) 基板上に超小型電子ばね構造体を作製するための方法
US8099865B2 (en) Method for manufacturing a circuit board having an embedded component therein
JP6436396B2 (ja) 半導体パッケージング用の多層基板および多層基板を製造する方法
TWI644598B (zh) 電路板結構及其形成方法
WO2016181706A1 (ja) 電子回路モジュール
TW201132257A (en) Embedded printed circuit board, multi-layer printed circuit board and manufacturing method thereof
JP2008300827A (ja) 発光ダイオードのリードフレームおよびその製造方法
JP4566866B2 (ja) 半導体パッケージ、半導体パッケージの実装構造、半導体パッケージの製造方法
TW201422082A (zh) 具有元件設置區之基板結構及其製程
JP4503604B2 (ja) 電子パッケージ及びそれを構成する方法
JPH08264749A (ja) 凹部を含んだ基体上に導電通路を形成する方法
TW200828472A (en) Method for fabricating a circuit
TW200504899A (en) Wiring board and the manufacturing method thereof
JP2004514316A (ja) 電子デバイス、電子デバイスを有する半導体デバイス、及び電子デバイスを製造する方法
JP4942291B2 (ja) 電気導体要素の製造方法及び電気導体要素
JP2008108882A (ja) 電子部品とその製造方法
KR100962602B1 (ko) 전기적 접촉장치 및 그 제조방법
JP2015532010A (ja) 導体パッドをプリント回路基板にゼロ・アンダーカット技術を用いて形成するための方法及び構造
KR101846303B1 (ko) 양방향 도전성 모듈, 반도체 테스트 소켓, 그리고 그 제조방법
TWI728410B (zh) 電路板結構及其製作方法
JP2009076666A (ja) 半導体装置の製造方法
US7117592B2 (en) Method of manufacturing a connector
EP1509070A2 (en) Method for producing an electrical conductor element and electrical conductor element
TWI464968B (zh) 連接器結構及其製作方法
JP2017188604A (ja) リードフレーム及び半導体装置、並びにそれらの製造方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20070718

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20100922

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20101222

A602 Written permission of extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A602

Effective date: 20101228

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20110119

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20110323

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20110617

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20120228

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20120228

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20150309

Year of fee payment: 3

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees