CN100543884C - 生产电导体元件的方法及电导体元件 - Google Patents

生产电导体元件的方法及电导体元件 Download PDF

Info

Publication number
CN100543884C
CN100543884C CN200410057810.7A CN200410057810A CN100543884C CN 100543884 C CN100543884 C CN 100543884C CN 200410057810 A CN200410057810 A CN 200410057810A CN 100543884 C CN100543884 C CN 100543884C
Authority
CN
China
Prior art keywords
conductor
layer
housing
top layer
conductive elements
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
CN200410057810.7A
Other languages
English (en)
Other versions
CN1591703A (zh
Inventor
约翰尼斯·M·J·登奥特
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
TE Connectivity Nederland BV
Original Assignee
Tyco Electronics Nederland BV
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Tyco Electronics Nederland BV filed Critical Tyco Electronics Nederland BV
Publication of CN1591703A publication Critical patent/CN1591703A/zh
Application granted granted Critical
Publication of CN100543884C publication Critical patent/CN100543884C/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/10Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern
    • H05K3/20Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern by affixing prefabricated conductor pattern
    • H05K3/205Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern by affixing prefabricated conductor pattern using a pattern electroplated or electroformed on a metallic carrier
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09Shape and layout
    • H05K2201/09818Shape or layout details not covered by a single group of H05K2201/09009 - H05K2201/09809
    • H05K2201/0999Circuit printed on or in housing, e.g. housing as PCB; Circuit printed on the case of a component; PCB affixed to housing
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10TTECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00Metal working
    • Y10T29/49Method of mechanical manufacture
    • Y10T29/49002Electrical device making
    • Y10T29/49117Conductor or circuit manufacturing
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10TTECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00Metal working
    • Y10T29/49Method of mechanical manufacture
    • Y10T29/49002Electrical device making
    • Y10T29/49117Conductor or circuit manufacturing
    • Y10T29/49124On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/49155Manufacturing circuit on or in base
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10TTECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00Metal working
    • Y10T29/49Method of mechanical manufacture
    • Y10T29/49002Electrical device making
    • Y10T29/49117Conductor or circuit manufacturing
    • Y10T29/49124On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/49155Manufacturing circuit on or in base
    • Y10T29/49156Manufacturing circuit on or in base with selective destruction of conductive paths
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10TTECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00Metal working
    • Y10T29/49Method of mechanical manufacture
    • Y10T29/49002Electrical device making
    • Y10T29/49117Conductor or circuit manufacturing
    • Y10T29/49169Assembling electrical component directly to terminal or elongated conductor
    • Y10T29/49171Assembling electrical component directly to terminal or elongated conductor with encapsulating
    • Y10T29/49172Assembling electrical component directly to terminal or elongated conductor with encapsulating by molding of insulating material

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing Of Printed Wiring (AREA)
  • Manufacturing Of Electric Cables (AREA)
  • Manufacturing Of Electrical Connectors (AREA)

Abstract

本发明涉及一种生产带有壳体和导体的电导体元件的方法,所述壳体通过模制工艺制成,所述导体嵌入所述壳体,通过电成型工艺在金属层上生产所述导体。导体和金属层通过模制工艺被壳体覆盖,并且将金属层从所述导体和所述壳体除去。该方法有利地组合公知的模制工艺和公知的电成型工艺,从而提供了一种生产电导体元件的可靠方法。

Description

生产电导体元件的方法及电导体元件
技术领域
本发明涉及一种生产电导体元件的方法以及一种通过模制工艺生产的电导体元件。
背景技术
通过使用三维注模工艺,可以生产三维注模制导体支持件,其中,导体直接嵌入三维壳体。通过这种方法,可以将导体的若干层封闭在壳体中。该导体可以布置在壳体的表面上,并且在三维空间方向上延伸。
但是,可以通过制造塑料薄片、通过例如网板印制工艺(screen printingprocess)在塑料薄片上沉积导体迹线(conductor trace)来生产电导体元件。随后,对塑料薄片进行热成型,并且热成型薄片的背面通过较厚的层进行超模制(over-moulded),从而为三维导体元件提供稳定性。
此外,在载体薄膜上沉积电路结构是本领域现有技术中已知的。通过模制工艺在载体薄膜上生产工件。在模制工序之后,将载体薄膜从工件除去。带有电路结构的工件构成带有壳体的电导体元件。
此外,通过电镀或电成型(electroform)工艺生产导体是本领域现有技术中已知的。
欧洲专利申请EP1246308A2描述了一种在一个导体中使用树脂焊料的电导体对。该电导体包括由合成树脂制成的第一壳体和具有接触部分和连接部分的第一端子,所述两个部分都暴露在所述第一壳体的表面上。第二电导体包括由绝缘材料制成的第二壳体和由导电材料制成的第二端子,经过第二导体的导电材料的电流高于流经第一导体的材料的。
US专利4147740描述了一种制造具有小于半微米尺寸的导电布图的结构化方法。公开了使用掩膜和蚀刻工艺(lithographic process)在衬底上形成导电布图,尤其是高电迁移性晶体管和金属半导体场效应晶体管的形成的相连。通过该技术可以通过使用光蚀刻和多层便携式一致性掩膜(conformablemask)在半导体衬底上形成小于半微米的导电布图。该方法包括在将下置多层部分暴露在深度UV流之后将光学接触蚀刻应用于传统的光刻胶。通过以光刻胶和下置多层形成的掩膜在半导体衬底上沉淀金属,从而生产小于半微米的导电布图。
US专利6218203B1描述了一种生产用以实现和接触目标相连的接触结构的方法。该接触结构包括通过微制造技术形成在衬底的平面表面上的接触体。一方面,该生产方法涉及塑模模制技术。另一方面,该生产方法涉及使用灰质(grey tone)光掩膜的光蚀刻技术。该接触体具有至少一个形成在衬底上的水平部分和形成在水平部分一端上的接触部分。当接触体被压向接触目标时,接触体的水平部分的弹力提供接触力。在进一步的方面,该接触结构包括用于当接触体被压向接触目标时为接触体提供自由空间的凹部。
US专利申请公开US2002/0031905A1描述了一种生产连接组件的方法。该方法设置具有第一和第二表面的可除层,并且在可除层的分隔开的第一位置形成通孔。例如铜的导电材料沉积在可除层的第一表面上以及每个通孔中,从而形成一个或多个包括向着可除层向下延伸到电线的突起的柔性引导件。每个引导件包括:和突起中的一个连接成一体的第一端;以及第二端。衬底设置在导电材料之上。将该可除层除去,从而使得引导件的第一和第二端能够彼此离开。结果,至少引导件的第一端或第二端和衬底相连,而没有使用粘结或焊接步骤。
发明内容
本发明的目的是提供一种简单和相对便宜的生产电导体元件的方法以及电导体。
为实现上述目的,根据本发明第一方面,提供了一种用于生产带有壳体和导体的电导体元件的方法,所述壳体通过模制工艺制成,所述导体嵌入所述壳体中,通过电成型工艺在沉积在金属层上的顶层上生产所述导体,其特征在于,导体和顶层通过模制工艺被壳体覆盖,并且将金属层和顶层从所述导体和所述壳体除去,其中,通过电成型工艺在顶层上生产金属起始层,在金属起始层上沉积填充层,以生产由所述金属起始层和填充层构成的所述导体。
优选地,所述顶层被光刻层覆盖,将导体布图从光刻层除去,将如此结构的光刻层用作通过电成型工艺在顶层上沉积导体的掩膜,其中所述光刻层具有所述导体布设其中的凹部。
优选地,将所述光刻层从顶层的表面除去,导体和顶层表面通过模制工艺被塑料材料覆盖,通过蚀刻工艺将金属层和顶层除去。
优选地,将导体沉积在光刻层的凹部中,并且在光刻层上具有肩部。
优选地,金属层由铝薄片制成。
优选地,在导体的顶部上沉积第二顶层和/或在导体的底部下面沉积第三顶层。
根据本发明另一方面,提供了一种带有壳体和导体的电导体元件,所述壳体通过模制工艺制成,所述导体嵌入所述壳体并由金属起始层和填充层构成,所述电导体元件通过如本发明第一方面所述的方法生产。
本发明的优点是使用电成型工艺和模制工艺的结合来生产带有嵌入导体的电导体元件。根据不分明方法的优点是:两种工艺都是已知的,并且可以结合成为一种新的工艺,通过其可以相对便宜和可靠地生产带有嵌入导体的电导体元件。
在该方法的优选实施方式中,金属层被光刻层覆盖。该光刻层构造有半导体的布图。如此构造的光刻层用作通过金属层的电成型工艺形成导体的掩膜。将光刻层用作电成型工艺的掩膜可以得到简单和相对便宜的工艺过程。
在通过电成型工艺形成导体后,将光刻层除去,并且通过模制工艺用模制材料覆盖金属层的表面。在模制壳体后,通过蚀刻工艺将金属层除去。
在本发明的优选实施方式中,将导体形成为在金属层上具有较小面,在光刻层上具有带肩部的较宽面。
这种形状的优点是导体可以可靠地通过肩部固定在壳体中。
在本发明的优选实施方式中,金属层由铝薄片制成。
优选地,在金属层上沉积由金和镍制成的第二层,导体元件由铜制成并且沉积在第二层上。由于这种层结构,可以得到形成导体和金属层的铜的良好沉积特性。
附图说明
参照随后的附图解释本发明。
图1至图8示出生产带有壳体和嵌入壳体内的导体的电连接元件的生产工艺的不同步骤。
具体实施方式
图1示出被顶层16覆盖的金属层10的截面图。优选将铝薄片用作金属层10。铝薄片的厚度可以在50到100μm之间变化。顶层16可以是厚度在1到10μm之间的铜层。在顶层16上沉积形成光刻层12。该光刻层12被光掩膜层11覆盖。根据半导体的布图使用光掩膜层11对光刻层12进行构造。为此,如图2所示,按照给定的布图将光刻层12从金属层10上除去。光刻层12的凹部14具有导体13的形状。然后,将光掩膜层11从光刻层12除去。
该步骤之后,通过电成型工艺在顶层16的自由面上沉积由镍制成的起始层17。该起始层的厚度可以在大约2到8μm之间。然后,通过电成型工艺在起始层17上沉积填充层18。该填充层18可以由铜制成并且具有到光刻层12的平面端面。该起始层17和填充层18构成了以直线造型的导体13。如图3所示。在本发明的优选实施方式中,这些导体13的金属层由例如铝或铜或者铝/铜层的组合制成。
在优选实施方式中,沉积填充层18,使其具有肩部19,该肩部布置在光刻层12的表面上。如图4所示,填充层18显示出蘑菇形的截面。
填充层18沉积在光刻层12的凹部14中。通过沉积,材料也在凹部14的边界处沉积在光刻层12的表面上。所以,导体13的肩部19布置在光刻层12上。
在本发明的优选实施方式中,如图5所示,在填充层18的顶部沉积形成第二顶层20。该第二顶层20通过镀覆工艺由镍和金的合金制成,或者通过由浸没工艺(immersion process)生产的锡层制成。
在本发明的优选实施方式中,带有导体13的金属层构成柔性电路膜。该柔性电路膜可以三个空间方向上切割和/或形成,如图6所示。
此后,例如通过蚀刻工艺将光刻层12除去,通过模制工艺用模制材料21覆盖金属层10的自由表面。对于模制材料,可以使用例如塑料合成物。该模制材料构成壳体15,导体13嵌入该壳体中。这一工艺步骤示出在图7中。
之后,通过蚀刻工艺将金属层10从导体13和顶层16除去。在后续的步骤中,顶层16被除去,起始层17被第三顶层22覆盖。该第三顶层22通过与第二顶层20相同的工艺和材料生产。该工艺步骤示出在图8中。壳体可以具有小板的形状,这样,壳体构成了可以通过随后的成型工艺形成的电绝缘层,从而制成三维模制的互连器件。该工艺可以被用来生产例如用于移动电话的同轴导体的电导体元件。同轴导体可以用作移动电话的切换同轴导体,用于测试和车辆套件应用(car kit application)。同轴导体的切换功能可以用来从移动电话的内部电话天线到外部车辆天线传输信号。

Claims (7)

1、一种用于生产带有壳体和导体的电导体元件的方法,所述壳体通过模制工艺制成,所述导体嵌入所述壳体中,通过电成型工艺在沉积在金属层上的顶层上生产所述导体,其特征在于,导体和顶层通过模制工艺被壳体覆盖,并且将金属层和顶层从所述导体和所述壳体除去,其中,通过电成型工艺在顶层上生产金属起始层,在金属起始层上沉积填充层,以生产由所述金属起始层和填充层构成的所述导体。
2、如权利要求1所述的方法,其特征在于,所述顶层被光刻层覆盖,将导体布图从光刻层除去,将如此结构的光刻层用作通过电成型工艺在顶层上沉积导体的掩膜,其中所述光刻层具有所述导体布设其中的凹部。
3、如权利要求2所述的方法,其特征在于,将所述光刻层从顶层的表面除去,导体和顶层表面通过模制工艺被塑料材料覆盖,通过蚀刻工艺将金属层和顶层除去。
4、如权利要求2所述的方法,其特征在于,将导体沉积在光刻层的凹部中,并且在光刻层上具有肩部。
5、如权利要求1至4中任一项所述的方法,其特征在于,金属层由铝薄片制成。
6、如权利要求1至4中任一项所述的方法,其特征在于,在导体的顶部上沉积第二顶层和/或在导体的底部下面沉积第三顶层。
7、一种带有壳体和导体的电导体元件,所述壳体通过模制工艺制成,所述导体嵌入所述壳体并由金属起始层和填充层构成,其特征在于,所述电导体元件通过如权利要求1所述的方法生产。
CN200410057810.7A 2003-08-22 2004-08-18 生产电导体元件的方法及电导体元件 Expired - Fee Related CN100543884C (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
EP03019030 2003-08-22
EP03019030.0 2003-08-22

Publications (2)

Publication Number Publication Date
CN1591703A CN1591703A (zh) 2005-03-09
CN100543884C true CN100543884C (zh) 2009-09-23

Family

ID=34400455

Family Applications (1)

Application Number Title Priority Date Filing Date
CN200410057810.7A Expired - Fee Related CN100543884C (zh) 2003-08-22 2004-08-18 生产电导体元件的方法及电导体元件

Country Status (3)

Country Link
US (1) US7235432B2 (zh)
JP (1) JP4942291B2 (zh)
CN (1) CN100543884C (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI498062B (zh) * 2014-01-17 2015-08-21 Kaitronic Technology Co Ltd The process of carrying board

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI566309B (zh) * 2016-01-08 2017-01-11 恆勁科技股份有限公司 封裝基板之製作方法

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4147740A (en) 1976-09-15 1979-04-03 General Electric Company Graft modified polyethylene process and product
GB8824826D0 (en) * 1988-10-24 1988-11-30 Moran P Moulded circuit board
JPH04130792A (ja) * 1990-09-21 1992-05-01 Tanaka Kikinzoku Kogyo Kk 回路基板の製造方法
US6218203B1 (en) 1999-06-28 2001-04-17 Advantest Corp. Method of producing a contact structure
US6461892B2 (en) 2000-01-26 2002-10-08 Tessera, Inc. Methods of making a connection component using a removable layer
JP2002004077A (ja) * 2000-06-20 2002-01-09 Kyushu Hitachi Maxell Ltd 電鋳製品およびその製造方法
DE10031204A1 (de) * 2000-06-27 2002-01-17 Infineon Technologies Ag Systemträger für Halbleiterchips und elektronische Bauteile sowie Herstellungsverfahren für einen Systemträger und für elektronische Bauteile
JP2002298993A (ja) 2001-03-30 2002-10-11 Jst Mfg Co Ltd 片方に樹脂ハンダを用いた一対の電気コネクタ

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI498062B (zh) * 2014-01-17 2015-08-21 Kaitronic Technology Co Ltd The process of carrying board

Also Published As

Publication number Publication date
JP2005072001A (ja) 2005-03-17
US20050076499A1 (en) 2005-04-14
JP4942291B2 (ja) 2012-05-30
US7235432B2 (en) 2007-06-26
CN1591703A (zh) 2005-03-09

Similar Documents

Publication Publication Date Title
TW200504899A (en) Wiring board and the manufacturing method thereof
CN100576971C (zh) 独立焊垫的无导线电镀方法
CN100543884C (zh) 生产电导体元件的方法及电导体元件
US20050156703A1 (en) Magnetic toroid connector
JP4737092B2 (ja) 成形加工用回路基板とこれを用いて得られた立体回路
US20220279656A1 (en) Method of making a molded interconnect device
CN104966709A (zh) 封装基板及其制作方法
CN101888748B (zh) 电路板的制作方法
EP1509070A2 (en) Method for producing an electrical conductor element and electrical conductor element
JP2010087155A (ja) 多層立体回路基板の製造方法
JP4326014B2 (ja) 回路基板とその製造方法
TWI385765B (zh) 內埋式線路結構及其製作方法
JPH07221412A (ja) プリント配線板およびその製造方法
JP4113091B2 (ja) 接続装置の製造方法
CN101636044B (zh) 内埋式线路结构及其制作方法
KR20130049440A (ko) 도체 라인 겸 비아 제조용 스탬프, 그리고 상기 도체 라인 겸 비아 제조용 스탬프를 이용한 코일 부품의 제조 방법
JP3783544B2 (ja) Mid製造方法
CN203206584U (zh) 用于生产印制电路板的半成品
JP2001332152A (ja) 金属片付mid
KR101580866B1 (ko) 회로기판 및 이의 제조방법
JPH08264988A (ja) 立体回路基板、及び、その製造方法
KR101513293B1 (ko) 도체 패턴 형성 방법
JP5481002B1 (ja) コネクタの製造方法
CN203434319U (zh) 连接器
JP4010684B2 (ja) 回路基板の製造法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
CF01 Termination of patent right due to non-payment of annual fee
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20090923

Termination date: 20190818