JPH08264988A - 立体回路基板、及び、その製造方法 - Google Patents

立体回路基板、及び、その製造方法

Info

Publication number
JPH08264988A
JPH08264988A JP6608595A JP6608595A JPH08264988A JP H08264988 A JPH08264988 A JP H08264988A JP 6608595 A JP6608595 A JP 6608595A JP 6608595 A JP6608595 A JP 6608595A JP H08264988 A JPH08264988 A JP H08264988A
Authority
JP
Japan
Prior art keywords
resist
peripheral surface
conductive film
dimensional
layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP6608595A
Other languages
English (en)
Inventor
Toshiyuki Suzuki
俊之 鈴木
Jun Matsuyama
純 松山
Kunji Nakajima
勲二 中嶋
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Electric Works Co Ltd
Original Assignee
Matsushita Electric Works Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Matsushita Electric Works Ltd filed Critical Matsushita Electric Works Ltd
Priority to JP6608595A priority Critical patent/JPH08264988A/ja
Publication of JPH08264988A publication Critical patent/JPH08264988A/ja
Pending legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00Printed circuits
    • H05K1/02Details
    • H05K1/0213Electrical arrangements not otherwise provided for
    • H05K1/0216Reduction of cross-talk, noise or electromagnetic interference
    • H05K1/0218Reduction of cross-talk, noise or electromagnetic interference by printed shielding conductors, ground planes or power plane
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00Printed circuits
    • H05K1/02Details
    • H05K1/0284Details of three-dimensional rigid printed circuit boards

Landscapes

  • Shielding Devices Or Components To Electric Or Magnetic Fields (AREA)
  • Structure Of Printed Boards (AREA)
  • Manufacturing Of Printed Circuit Boards (AREA)

Abstract

(57)【要約】 【目的】 磁気シールド層を有する薄型、且つ凹型の立
体回路基板、及び、磁気シールド層を容易に形成する立
体回路基板の製造方法を提供する。 【構成】 立体回路基板は、絶縁性を有し、上方に開口
した窪み7を有する凹型の立体成形品1、この立体成形
品1の内周面5に形成した導体回路2、及び、この立体
成形品1の外周面6を覆って、レジスト層4で被覆され
た導電層3を備える。その製造方法は、凹型の立体成形
品1の全面に導電膜11を形成し、この導電膜11上に
レジストを電着した後に、上記立体成形品1の内周面5
は、電着したレジストに回路パターンをを露光し、この
内周面5に導電膜11aからなる導体回路2を形成する
と共に、上記立体成形品1の外周面6は、電着したレジ
ストを硬化させ、上記外周面6に導電膜11bからなる
導電層3をレジスト層4で被覆した状態で保持する。上
記外周面6の導電層3を磁気シールド層として使用す
る。

Description

【発明の詳細な説明】
【0001】
【産業上の利用分野】本発明は電子機器等に用いられる
凹型の立体回路基板、及び、その製造方法に関するもの
である。
【0002】
【従来の技術】導体回路を形成した回路板をケーシング
内に収納して用いているが、電子部品の小型化、薄型化
に伴い、回路板自体をケーシングとして使用する凹型の
立体回路基板が多用されてきている。この立体回路基板
を図3に示す。この立体回路基板は、射出成形等で作製
された薄型、且つ凹型の立体成形品21の内周面25に
銅メッキ等により導体回路22を形成し、上記立体成形
品21をケーシングとして、装置に装着する。一方、電
子部品のノイズ対策として金属からなる磁気シールド層
を形成することが知られている。上記立体回路基板にお
いても、この磁気シールド層の形成が求められている。
【0003】
【発明が解決しようとする課題】本発明は上述の事実に
鑑みてなされたもので、その目的とするところは、磁気
シールド層を有する薄型、且つ凹型の立体回路基板、及
び、磁気シールド層を容易に形成する立体回路基板の製
造方法を提供することにある。
【0004】
【課題を解決するための手段】本発明の請求項1に係る
立体回路基板は、絶縁性を有し、上方に開口した窪み7
を有する凹型の立体成形品1、この立体成形品1の内周
面5に形成した導体回路2、及び、この立体成形品1の
外周面6を覆って、レジスト層4で被覆された導電層3
を備えることを特徴とする。
【0005】本発明の請求項2に係る立体回路基板の製
造方法は、絶縁性を有し、上方に開口した窪み7を有す
る凹型の立体成形品1の全面に導電膜11を形成し、こ
の導電膜11上にレジスト12を電着した後に、上記立
体成形品1の内周面5は、電着したレジスト12aに回
路パターンをを露光し、この内周面5に導電膜11aか
らなる導体回路2を形成すると共に、上記立体成形品1
の外周面6は、電着したレジスト12bを硬化させ、上
記外周面6に導電膜11bからなる導電層3をレジスト
層4で被覆した状態で保持することを特徴とする。
【0006】
【作用】本発明の請求項1に係る立体回路基板は、凹型
の立体成形品1の内周面5に形成した導体回路2、及
び、この立体成形品1の外周面6を覆って、レジスト層
4で被覆された導電層3を備えるので、導体回路2を内
蔵する状態で装置に装着した際に、この外周面6の導電
層3が、導体回路2を覆う磁気シールド層として機能す
る。
【0007】本発明の請求項2に係る立体回路基板の製
造方法は、凹型の立体成形品1の外周面6は、電着した
レジスト12bを硬化させ、上記外周面6に導電膜11
bからなる導電層3をレジスト層4で被覆した状態で保
持するので、全面に形成した導電膜11のうち、外周面
の導電膜11bを磁気シールド層として機能する。
【0008】
【実施例】以下、本発明を図面を参照しながら説明す
る。
【0009】図1は本発明の一実施例に係る立体回路基
板の断面図である。本発明の立体回路基板は、凹型の立
体成形品1、この立体成形品1の内周面5に導体回路
2、及び、この立体成形品1の外周面6を覆って、レジ
スト層4で被覆された導電層3を備える。
【0010】上記立体成形品1は絶縁性を有し、形状は
上方に開口した窪み7を有するものである。上記立体成
形品1の構成材料は、例えば、液晶ポリマー、ポリフタ
ルアミド等の高耐熱性を有する可塑性の樹脂が挙げら
れ、市販のものとして具体的には、液晶ポリマーとして
ベクトラ(ポリプラスチックス株式会社製商品名)、ポ
リフタルアミドとしてアモデル(アモコ株式会社製商品
名)が挙げられる。上記高耐熱性の水準は、回路基板に
加わる半田等の温度により適宜決定される。上記立体成
形品1の作製は、射出成形等で成形する。上記立体成形
品1は上方に開口した窪み7を有し、この立体成形品1
自体がケーシングとして、装置に装着される。
【0011】上記立体成形品1の窪み7を形成する内周
面5に導体回路2を備える。上記導体回路2は、立体成
形品1の内周面5上に無電解メッキ、スパッタリング等
により配設された導電膜11aにエッチング等を施して
形成される。
【0012】本発明においては、上記立体成形品1の外
周面6を覆って、レジスト層4で被覆された導電層3を
備える。上記導電層3は、立体成形品1の外周面6上に
無電解メッキ、スパッタリング等により配設された導電
膜11bであり、上記レジスト層4は、上記導電膜11
bの上に電着したレジスト12を硬化させたものであ
る。
【0013】本発明の立体回路基板は、内周面5に形成
した導体回路2を内蔵する状態で装置に装着される。従
って、上記立体成形品1の外周面6を導電層3で覆って
いるので、この導電層3が導体回路2を覆う磁気シール
ド層として機能するため、ノイズを防止することができ
る。本発明の立体回路基板は、回路板自体をケーシング
として使用する薄型の立体成形品1に特に有効である。
【0014】次に、本発明の立体回路基板の製造方法を
説明する。図2(a)〜(d)は本発明の一実施例に係
る方法のステップを示した断面図である。
【0015】図2(a)に示す如く、絶縁性を有し、上
方に開口した窪み7を有する凹型の立体成形品1を射出
成形等で作製した後に、この立体成形品1の全面に導電
膜11を形成する。上記導電膜11は、銅等の無電解金
属メッキ、スパッタリング、蒸着等により形成される。
上記導電膜11の形成に際し、上記立体成形品1の表面
と導電膜11の密着性を良くするため、各種処理を施し
ておくとよい。例えば、無電解銅メッキの場合はアルカ
リ溶液に浸漬後、パラジウムの液に浸漬してパラジウム
を散在させる。また、必要により、スパッタリングや蒸
着の場合は、スパッタリングや蒸着した後に無電解金属
メッキをさらに施して、所要厚みの導電膜11を形成す
る。その後、図2(b)に示す如く、上記導電膜11の
表面にレジスト12を電着する。上記レジスト12は感
光性を有するレジストで有る限り、感光で硬化するネガ
型のレジストでも、感光で溶解するポジ型のレジストで
も適宜選択すればよい。
【0016】次に、図2(c)に示す如く、上記立体成
形品1の内周面5に、電着したレジスト12aに回路パ
ターンを露光し、この内周面5に導電膜11aからなる
導体回路2を形成する。例えば、ネガ型のレジスト12
を用いた場合、導体回路2に位置するレジスト12aを
露光し、硬化させ、一方、内周面5の未硬化のレジスト
12cは除去する。その後、図2(d)に示す如く、露
出した導電膜11にエッチングを施すと、硬化したレジ
スト12aに覆われた導電膜11aからなる導体回路2
が形成される。なお、上記硬化したレジスト12aはレ
ジスト剥離液等を用い除去し、必要により、導電膜11
aの表面にニッケル、金メッキ等を施す。
【0017】さらに、上記立体成形品1の外周面6は、
電着したレジスト12bを硬化させ、上記外周面6に導
電膜11bからなる導電層3をレジスト層4で被覆した
状態で保持する。その後、得られた立体回路基板を、内
周面5に形成した導体回路2を内蔵する状態で装置に装
着すると、外周面6を覆った導電層3が導体回路2の磁
気シールド層として機能する。
【0018】なお、本発明は上記実施例に限定するもの
ではない。例えば、内周面5に導体回路2を形成する際
も、レーザーを用いてレジスト12を除去する方法を用
いてもよい。
【0019】上述の如く、本発明は全面に形成した導電
膜11のうち、外周面の導電膜11bを磁気シールド層
として使用するので、磁気シールド層用の導電膜11b
の形成が、内周面5の導体回路2の形成と共に容易に作
製できる。
【0020】
【発明の効果】本発明の請求項1に係る立体回路基板
は、内周面5に形成した導体回路2を内蔵する状態で装
置に装着した際に、外周面6を導電層3で覆っているの
で、この導電層3が導体回路2を覆う磁気シールド層と
して機能するため、ノイズを防止となる。本発明の立体
回路基板は、回路板自体をケーシングとして使用する薄
型の立体成形品1に有効である。
【0021】本発明の請求項2に係る立体回路基板の製
造方法によると、全面に形成した導電膜11のうち、外
周面の導電膜11bを磁気シールド層として使用するの
で、磁気シールド層用の導電膜11bの形成が、内周面
5の導体回路2の形成と共に容易に作製できる。
【図面の簡単な説明】
【図1】本発明の一実施例に係る立体回路基板の断面図
である。
【図2】(a)〜(d)は本発明の一実施例に係る方法
のステップを示した断面図である。
【図3】従来の立体回路基板の断面図である。
【符号の説明】
1 立体成形品 2 導体回路 3 導電層 4 レジスト層 5 内周面 6 外周面 7 窪み 11,11a,11b 導電膜 12,12a,12b,12c レジスト

Claims (2)

    【特許請求の範囲】
  1. 【請求項1】 絶縁性を有し、上方に開口した窪み
    (7)を有する凹型の立体成形品(1)、この立体成形
    品(1)の内周面(5)に形成した導体回路(2)、及
    び、この立体成形品(1)の外周面(6)を覆って、レ
    ジスト層(4)で被覆された導電層(3)を備えること
    を特徴とする立体回路基板。
  2. 【請求項2】 絶縁性を有し、上方に開口した窪み
    (7)を有する凹型の立体成形品(1)の全面に導電膜
    (11)を形成し、この導電膜(11)上にレジスト
    (12)を電着した後に、上記立体成形品(1)の内周
    面(5)は、電着したレジスト(12a)に回路パター
    ンをを露光し、この内周面(5)に導電膜(11a)か
    らなる導体回路(2)を形成すると共に、上記立体成形
    品(1)の外周面(6)は、電着したレジスト(12
    b)を硬化させ、上記外周面(6)に導電膜(11b)
    からなる導電層(3)をレジスト層(4)で被覆した状
    態で保持することを特徴とする立体回路基板の製造方
    法。
JP6608595A 1995-03-24 1995-03-24 立体回路基板、及び、その製造方法 Pending JPH08264988A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP6608595A JPH08264988A (ja) 1995-03-24 1995-03-24 立体回路基板、及び、その製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP6608595A JPH08264988A (ja) 1995-03-24 1995-03-24 立体回路基板、及び、その製造方法

Publications (1)

Publication Number Publication Date
JPH08264988A true JPH08264988A (ja) 1996-10-11

Family

ID=13305675

Family Applications (1)

Application Number Title Priority Date Filing Date
JP6608595A Pending JPH08264988A (ja) 1995-03-24 1995-03-24 立体回路基板、及び、その製造方法

Country Status (1)

Country Link
JP (1) JPH08264988A (ja)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002368360A (ja) * 2001-06-12 2002-12-20 Nec Corp 保護カバーを設けた回路基板
JP2008028200A (ja) * 2006-07-21 2008-02-07 Matsushita Electric Works Ltd 立体回路部品およびその製造方法
WO2020218434A1 (ja) * 2019-04-25 2020-10-29 住友大阪セメント株式会社 光変調器及びそれを用いた光送信装置

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002368360A (ja) * 2001-06-12 2002-12-20 Nec Corp 保護カバーを設けた回路基板
JP2008028200A (ja) * 2006-07-21 2008-02-07 Matsushita Electric Works Ltd 立体回路部品およびその製造方法
WO2020218434A1 (ja) * 2019-04-25 2020-10-29 住友大阪セメント株式会社 光変調器及びそれを用いた光送信装置
JP2020181078A (ja) * 2019-04-25 2020-11-05 住友大阪セメント株式会社 光変調器及びそれを用いた光送信装置

Similar Documents

Publication Publication Date Title
US5738797A (en) Three-dimensional multi-layer circuit structure and method for forming the same
US3791858A (en) Method of forming multi-layer circuit panels
JP3361556B2 (ja) 回路配線パタ−ンの形成法
US4643798A (en) Composite and circuit board having conductive layer on resin layer and method of manufacturing
US6606793B1 (en) Printed circuit board comprising embedded capacitor and method of same
JP2002520809A (ja) 許容値が改善され処理が簡略化された集積薄膜金属抵抗
US5525205A (en) Process for forming circuit with laser
US6518510B2 (en) Bump-attached wiring circuit board and method for manufacturing same
JPH08264988A (ja) 立体回路基板、及び、その製造方法
CA2022400C (en) Method for improving insulation resistance of printed circuits
GB2266410A (en) Circuit parts including conductor patterns on moulded bases
USRE29284E (en) Process for forming interconnections in a multilayer circuit board
JPH0779191B2 (ja) 立体配線板の製造方法
JPH05190993A (ja) 一体型プリント基板成形体
US7235432B2 (en) Method for producing an electrical conductor element
JPH08195544A (ja) 回路パターンを有するプラスチック成形品の製造方法
JP2002314217A (ja) プラスチック成形回路部品の製造方法
JPS6372189A (ja) 回路板の製造方法
JPH04239795A (ja) 射出成形回路部品の製造方法
JPH0758438A (ja) 回路基板及びその製造方法
JPH0384989A (ja) 立体配線基板の製造方法
JPH0917691A (ja) フレキシブルフィルムコンデンサ
JPH0378291A (ja) 立体配線基板の製造方法
JPH0378289A (ja) 立体配線基板の製造方法
JP2002050855A (ja) 三次元射出成形回路部品及びその製造方法