CN108022898A - 一种半导体器件及其制作方法 - Google Patents
一种半导体器件及其制作方法 Download PDFInfo
- Publication number
- CN108022898A CN108022898A CN201711469225.1A CN201711469225A CN108022898A CN 108022898 A CN108022898 A CN 108022898A CN 201711469225 A CN201711469225 A CN 201711469225A CN 108022898 A CN108022898 A CN 108022898A
- Authority
- CN
- China
- Prior art keywords
- insulating layer
- hole
- semiconductor devices
- substrate
- outside
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 57
- 238000002360 preparation method Methods 0.000 title abstract description 6
- 238000005530 etching Methods 0.000 claims abstract description 56
- 239000000758 substrate Substances 0.000 claims abstract description 49
- 238000004519 manufacturing process Methods 0.000 claims description 27
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical group O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 claims description 26
- 238000000151 deposition Methods 0.000 claims description 22
- 239000000377 silicon dioxide Substances 0.000 claims description 13
- 238000000034 method Methods 0.000 claims description 12
- 229910000679 solder Inorganic materials 0.000 claims description 12
- 238000005520 cutting process Methods 0.000 claims description 7
- 229910052581 Si3N4 Inorganic materials 0.000 claims description 6
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical group N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 claims description 6
- 235000012239 silicon dioxide Nutrition 0.000 claims description 5
- 230000008021 deposition Effects 0.000 claims description 4
- 238000005516 engineering process Methods 0.000 claims description 4
- 230000008569 process Effects 0.000 claims description 4
- 238000001039 wet etching Methods 0.000 claims description 2
- 238000010586 diagram Methods 0.000 description 4
- 238000009413 insulation Methods 0.000 description 4
- 238000000231 atomic layer deposition Methods 0.000 description 2
- 238000001020 plasma etching Methods 0.000 description 2
- 230000001681 protective effect Effects 0.000 description 2
- 230000009467 reduction Effects 0.000 description 2
- 229910003978 SiClx Inorganic materials 0.000 description 1
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 1
- ATJFFYVFTNAWJD-UHFFFAOYSA-N Tin Chemical compound [Sn] ATJFFYVFTNAWJD-UHFFFAOYSA-N 0.000 description 1
- 230000015572 biosynthetic process Effects 0.000 description 1
- 239000002131 composite material Substances 0.000 description 1
- 239000004020 conductor Substances 0.000 description 1
- 230000008878 coupling Effects 0.000 description 1
- 238000010168 coupling process Methods 0.000 description 1
- 238000005859 coupling reaction Methods 0.000 description 1
- 230000007812 deficiency Effects 0.000 description 1
- 238000005137 deposition process Methods 0.000 description 1
- 238000001312 dry etching Methods 0.000 description 1
- 238000009422 external insulation Methods 0.000 description 1
- 239000004744 fabric Substances 0.000 description 1
- 239000002184 metal Substances 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 229910052757 nitrogen Inorganic materials 0.000 description 1
- IJGRMHOSHXDMSA-UHFFFAOYSA-N nitrogen Substances N#N IJGRMHOSHXDMSA-UHFFFAOYSA-N 0.000 description 1
- QJGQUHMNIGDVPM-UHFFFAOYSA-N nitrogen group Chemical group [N] QJGQUHMNIGDVPM-UHFFFAOYSA-N 0.000 description 1
- 230000000750 progressive effect Effects 0.000 description 1
- 229910052710 silicon Inorganic materials 0.000 description 1
- 239000010703 silicon Substances 0.000 description 1
- 239000000126 substance Substances 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/42—Wire connectors; Manufacturing methods related thereto
- H01L24/43—Manufacturing methods
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
- H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
- H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
- H01L23/5226—Via connections in a multilevel interconnection structure
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/11—Manufacturing methods
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Abstract
本发明公开了一种半导体器件及其制作方法，在本发明所述技术方案中，所述基底的背面覆盖有第一绝缘层，所述第一绝缘层覆盖所述通孔的底部以及侧壁，且覆盖所述通孔外的所述基底的背面，位于所述通孔外的所述第一绝缘表面覆盖有第二绝缘层，在对所述通孔底部的第一绝缘层进行刻蚀时，虽然位于所述通孔外的区域的刻蚀速度大于所述通孔底部的刻蚀速度，但是由于具有所述第二绝缘层的保护，可以避免所述通孔外的所述第一绝缘层被过刻蚀，提高了器件的可靠性。
Description
技术领域
本发明涉及半导体工艺技术领域，更具体的说，涉及一种半导体器件及其制作方法。
背景技术
半导体器件是集成电路中的主要功能单元，各种半导体器件是集成电路实现特定功能的必不可少的元件。为了实现半导体器件与外部电路连接，一种常用方式是在半导体器件基底的背面上形成通孔，以露出基底正面的焊垫，通孔内需要形成绝缘层以及位于所述绝缘层表面的再布线层，所述再布线层与所述焊垫连接，所述再布线层延伸到所述通孔的外部，位于所述通孔外部的再布线层连接有连接端，用于和外部电路连接。
现有技术中，在制作半导体元件时，在所述通孔内形成所述绝缘层，需要通过刻蚀工艺刻蚀去除所述通孔底部的绝缘层，以便于露出所述焊垫。现有的半导体器件容易出现过刻蚀问题，从而使得半导体器件的可靠性较差。
发明内容
为了解决上述问题，本发明技术方案提供了一种半导体器件及其制作方法，提高了半导体器件的可靠性。
为了实现上述目的，本发明提供如下技术方案：
一种半导体器件的制作方法，所述制作方法包括：
提供一基底，所述基底具有相对的正面以及背面，所述正面具有功能单元以及与所述功能单元连接的焊垫；
在所述基底的背面形成通孔，所述通孔露出所述焊垫；所述通孔为直孔；
形成第一绝缘层，所述第一绝缘层覆盖所述通孔的底部以及侧壁，且覆盖所述通孔外的所述基底的背面；
形成第二绝缘层，所述第二绝缘层覆盖位于所述通孔外的所述第一绝缘层；
刻蚀去除所述通孔底部的所述第一绝缘层，露出所述焊垫。
优选的，在上述制作方法中，通过沉积工艺形成所述第一绝缘层，通过沉积工艺形成所述第二绝缘层。
优选的，在上述制作方法中，沉积所述第一绝缘层的覆盖率大于沉积所述第二绝缘层的覆盖率，使得所述第一绝缘层覆盖所述通孔的侧壁以及底部，且覆盖所述通孔外部的所述基底的背面，使得所述第二绝缘层仅覆盖位于所述通孔外部的所述第一绝缘层。
优选的，在上述制作方法中，所述第一绝缘层为二氧化硅层，所述第二绝缘层为氮化硅层。
优选的，在上述制作方法中，所述通孔为圆孔或是方孔。
优选的，在上述制作方法中，通过干法刻蚀工艺或是湿法刻蚀工艺对所述第二绝缘层进行刻蚀。
优选的，在上述制作方法中，所述基底为晶圆，所述晶圆包括多个芯片区域，相邻所述芯片区域之间具有切割沟道，每个所述芯片区域均具有所述功能单元以及所述焊垫；
所述制作方法还包括：
完成刻蚀后，形成覆盖所述第二绝缘层的再布线层，所述再布线层在所述通孔的底部与所述焊垫连接；
在所述再布线层的表面形成阻焊层，所述阻焊层位于所述通孔外的区域具有开口，用于露出所述再布线层；
在所述开口形成连接端，所述连接端与所述再布线层连接，用于连接外部电路；
基于所述切割沟道切割所述晶圆，形成多个单粒的半导体器件。
本发明还提供了一种半导体器件，所述半导体器件包括：
基底，所述基底包括相对的正面以及背面，所述正面具有功能单元以及与所述功能单元连接的焊垫；
位于所述基底的背面的通孔，所述通孔用于露出所述焊垫；所述通孔为直孔；
覆盖所述基底的背面的第一绝缘层，所述第一绝缘层露出所述通孔底部的所述焊垫；
覆盖所述第一绝缘层的第二绝缘层；
覆盖所述第二绝缘层的再布线层，所述再布线层在所述通孔的底部与所述焊垫连接，所述再布线层延伸到所述通孔的外部；
覆盖所述再布线层的阻焊层，所述阻焊层位于所述通孔外的区域具有开口，用于露出所述再布线层；
位于所述开口的连接端，所述连接端与所述再布线层连接，用于连接外部电路。
优选的，在上述半导体器件中，通过沉积工艺形成所述第一绝缘层以及所述第二绝缘层。
优选的，在上述半导体器件中，，沉积所述第一绝缘层的覆盖率大于沉积所述第二绝缘层的覆盖率。
优选的，在上述半导体器件中，所述第一绝缘层为二氧化硅层，所述第二绝缘层为氮化硅层。
优选的，在上述半导体器件中，所述通孔为圆孔或是方孔。
优选的，在上述半导体器件中，所述半导体器件为感光芯片、ASIC芯片或是MEMS芯片。
通过上述描述可知，在本发明技术方案提供的半导体器件及其制作方法中，所述基底的背面覆盖有第一绝缘层，所述第一绝缘层覆盖所述通孔的底部以及侧壁，且覆盖所述通孔外的所述基底的背面，位于所述通孔外的所述第一绝缘表面覆盖有第二绝缘层，在对所述通孔底部的第一绝缘层进行刻蚀时，虽然位于所述通孔外的区域的刻蚀速度大于所述通孔底部的刻蚀速度，但是由于具有所述第二绝缘层的保护，可以避免所述通孔外的所述第一绝缘层被过刻蚀，提高了器件的可靠性。
附图说明
为了更清楚地说明本发明实施例或现有技术中的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本发明的实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据提供的附图获得其他的附图。
图1-图10为本发明实施例提供的一种半导体器件的制作方法的流程示意图；
图11为本发明实施例提供的一种半导体器件的结构示意图。
具体实施方式
下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本发明一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都属于本发明保护的范围。
半导体器件中，通孔的孔径较小，通过沉积工艺形成所述绝缘层时，由于覆盖率的原因，形成的绝缘层位于所述通孔外的部分较厚，所述通孔侧壁的部分较薄，位于所述通孔底部的部分最薄。当所述通孔为直孔时，该问题尤为突出。其中，所述覆盖率指绝缘层的最薄位置的厚度与最厚位置的厚度的比值。
在对所述绝缘层进行刻蚀时，一般对整个绝缘层进行刻蚀，采用方向性的刻蚀方法，半导体器件的基底的背面朝上，由上至下的刻蚀所述绝缘层。在刻蚀通孔底部的绝缘层时，位于通孔的侧壁以及外部的绝缘层也会被刻蚀，需要的理想刻蚀结果是完成刻蚀后，通孔底部的绝缘层被完全刻蚀，而位于通孔侧壁的绝缘层和位于通孔外部绝缘层只是刻蚀了一部分。但是由于刻蚀工艺的刻蚀精度难以控制，为了使得通孔的侧壁以及通孔外部的基底背面保留完好的绝缘层，一种方式是提高覆盖率，即提高绝缘层最薄位置的厚度和最厚位置的厚度的比值，以增大通孔侧壁的绝缘层的厚度，但是这样会导致通孔底部的绝缘层厚度也会随之增大，刻蚀的时间变长，通孔外部的刻蚀速度将大大超过通孔底部的刻蚀速度，容易过度刻蚀通孔外部的绝缘层，进而影响到半导体器件的可靠性；另一种方式是降低覆盖率，降低绝缘层在通孔底部的厚度，以降低刻蚀时间，但是这样会导致通孔侧壁的绝缘层厚度降低，容易导致通孔侧壁的绝缘层的覆盖不足。
因此，如何解决刻蚀时间、刻蚀速度、绝缘层厚度以及过刻蚀这四者之间的矛盾关系，在保证通孔侧壁以及外部区域的绝缘层完整的前提下，完成通孔底部的绝缘层的充分刻蚀，使得半导体器件具有较高的可靠性，是半导体工艺技术领域一个亟待解决的问题。
本发明实施例在第一绝缘层的表面增加第二绝缘层，在高覆盖率的条件下形成第一绝缘层，这样，通孔侧壁表面第一绝缘层的覆盖充分，厚度较大，在进行刻蚀时，虽然由于通孔底部的第一绝缘层厚度增大而导致刻蚀时间变长，使得通孔外部的刻蚀速度较大，但是由于所述第二绝缘层的保护作用，可以避免所述第一绝缘层被刻蚀，避免通孔外的绝缘层被过刻蚀，而由于是由上至下的方向性刻蚀，位于通孔侧壁的第一绝缘层是竖直延伸，相对于水平的通孔底部的绝缘层，刻蚀时间的边长会使得通孔底部的第一绝缘层的刻蚀速度大大超过通孔侧壁的第一绝缘层的刻蚀速度，避免通孔侧壁的第一绝缘层的过刻蚀问题，因此，本发明实施例所述技术方案在保证通孔底部的第一绝缘层充分刻蚀的前提下，可以避免通孔侧壁以及通孔外部的第一绝缘层被过刻蚀，提高了半导体器件的可靠性。
为使本发明的上述目的、特征和优点能够更加明显易懂，下面结合附图和具体实施方式对本发明作进一步详细的说明。
参考图1-图10，图1-图10为本发明实施例提供的一种半导体器件的制作方法的流程示意图，该制作方法包括：
步骤S11：如图1和图2所示，图1为本所述基底的正面的俯视图，图2为图在A-A’方向的切面图，提供一基底100。
所述基底100具有相对的正面111以及背面112，所述正面111具有功能单元12以及与所述功能单元12连接的焊垫13。
所述基底100的表面覆盖有保护层19，以避免正面111的功能单元12收到损伤，同时保证后续形成的半导体器件的功能侧具有较好的平整性，便于使得该功能侧与前天元件贴合固定。
步骤S12：如图3所示，在所述基底100的背面112形成通孔T，所述通孔T露出所述焊垫13。
将基底100的倒置，使得背面112朝上设置。在形成所述通孔之前，可以先对基底100的背面进行减薄处理，以使得最终形成的半导体器件具有较薄的厚度。为了较大程度的较薄基底100，同时保证最终形成的半导体器件具有较好的机械强度。在以将基底100固定在以水平放置的承载板上。相对于现有技术增大减薄处理的程度，以增大减薄的厚度，然后在减薄后的背面形成增强层，图中未示出所述增强层，所述增强层的硬度大于所述基底100的厚度。
基于具有所述增强层的基底100进行后续的工艺，形成通孔T。当设置所述增强层时，在最后形成的半导体器件中，增强层覆盖通孔外部的基底100的背面，后续形成的第一绝缘层14位于通孔T外的部分覆盖该增强层。可以通过该激光打孔工艺或是刻蚀工艺形成所述通孔T。可选的，所述通孔T为直孔，直孔具有垂直的侧壁。具体的，当所述通孔T为直孔时，在垂直于所述基底100的方向上，所述通孔T的宽度不变。当所述通孔为直孔时，所述通孔T可以为方孔或是圆孔。本发明实施例中优选采用干法刻蚀形成所述通孔，如可以采用等离子体刻蚀方式，具有较好的由上至下的刻蚀方向性。
步骤S13：如图4所示，形成第一绝缘层14，所述第一绝缘层14覆盖所述通孔T的底部以及侧壁，且覆盖所述通孔T外的所述基底100的背面。
可以通过沉积工艺形成所述第一绝缘层14。本发明实施例中，所述沉积工艺包括但不局限于PECD(等离子体增强化学的气相沉积法)以及ALD(原子层沉积)。该步骤中增大覆盖率，提高第一绝缘层厚度最薄位置和最厚位置的比值，以增大覆盖通孔T的底部和侧壁的第一绝缘层14的厚度。
所述第一绝缘层14可以为二氧化硅。一般的，基底100为硅基底，这样，可以直接通过热氧化形成所述第一绝缘层14。
步骤S14：如图5所示，形成第二绝缘层15，所述第二绝缘层15覆盖位于所述通孔T外的所述第一绝缘层14。
所述通孔T的底部和侧壁仅覆盖有所述第一绝缘层14。可以通过沉积工艺形成所述第二绝缘层15。可选的，所述第二绝缘层15为氮化硅层，相对于二氧化硅更加稳定，可以有效保护第一绝缘层14。
步骤S15：如图6所示，刻蚀去除所述通孔T底部的所述第一绝缘层14，露出所述焊垫13。
对所述通孔T底部的第一绝缘层14完成刻蚀后，露出所述焊垫13，此时位于所述通孔T外部的所述第二绝缘层15仅被刻蚀一部分厚度。可以通过设置所述第二绝缘层15的厚度大于预设值，或是设置相同刻蚀条件下，所述第二刻蚀绝缘层15的刻蚀速度小于第一绝缘层14的刻蚀速度，以使得通孔T底部的第一绝缘层14完成刻蚀后，使得位于所述通孔T外部的所述第二绝缘层15仅被刻蚀一部分厚度。
本发明实施例中，所述基底100为晶圆，所述晶圆包括多个芯片区域11，相邻所述芯片区域11之间具有切割沟道10，每个所述芯片区域11均具有所述功能单元12以及所述焊垫。此时，所述制作方法还包括：
步骤S16：如图7所示，完成刻蚀后，形成覆盖所述第二绝缘层15的再布线层16，所述再布线层16在所述通孔T的底部与所述焊垫13连接。
步骤S17：如图8所示，在所述再布线层16的表面形成阻焊层17，所述阻焊层17位于所述通孔T外的区域具有开口，用于露出所述再布线层16；
步骤S18：如图9所示，在所述开口形成连接端18，所述连接端18与所述再布线层16连接，用于连接外部电路。
其中，所述连接端18可以为锡球，也可以为焊盘，或是焊垫，或是金属凸块等。
步骤S18：如图10所示，基于所述切割沟道10切割所述晶圆100，形成多个单粒的半导体器件11’。切割后，每个芯片区域11对应形成一个半导体器件11’。
在本发明实施例所述制作方法中，沉积所述第一绝缘层14的覆盖率大于沉积所述第二绝缘层15的覆盖率，使得所述第一绝缘层14覆盖所述通孔T的侧壁以及底部，且覆盖所述通孔T外部的所述基底100的背面112，使得所述第二绝缘层15仅覆盖位于所述通孔T外部的所述第一绝缘层14。由于两绝缘层具有覆盖率差，形成第一绝缘层14之后，进一步降低通孔T的孔径，同采用较小覆盖率形成第二绝缘层15时，不足以在通孔内形成第二绝缘层15，使得第二绝缘层15仅覆盖通孔T外部的第一绝缘层14，仅在通孔T外部的第一绝缘层14表面形成第二绝缘层15，形成第一绝缘层14和第二绝缘层15的复合层。这样，进行刻蚀工艺时，可以通过增加刻蚀时间以充分刻蚀位于通孔T底部的第一绝缘层14，同时由于第二绝缘层15的保护作用，可以避免通孔T外部的第一绝缘层14过刻蚀，通孔T的底部以及侧壁的第一绝缘层14由于高覆盖率而增大，这样虽然刻蚀时间边长，但是由于采用方向性的由上至下的刻蚀方式(如可以采用等离子刻蚀)，可以使得通孔T底部的刻蚀速度大大超过侧壁的刻蚀速度，在完成位于通孔T底部的第一绝缘层14的刻蚀后，避免位于通孔T侧壁的第一绝缘层14的过刻蚀，保证半导体器件的可靠性。
通过上述描述可知，本发明实施例所述制作方法中，以二氧化硅作为第一绝缘层，通过高覆盖率沉积二氧化硅，以形成所述第一绝缘层，这样可以在通孔底部形成较厚的二氧化硅，通孔的侧壁也形成较厚的二氧化硅，然后在通孔外部的二氧化硅表面沉积氮化硅层，以形成所述第二绝缘层，虽然后续对通孔底部的二氧化硅的刻蚀时间延长，但是不会破坏通孔侧壁以及通孔外部的绝缘层，提高了器件的可靠性。
基于上述实施例，本发明另一实施例还提供了一种半导体器件，所述半导体器件如图11所示，图11为本发明实施例提供的一种半导体器件的结构示意图，所示半导体器件11’包括：基底100，所述基底100包括相对的正面111以及背面112，所述正面111具有功能单元12以及与所述功能单元12连接的焊垫13；位于所述基底100的背面112的通孔T，所述通孔T用于露出所述焊垫13；覆盖所述基底100的背面112的第一绝缘层14，所述第一绝缘层14露出所述通孔T底部的所述焊垫13；覆盖所述第一绝缘层14的第二绝缘层15；覆盖所述第二绝缘层15的再布线层16，所述再布线层16在所述通孔T的底部与所述焊垫13连接；覆盖所述再布线层16的阻焊层17，所述阻焊层17位于所述通孔T外的区域具有开口，用于露出所述再布线层16；位于所述开口的连接端18，所述连接端18与所述再布线层16连接，用于连接外部电路。
可选的，通过沉积工艺形成所述第一绝缘层14以及所述第二绝缘层15，所述第一绝缘层。沉积所述第一绝缘层的覆盖率大于沉积所述第二绝缘层的覆盖率。所述第一绝缘层14为二氧化硅层，所述第二绝缘层15为氮化硅层。所述通孔T为直孔，在垂直于所述基底100的方向上，所述通孔T的宽度不变。例如，所述通孔T为圆孔或是方孔。所述半导体器件为感光芯片、ASIC芯片或是MEMS芯片。
本发明实施例所述半导体器件中，在第一绝缘层14表面设置第二绝缘层15，可以使得半导体器件制作过程中，在刻蚀阶段避免通孔T侧壁以及通孔外部的第一绝缘层14的过刻蚀，保证了器件的可靠性。
本说明书中各个实施例采用递进的方式描述，每个实施例重点说明的都是与其他实施例的不同之处，各个实施例之间相同相似部分互相参见即可。对于实施例公开的半导体器件而言，由于其与实施例公开的制作方法相对应，所以描述的比较简单，相关之处参见制作方法相关部分说明即可。
对所公开的实施例的上述说明，使本领域专业技术人员能够实现或使用本发明。对这些实施例的多种修改对本领域的专业技术人员来说将是显而易见的，本文中所定义的一般原理可以在不脱离本发明的精神或范围的情况下，在其它实施例中实现。因此，本发明将不会被限制于本文所示的这些实施例，而是要符合与本文所公开的原理和新颖特点相一致的最宽的范围。
Claims (13)
1.一种半导体器件的制作方法，其特征在于，所述制作方法包括：
提供一基底，所述基底具有相对的正面以及背面，所述正面具有功能单元以及与所述功能单元连接的焊垫；
在所述基底的背面形成通孔，所述通孔露出所述焊垫；所述通孔为直孔；
形成第一绝缘层，所述第一绝缘层覆盖所述通孔的底部以及侧壁，且覆盖所述通孔外的所述基底的背面；
形成第二绝缘层，所述第二绝缘层覆盖位于所述通孔外的所述第一绝缘层；
刻蚀去除所述通孔底部的所述第一绝缘层，露出所述焊垫。
2.根据权利要求1所述的制作方法，其特征在于，通过沉积工艺形成所述第一绝缘层，通过沉积工艺形成所述第二绝缘层。
3.根据权利要求2所述的制作方法，其特征在于，沉积所述第一绝缘层的覆盖率大于沉积所述第二绝缘层的覆盖率，使得所述第一绝缘层覆盖所述通孔的侧壁以及底部，且覆盖所述通孔外部的所述基底的背面，使得所述第二绝缘层仅覆盖位于所述通孔外部的所述第一绝缘层。
4.根据权利要求1所述的制作方法，其特征在于，所述第一绝缘层为二氧化硅层，所述第二绝缘层为氮化硅层。
5.根据权利要求1所述的制作方法，其特征在于，所述通孔为圆孔或是方孔。
6.根据权利要求1所述的制作方法，其特征在于，通过干法刻蚀工艺或是湿法刻蚀工艺对所述第二绝缘层进行刻蚀。
7.根据权利要求1所述的制作方法，其特征在于，所述基底为晶圆，所述晶圆包括多个芯片区域，相邻所述芯片区域之间具有切割沟道，每个所述芯片区域均具有所述功能单元以及所述焊垫；
所述制作方法还包括：
完成刻蚀后，形成覆盖所述第二绝缘层的再布线层，所述再布线层在所述通孔的底部与所述焊垫连接；
在所述再布线层的表面形成阻焊层，所述阻焊层位于所述通孔外的区域具有开口，用于露出所述再布线层；
在所述开口形成连接端，所述连接端与所述再布线层连接，用于连接外部电路；
基于所述切割沟道切割所述晶圆，形成多个单粒的半导体器件。
8.一种半导体器件，其特征在于，所述半导体器件包括：
基底，所述基底包括相对的正面以及背面，所述正面具有功能单元以及与所述功能单元连接的焊垫；
位于所述基底的背面的通孔，所述通孔用于露出所述焊垫；所述通孔为直孔；
覆盖所述基底的背面的第一绝缘层，所述第一绝缘层露出所述通孔底部的所述焊垫；
覆盖所述第一绝缘层的第二绝缘层；
覆盖所述第二绝缘层的再布线层，所述再布线层在所述通孔的底部与所述焊垫连接，所述再布线层延伸到所述通孔的外部；
覆盖所述再布线层的阻焊层，所述阻焊层位于所述通孔外的区域具有开口，用于露出所述再布线层；
位于所述开口的连接端，所述连接端与所述再布线层连接，用于连接外部电路。
9.根据权利要求8所述的半导体器件，其特征在于，通过沉积工艺形成所述第一绝缘层以及所述第二绝缘层。
10.根据权利要求9所述的半导体器件，其特征在于，沉积所述第一绝缘层的覆盖率大于沉积所述第二绝缘层的覆盖率。
11.根据权利要求8所述的半导体器件，其特征在于，所述第一绝缘层为二氧化硅层，所述第二绝缘层为氮化硅层。
12.根据权利要求8所述的半导体器件，其特征在于，所述通孔为圆孔或是方孔。
13.根据权利要求8所述的半导体器件，其特征在于，所述半导体器件为感光芯片、ASIC芯片或是MEMS芯片。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201711469225.1A CN108022898A (zh) | 2017-12-29 | 2017-12-29 | 一种半导体器件及其制作方法 |
| US16/209,715 US10685917B2 (en) | 2017-12-29 | 2018-12-04 | Semiconductor device and manufacture method of the same |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201711469225.1A CN108022898A (zh) | 2017-12-29 | 2017-12-29 | 一种半导体器件及其制作方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN108022898A true CN108022898A (zh) | 2018-05-11 |
Family
ID=62072049
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201711469225.1A Pending CN108022898A (zh) | 2017-12-29 | 2017-12-29 | 一种半导体器件及其制作方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN108022898A (zh) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN110867432A (zh) * | 2019-11-28 | 2020-03-06 | 苏州晶方半导体科技股份有限公司 | 芯片封装结构以及封装方法 |
| WO2021189817A1 (zh) * | 2020-03-23 | 2021-09-30 | 苏州晶方半导体科技股份有限公司 | 封装结构、半导体器件和封装方法 |
Citations (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN1722370A (zh) * | 2004-07-16 | 2006-01-18 | 三洋电机株式会社 | 半导体装置的制造方法 |
| CN1738002A (zh) * | 2004-07-16 | 2006-02-22 | 三洋电机株式会社 | 半导体装置的制造方法 |
| JP2007242812A (ja) * | 2006-03-07 | 2007-09-20 | Sanyo Electric Co Ltd | 半導体装置の製造方法及び支持テープ |
| JP2012235158A (ja) * | 2012-07-30 | 2012-11-29 | Seiko Epson Corp | 半導体装置、半導体装置の製造方法、回路基板および電子機器 |
| CN107093586A (zh) * | 2017-06-14 | 2017-08-25 | 苏州晶方半导体科技股份有限公司 | 一种芯片的封装结构以及封装方法 |
| CN207883685U (zh) * | 2017-12-29 | 2018-09-18 | 苏州晶方半导体科技股份有限公司 | 一种半导体器件 |
-
2017
- 2017-12-29 CN CN201711469225.1A patent/CN108022898A/zh active Pending
Patent Citations (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN1722370A (zh) * | 2004-07-16 | 2006-01-18 | 三洋电机株式会社 | 半导体装置的制造方法 |
| CN1738002A (zh) * | 2004-07-16 | 2006-02-22 | 三洋电机株式会社 | 半导体装置的制造方法 |
| JP2007242812A (ja) * | 2006-03-07 | 2007-09-20 | Sanyo Electric Co Ltd | 半導体装置の製造方法及び支持テープ |
| JP2012235158A (ja) * | 2012-07-30 | 2012-11-29 | Seiko Epson Corp | 半導体装置、半導体装置の製造方法、回路基板および電子機器 |
| CN107093586A (zh) * | 2017-06-14 | 2017-08-25 | 苏州晶方半导体科技股份有限公司 | 一种芯片的封装结构以及封装方法 |
| CN207883685U (zh) * | 2017-12-29 | 2018-09-18 | 苏州晶方半导体科技股份有限公司 | 一种半导体器件 |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN110867432A (zh) * | 2019-11-28 | 2020-03-06 | 苏州晶方半导体科技股份有限公司 | 芯片封装结构以及封装方法 |
| WO2021189817A1 (zh) * | 2020-03-23 | 2021-09-30 | 苏州晶方半导体科技股份有限公司 | 封装结构、半导体器件和封装方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN104425453B (zh) | 3dic互连装置和方法 | |
| CN104867865B (zh) | 一种晶圆三维集成引线工艺 | |
| CN104347492A (zh) | 具有高深宽比的通孔结构及多晶片互联的制造方法 | |
| CN105575938B (zh) | 一种硅基转接板及其制备方法 | |
| CN108022898A (zh) | 一种半导体器件及其制作方法 | |
| CN107644839B (zh) | 用于三维存储器的晶圆三维集成引线工艺及其结构 | |
| CN104637870A (zh) | 免cmp工艺的硅通孔背面漏孔工艺 | |
| CN207883685U (zh) | 一种半导体器件 | |
| JPH06318590A (ja) | 半導体装置の製造方法 | |
| CN216403846U (zh) | 一种避免短路的芯片间导电桥结构 | |
| US10756061B2 (en) | Multi-layer chip and fabrication method thereof | |
| JP3729680B2 (ja) | 半導体装置の製造方法および半導体装置 | |
| CN102339810B (zh) | 硅基基板及其制作方法 | |
| TWI834166B (zh) | 貫通電極基板、半導體裝置及貫通電極基板之製造方法 | |
| JPS62136857A (ja) | 半導体装置の製造方法 | |
| JPH03265140A (ja) | 半導体装置およびその製造方法 | |
| CN109712897A (zh) | 一种半导体器件及其制作方法、电子装置 | |
| JPH02111052A (ja) | 多層配線形成法 | |
| TW201537718A (zh) | 同軸多芯矽穿孔晶片結構及其製造方法 | |
| TW201603228A (zh) | 積體電路元件及其製作方法 | |
| JPH0226039A (ja) | 半導体装置 | |
| KR100687420B1 (ko) | 적층형 반도체 소자 및 제조 방법 | |
| JPH03116852A (ja) | 半導体装置 | |
| JPS6381833A (ja) | 半導体装置の製造方法 | |
| JPH05234804A (ja) | 半導体装置及びその製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination |