JP2005117011A - ウエハーレベルパッケージの方法及び構造 - Google Patents
ウエハーレベルパッケージの方法及び構造 Download PDFInfo
- Publication number
- JP2005117011A JP2005117011A JP2004164221A JP2004164221A JP2005117011A JP 2005117011 A JP2005117011 A JP 2005117011A JP 2004164221 A JP2004164221 A JP 2004164221A JP 2004164221 A JP2004164221 A JP 2004164221A JP 2005117011 A JP2005117011 A JP 2005117011A
- Authority
- JP
- Japan
- Prior art keywords
- wafer level
- level package
- spacer wall
- dies
- wafer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
- H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
- H01L2224/45001—Core members of the connector
- H01L2224/45099—Material
- H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
- H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
- H01L2224/45144—Gold (Au) as principal constituent
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
- H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
Landscapes
- Solid State Image Pick-Up Elements (AREA)
Abstract
【解決手段】 半導体ウエハー或いは透光基板に複数のスペーサウォ−ル構造を形成し、この複数のスペーサウォ−ル構造の形成により正確にシーラントの位置を制御し、スペーサウォ−ル及びシーラントの位置により素子サイズを決定し、これによりシーラントと感光領域の距離を短縮してウエハーのパッケージ完成並びにスクライビング工程実行の後に、ダイ数の増加を達成してその生産能力を高める。このほか、半導体工程によりこのスペーサウォ−ルの高さを制御して半導体ウエハー及び透光基板間のギャップの均一性とシーラント幅の安定性を制御し、その歩留りを高める。
【選択図】 図8
Description
該複数のダイは相互に近接し、それぞれがセンサーエリアを具え、
該複数のスペーサウォ−ル構造は該複数のダイの上に位置し、各センサーエリアが該複数のスペーサウォ−ル構造の間に位置し、
該複数のシーラントは該複数のダイの上に位置し、各シーラントはスペーサウォ−ル構造の任意の側壁に隣接し、
該透光基板は複数のスペーサウォ−ル構造の上に位置することを特徴とする、ウエハーレベルパッケージの構造としている。
請求項2の発明は、請求項1記載のウエハーレベルパッケージの構造において、複数のスペーサウォ−ル構造の材料がシリコン酸化物とされたことを特徴とする、ウエハーレベルパッケージの構造としている。
請求項3の発明は、請求項1記載のウエハーレベルパッケージの構造において、複数のスペーサウォ−ル構造の材料がシリコン窒化物とされたことを特徴とする、ウエハーレベルパッケージの構造としている。
請求項4の発明は、請求項1記載のウエハーレベルパッケージの構造において、複数のスペーサウォ−ル構造の材料が高分子薄膜とされたことを特徴とする、ウエハーレベルパッケージの構造としている。
請求項5の発明は、請求項4記載のウエハーレベルパッケージの構造において、高分子薄膜がポリイミドを具えたことを特徴とする、ウエハーレベルパッケージの構造としている。
請求項6の発明は、請求項1記載のウエハーレベルパッケージの構造において、透光基板の材料がガラスとされたことを特徴とする、ウエハーレベルパッケージの構造としている。
請求項7の発明は、請求項1記載のウエハーレベルパッケージの構造において、シーラントの材料がエポキシ樹脂とされたことを特徴とする、ウエハーレベルパッケージの構造としている。
請求項8の発明は、請求項1記載のウエハーレベルパッケージの構造において、シーラントの材料が紫外線接着剤とされたことを特徴とする、ウエハーレベルパッケージの構造としている。
請求項9の発明は、請求項1記載のウエハーレベルパッケージの構造において、シーラントの材料がサーモプラスチックとされたことを特徴とする、ウエハーレベルパッケージの構造としている。
請求項10の発明は、請求項1記載のウエハーレベルパッケージの構造において、任意の側壁が内側側壁とされたことを特徴とする、ウエハーレベルパッケージの構造としている。
請求項11の発明は、請求項1記載のウエハーレベルパッケージの構造において、任意の側壁が外側側壁とされたことを特徴とする、ウエハーレベルパッケージの構造としている。
請求項12の発明は、請求項1記載のウエハーレベルパッケージの構造において、複数のスペーサウォ−ル構造が少なくとも二つのユニット構造を具えたことを特徴とする、ウエハーレベルパッケージの構造としている。
請求項13の発明は、請求項12記載のウエハーレベルパッケージの構造において、複数のスペーサウォ−ル構造が複数のダイの相互に対立する二辺に位置することを特徴とする、ウエハーレベルパッケージの構造としている。
請求項14の発明は、請求項12記載のウエハーレベルパッケージの構造において、複数のスペーサウォ−ル構造が複数のダイの相互に隣接する二辺に位置することを特徴とする、ウエハーレベルパッケージの構造としている。
請求項15の発明は、請求項1記載のウエハーレベルパッケージの構造において、複数のスペーサウォ−ル構造が複数の独立したユニット構造が配列されてなるアーム状の幾何形状を具えたことを特徴とする、ウエハーレベルパッケージの構造としている。
請求項16の発明は、請求項1記載のウエハーレベルパッケージの構造において、複数のスペーサウォ−ル構造が複数の連続したユニット構造が配列されてなるアーム状の幾何形状を具えたことを特徴とする、ウエハーレベルパッケージの構造としている。
請求項17の発明は、ウエハーレベルパッケージの方法において、
複数のダイを具えた半導体ウエハーを提供するステップ、
該半導体ウエハーの上に誘電層を堆積させ、並びに複数のダイを被覆させるステップ、 該誘電層の一部を除去して複数のスペーサウォ−ル構造を各ダイの表面上に形成するステップ、
複数のシーラントを複数のスペーサウォ−ル構造の任意の側壁に隣接するよう形成するステップ、
透光基板で半導体ウエハーの上を被覆するステップ、
以上のステップを具えたことを特徴とする、ウエハーレベルパッケージの方法としている。
請求項18の発明は、請求項17記載のウエハーレベルパッケージの方法において、複数のダイがそれぞれセンサーエリアを具えたことを特徴とする、ウエハーレベルパッケージの方法としている。
請求項19の発明は、請求項17記載のウエハーレベルパッケージの方法において、誘電層の一部を除去するステップがセンサーエリアを露出させるステップを具えたことを特徴とする、ウエハーレベルパッケージの方法としている。
請求項20の発明は、請求項19記載のウエハーレベルパッケージの方法において、センサーエリアが任意の四つのスペーサウォ−ル構造により包囲されたことを特徴とする、ウエハーレベルパッケージの方法としている。
請求項21の発明は、請求項17記載のウエハーレベルパッケージの方法において、任意の側壁が内側側壁とされたことを特徴とする、ウエハーレベルパッケージの方法としている。
請求項22の発明は、請求項17記載のウエハーレベルパッケージの方法において、任意の側壁が外側側壁とされたことを特徴とする、ウエハーレベルパッケージの方法としている。
請求項23の発明は、請求項17記載のウエハーレベルパッケージの方法において、透光基板の材料が石英とされたことを特徴とする、ウエハーレベルパッケージの方法としている。
請求項24の発明は、ウエハーレベルパッケージの方法において、
複数のダイを具えた半導体ウエハー、及び、透光基板を提供するステップ、
該透光基板の上に誘電層を堆積させるステップ、
ホトレジスト層を該誘電層の上に堆積させるステップ、
該ホトレジスト層の一部を除去して一部の誘電層を露出させるステップ、
露出した部分の誘電層を除去し、該ホトレジスト層をマスクとして複数のスペーサウォ−ル構造を透光基板の上に形成するステップ、
複数のシーラントを複数のスペーサウォ−ル構造の任意の側壁に隣接するよう形成するステップ、
半導体ウエハーで透光基板の上を被覆するステップ、
以上のステップを具えたことを特徴とする、ウエハーレベルパッケージの方法としている。
請求項25の発明は、請求項24記載のウエハーレベルパッケージの方法において、露出した部分の誘電層を除去するステップが半導体ウエハーの複数のダイを参考パターンとするステップを具えたことを特徴とする、ウエハーレベルパッケージの方法としている。
請求項26の発明は、請求項24記載のウエハーレベルパッケージの方法において、任意の側壁が内側側壁とされたことを特徴とする、ウエハーレベルパッケージの方法としている。
請求項27の発明は、請求項24記載のウエハーレベルパッケージの方法において、任意の側壁が外側側壁とされたことを特徴とする、ウエハーレベルパッケージの方法としている。
請求項28の発明は、請求項24記載のウエハーレベルパッケージの方法において、ダイがセンサーエリアを具えたことを特徴とする、ウエハーレベルパッケージの方法としている。
103 ダイ
105 半導体基板
107 ボーダー
109 金線
111 シーラント
113 透光基板
200 半導体ウエハー
201 ダイ
201A ボンディングパッド
203 透光基板
203A 光学めっき膜
205 誘電層
207 ホトレジスト層
209 スペーサウォ−ル
211 シーラント
300 半導体ウエハー
301A ボンディングパッド
303 透光基板
305 誘電層
307 ホトレジスト層
309 スペーサウォ−ル
311 シーラント
Claims (28)
- ウエハーレベルパッケージの構造において、複数のダイと、複数のスペーサウォ−ル構造と、複数のシーラントと、透光基板とを具え、
該複数のダイは相互に近接し、それぞれがセンサーエリアを具え、
該複数のスペーサウォ−ル構造は該複数のダイの上に位置し、各センサーエリアが該複数のスペーサウォ−ル構造の間に位置し、
該複数のシーラントは該複数のダイの上に位置し、各シーラントはスペーサウォ−ル構造の任意の側壁に隣接し、
該透光基板は複数のスペーサウォ−ル構造の上に位置することを特徴とする、ウエハーレベルパッケージの構造。 - 請求項1記載のウエハーレベルパッケージの構造において、複数のスペーサウォ−ル構造の材料がシリコン酸化物とされたことを特徴とする、ウエハーレベルパッケージの構造。
- 請求項1記載のウエハーレベルパッケージの構造において、複数のスペーサウォ−ル構造の材料がシリコン窒化物とされたことを特徴とする、ウエハーレベルパッケージの構造。
- 請求項1記載のウエハーレベルパッケージの構造において、複数のスペーサウォ−ル構造の材料が高分子薄膜とされたことを特徴とする、ウエハーレベルパッケージの構造。
- 請求項4記載のウエハーレベルパッケージの構造において、高分子薄膜がポリイミドを具えたことを特徴とする、ウエハーレベルパッケージの構造。
- 請求項1記載のウエハーレベルパッケージの構造において、透光基板の材料がガラスとされたことを特徴とする、ウエハーレベルパッケージの構造。
- 請求項1記載のウエハーレベルパッケージの構造において、シーラントの材料がエポキシ樹脂とされたことを特徴とする、ウエハーレベルパッケージの構造。
- 請求項1記載のウエハーレベルパッケージの構造において、シーラントの材料が紫外線接着剤とされたことを特徴とする、ウエハーレベルパッケージの構造。
- 請求項1記載のウエハーレベルパッケージの構造において、シーラントの材料がサーモプラスチックとされたことを特徴とする、ウエハーレベルパッケージの構造。
- 請求項1記載のウエハーレベルパッケージの構造において、任意の側壁が内側側壁とされたことを特徴とする、ウエハーレベルパッケージの構造。
- 請求項1記載のウエハーレベルパッケージの構造において、任意の側壁が外側側壁とされたことを特徴とする、ウエハーレベルパッケージの構造。
- 請求項1記載のウエハーレベルパッケージの構造において、複数のスペーサウォ−ル構造が少なくとも二つのユニット構造を具えたことを特徴とする、ウエハーレベルパッケージの構造。
- 請求項12記載のウエハーレベルパッケージの構造において、複数のスペーサウォ−ル構造が複数のダイの相互に対立する二辺に位置することを特徴とする、ウエハーレベルパッケージの構造。
- 請求項12記載のウエハーレベルパッケージの構造において、複数のスペーサウォ−ル構造が複数のダイの相互に隣接する二辺に位置することを特徴とする、ウエハーレベルパッケージの構造。
- 請求項1記載のウエハーレベルパッケージの構造において、複数のスペーサウォ−ル構造が複数の独立したユニット構造が配列されてなるアーム状の幾何形状を具えたことを特徴とする、ウエハーレベルパッケージの構造。
- 請求項1記載のウエハーレベルパッケージの構造において、複数のスペーサウォ−ル構造が複数の連続したユニット構造が配列されてなるアーム状の幾何形状を具えたことを特徴とする、ウエハーレベルパッケージの構造。
- ウエハーレベルパッケージの方法において、
複数のダイを具えた半導体ウエハーを提供するステップ、
該半導体ウエハーの上に誘電層を堆積させ、並びに複数のダイを被覆させるステップ、 該誘電層の一部を除去して複数のスペーサウォ−ル構造を各ダイの表面上に形成するステップ、
複数のシーラントを複数のスペーサウォ−ル構造の任意の側壁に隣接するよう形成するステップ、
透光基板で半導体ウエハーの上を被覆するステップ、
以上のステップを具えたことを特徴とする、ウエハーレベルパッケージの方法。 - 請求項17記載のウエハーレベルパッケージの方法において、複数のダイがそれぞれセンサーエリアを具えたことを特徴とする、ウエハーレベルパッケージの方法。
- 請求項17記載のウエハーレベルパッケージの方法において、誘電層の一部を除去するステップがセンサーエリアを露出させるステップを具えたことを特徴とする、ウエハーレベルパッケージの方法。
- 請求項19記載のウエハーレベルパッケージの方法において、センサーエリアが任意の四つのスペーサウォ−ル構造により包囲されたことを特徴とする、ウエハーレベルパッケージの方法。
- 請求項17記載のウエハーレベルパッケージの方法において、任意の側壁が内側側壁とされたことを特徴とする、ウエハーレベルパッケージの方法。
- 請求項17記載のウエハーレベルパッケージの方法において、任意の側壁が外側側壁とされたことを特徴とする、ウエハーレベルパッケージの方法。
- 請求項17記載のウエハーレベルパッケージの方法において、透光基板の材料が石英とされたことを特徴とする、ウエハーレベルパッケージの方法。
- ウエハーレベルパッケージの方法において、
複数のダイを具えた半導体ウエハー、及び、透光基板を提供するステップ、
該透光基板の上に誘電層を堆積させるステップ、
ホトレジスト層を該誘電層の上に堆積させるステップ、
該ホトレジスト層の一部を除去して一部の誘電層を露出させるステップ、
露出した部分の誘電層を除去し、該ホトレジスト層をマスクとして複数のスペーサウォ−ル構造を透光基板の上に形成するステップ、
複数のシーラントを複数のスペーサウォ−ル構造の任意の側壁に隣接するよう形成するステップ、
半導体ウエハーで透光基板の上を被覆するステップ、
以上のステップを具えたことを特徴とする、ウエハーレベルパッケージの方法。 - 請求項24記載のウエハーレベルパッケージの方法において、露出した部分の誘電層を除去するステップが半導体ウエハーの複数のダイを参考パターンとするステップを具えたことを特徴とする、ウエハーレベルパッケージの方法。
- 請求項24記載のウエハーレベルパッケージの方法において、任意の側壁が内側側壁とされたことを特徴とする、ウエハーレベルパッケージの方法。
- 請求項24記載のウエハーレベルパッケージの方法において、任意の側壁が外側側壁とされたことを特徴とする、ウエハーレベルパッケージの方法。
- 請求項24記載のウエハーレベルパッケージの方法において、ダイがセンサーエリアを具えたことを特徴とする、ウエハーレベルパッケージの方法。
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
TW92127988A TWI222705B (en) | 2003-10-08 | 2003-10-08 | Method and structure for a wafer level packaging |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2005117011A true JP2005117011A (ja) | 2005-04-28 |
JP4632694B2 JP4632694B2 (ja) | 2011-02-16 |
Family
ID=34546331
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2004164221A Active JP4632694B2 (ja) | 2003-10-08 | 2004-06-02 | ウエハーレベルパッケージの方法及び構造 |
Country Status (2)
Country | Link |
---|---|
JP (1) | JP4632694B2 (ja) |
TW (1) | TWI222705B (ja) |
Cited By (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US7888758B2 (en) | 2008-03-12 | 2011-02-15 | Aptina Imaging Corporation | Method of forming a permanent carrier and spacer wafer for wafer level optics and associated structure |
JP2012222366A (ja) * | 2011-04-13 | 2012-11-12 | Xitec Inc | チップパッケージとその製造方法 |
JP2015015444A (ja) * | 2013-06-06 | 2015-01-22 | 株式会社リコー | 撮像素子パッケージ及び撮像装置 |
JP2017103435A (ja) * | 2015-12-04 | 2017-06-08 | 日本電信電話株式会社 | 光部品構造 |
Families Citing this family (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
TWI295081B (en) | 2006-01-12 | 2008-03-21 | Touch Micro System Tech | Method for wafer level package and fabricating cap structures |
US10056363B2 (en) * | 2015-11-10 | 2018-08-21 | Marvell World Trade Ltd. | Methods and systems to improve yield in multiple chips integration processes |
Citations (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH0461379A (ja) * | 1990-06-29 | 1992-02-27 | Kuraray Co Ltd | 撮像素子の製造方法 |
JPH0778951A (ja) * | 1993-06-15 | 1995-03-20 | Toshiba Corp | 固体撮像装置 |
JPH09283731A (ja) * | 1996-04-08 | 1997-10-31 | Nippon Electric Glass Co Ltd | 固体撮像素子用カバーガラス |
JP2002231921A (ja) * | 2001-02-06 | 2002-08-16 | Olympus Optical Co Ltd | 固体撮像装置及びその製造方法 |
JP2002329852A (ja) * | 2001-05-01 | 2002-11-15 | Fuji Film Microdevices Co Ltd | 固体撮像装置及びその製造方法 |
JP2002353354A (ja) * | 2001-05-25 | 2002-12-06 | Kyocera Corp | 撮像素子収納用パッケージ |
-
2003
- 2003-10-08 TW TW92127988A patent/TWI222705B/zh not_active IP Right Cessation
-
2004
- 2004-06-02 JP JP2004164221A patent/JP4632694B2/ja active Active
Patent Citations (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH0461379A (ja) * | 1990-06-29 | 1992-02-27 | Kuraray Co Ltd | 撮像素子の製造方法 |
JPH0778951A (ja) * | 1993-06-15 | 1995-03-20 | Toshiba Corp | 固体撮像装置 |
JPH09283731A (ja) * | 1996-04-08 | 1997-10-31 | Nippon Electric Glass Co Ltd | 固体撮像素子用カバーガラス |
JP2002231921A (ja) * | 2001-02-06 | 2002-08-16 | Olympus Optical Co Ltd | 固体撮像装置及びその製造方法 |
JP2002329852A (ja) * | 2001-05-01 | 2002-11-15 | Fuji Film Microdevices Co Ltd | 固体撮像装置及びその製造方法 |
JP2002353354A (ja) * | 2001-05-25 | 2002-12-06 | Kyocera Corp | 撮像素子収納用パッケージ |
Cited By (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US7888758B2 (en) | 2008-03-12 | 2011-02-15 | Aptina Imaging Corporation | Method of forming a permanent carrier and spacer wafer for wafer level optics and associated structure |
JP2012222366A (ja) * | 2011-04-13 | 2012-11-12 | Xitec Inc | チップパッケージとその製造方法 |
US9136241B2 (en) | 2011-04-13 | 2015-09-15 | Yu-Lin Yen | Chip package and manufacturing method thereof |
JP2015015444A (ja) * | 2013-06-06 | 2015-01-22 | 株式会社リコー | 撮像素子パッケージ及び撮像装置 |
JP2017103435A (ja) * | 2015-12-04 | 2017-06-08 | 日本電信電話株式会社 | 光部品構造 |
Also Published As
Publication number | Publication date |
---|---|
TW200408050A (en) | 2004-05-16 |
JP4632694B2 (ja) | 2011-02-16 |
TWI222705B (en) | 2004-10-21 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR100657117B1 (ko) | 집적회로장치 및 그 제조방법 | |
KR101664411B1 (ko) | 웨이퍼 레벨의 팬 아웃 패키지 제조방법 | |
CN103400808B (zh) | 影像传感器的晶圆级封装结构及封装方法 | |
TW202038423A (zh) | 扇出型天線封裝結構及其封裝方法 | |
CN109817769B (zh) | 一种新型led芯片封装制作方法 | |
CN103000574A (zh) | 形成具有响应于外部刺激的有源区域的半导体管芯的方法 | |
US7087464B2 (en) | Method and structure for a wafer level packaging | |
CN105244360A (zh) | 感光芯片封装结构及其封装方法 | |
CN105428329A (zh) | 具有ubm的封装件和形成方法 | |
CN105070734A (zh) | 封装结构及封装方法 | |
TW201639085A (zh) | 電子封裝件之製法及電子封裝結構 | |
JP4632694B2 (ja) | ウエハーレベルパッケージの方法及び構造 | |
CN205159328U (zh) | 感光芯片封装结构 | |
CN102144292A (zh) | 半导体装置以及其制造方法 | |
US20180090524A1 (en) | Image sensor package and method of packaging the same | |
CN111900181A (zh) | 影像传感芯片晶圆级封装方法 | |
JP2007150038A (ja) | 光学半導体装置及びその製造方法 | |
KR20030028516A (ko) | 진보된 이미지 센서 칩과 이를 사용한 패캐지 제조 | |
TWI767823B (zh) | 半導體裝置及半導體裝置製造方法 | |
US11948960B2 (en) | Semiconductor packaging method and semiconductor package device | |
US8304288B2 (en) | Methods of packaging semiconductor devices including bridge patterns | |
CN115172179A (zh) | 芯片封装结构及制备方法 | |
CN111146099B (zh) | 半导体结构及其制作方法 | |
CN109360860B (zh) | 一种晶圆封装结构及其制备方法 | |
CN109524479B (zh) | 一种半导体芯片封装方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20070806 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20070814 |
|
A601 | Written request for extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A601 Effective date: 20071112 |
|
A602 | Written permission of extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A602 Effective date: 20071115 |
|
A601 | Written request for extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A601 Effective date: 20071213 |
|
A602 | Written permission of extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A602 Effective date: 20071218 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20080107 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20090428 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20090727 |
|
RD02 | Notification of acceptance of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7422 Effective date: 20100104 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20100615 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20100915 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20101026 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20101116 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 4632694 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20131126 Year of fee payment: 3 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |