CN114171412A - 扇出式封装方法及封装结构 - Google Patents

扇出式封装方法及封装结构 Download PDF

Info

Publication number
CN114171412A
CN114171412A CN202111496037.4A CN202111496037A CN114171412A CN 114171412 A CN114171412 A CN 114171412A CN 202111496037 A CN202111496037 A CN 202111496037A CN 114171412 A CN114171412 A CN 114171412A
Authority
CN
China
Prior art keywords
layer
chips
groups
interconnection
forming
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202111496037.4A
Other languages
English (en)
Inventor
杜茂华
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Tongfu Microelectronics Co Ltd
Original Assignee
Tongfu Microelectronics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Tongfu Microelectronics Co Ltd filed Critical Tongfu Microelectronics Co Ltd
Priority to CN202111496037.4A priority Critical patent/CN114171412A/zh
Publication of CN114171412A publication Critical patent/CN114171412A/zh
Priority to PCT/CN2022/137251 priority patent/WO2023104097A1/en
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/561—Batch processing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/568—Temporary substrate used as encapsulation process aid
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3135—Double encapsulation or coating and encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/528—Geometry or layout of the interconnection structure
    • H01L23/5283—Cross-sectional geometry
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/532—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body characterised by the materials
    • H01L23/5329—Insulating materials
    • H01L23/53295—Stacked insulating layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/023—Redistribution layers [RDL] for bonding areas
    • H01L2224/0237—Disposition of the redistribution layers
    • H01L2224/02379—Fan-out arrangement
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Geometry (AREA)
  • Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)

Abstract

本发明提供一种扇出式封装方法及封装结构，该方法包括：分别提供晶圆载盘和面板载片；将多组第一芯片的第一表面以第一阵列的形式通过混合键合结构固定在晶圆载盘的表面，在多组第一芯片的第二表面形成第一塑封层；将多组第一芯片与晶圆载盘分离，将多组第一芯片进行切割，并以第二阵列的形式将多组第一芯片的第一表面固定在面板载片的表面；在多组第一芯片背离面板载片的一侧形成第二塑封层；将多组第一芯片与面板载片分离，并在混合键合结构上形成互连布线层。本发明的封装方法既可以大大提高互连密度，减小互连间距，又可以提供同等互连密度条件下的更低成本，还可以提供更高的互联密度，满足高性能器件需求。

Description

扇出式封装方法及封装结构
技术领域
本发明属于半导体封装技术领域，具体涉及一种扇出式封装方法及封装结构。
背景技术
随着半导体技术的发展，封装技术向高密度/高集成度发展。目前，扇出式技术成为高密度互连的一个重要开发方向。通过使用再布线层对单芯片及多芯片进行连接，大大提高了封装集成的灵活度。扇出式技术已经被应用于高性能计算(HPC)及手机处理器等领域。
目前扇出式技术有两种主要发展方向，一种是基于晶圆技术的扇出式晶圆级封装(FOWLP)，另一种是基于面板技术的扇出式面板级封装(FOPLP)。扇出式晶圆级封装的布线密度可以更高，目前已经实现线宽2um的量产，但产出率低，成本高。扇出式面板级封装由于产出率高，成本低，但由于面板尺寸大，细线宽实现难度大，目前可量产线宽均在5um以上。
针对上述问题，有必要提出一种设计合理且可以有效解决上述问题的一种扇出式封装方法及封装结构。
发明内容
本发明旨在至少解决现有技术中存在的技术问题之一，提供一种扇出式封装方法及封装结构。
本发明的一方面提供一种扇出式封装方法，所述方法包括：
分别提供晶圆载盘和面板载片；
将多组第一芯片的第一表面以第一阵列的形式通过混合键合结构固定在所述晶圆载盘的表面，在所述多组第一芯片的第二表面形成第一塑封层；
将所述多组第一芯片与所述晶圆载盘分离，将所述多组第一芯片进行切割，并以第二阵列的形式将所述多组第一芯片的第一表面固定在所述面板载片的表面；
在所述多组第一芯片背离所述面板载片的一侧形成第二塑封层；
将所述多组第一芯片与所述面板载片分离，并在所述混合键合结构上形成互连布线层。
可选的，所述混合键合结构包括设置在多组第一芯片第一表面的第一钝化层和第一金属焊盘、以及设置在所述晶圆载盘朝向所述多组第一芯片的一侧第二钝化层和第二金属焊盘；其中，
所述第一钝化层与所述第二钝化层混合键合连接，所述第一金属焊盘与所述第二金属焊盘混合键合连接。
可选的，所述将所述多组第一芯片与所述晶圆载盘分离，包括：
通过研磨和刻蚀的方法去除所述晶圆载盘，以露出所述第二钝化层和所述第二金属焊盘。
可选的，所述在所述混合键合结构上形成互连布线层，包括：
在所述第二钝化层、第二金属焊盘以及第二塑封层上形成第一介电层；
图形化所述第一介电层，形成多个第一开口；
在所述图形化后的第一介电层的表面形成金属互连层；
图形化所述金属互连层，形成所述互连布线层。
可选的，在形成所述互连布线层之后，所述方法还包括：
在所述图形化后的金属互连层表面形成第二介电层；
图形化所述第二介电层，形成多个第二开口；
在所述多个第二开口处进行植球，形成多个焊球；
对所述多组第一芯片进行切割，形成单组芯片封装结构。
可选的，在形成多个焊球之后，所述方法还包括：对所述第二塑封层背离所述多组第一芯片的一侧进行打磨；或者，
在所述多组第一芯片背离所述面板载片的一侧形成第二塑封层之后，所述方法还包括：对所述第二塑封层背离所述多组第一芯片的一侧进行打磨。
可选的，所述多组第一芯片的第一表面为所述多组第一芯片的正面和背面中的其中一者，所述多组第一芯片的第二表面为所述多组第一芯片的正面和背面中的另一者。
本发明的另一方面提供一种扇出式封装结构，所述封装结构包括第一芯片、混合键合结构、互连布线层以及塑封层，
所述混合键合结构设置在所述第一芯片的第一表面以及塑封层的表面；
所述互连布线层设置在所述混合键合结构上；
所述塑封层包裹所述第一芯片。
可选的，所述混合键合结构包括设置在所述第一芯片第一表面的第一钝化层和第一金属焊盘，以及夹设在所述塑封层和所述互连布线层之间的第二钝化层和第二金属焊盘；
所述第一钝化层与所述第二钝化层混合键合连接，所述第一金属焊盘和所述第二金属焊盘混合键合连接。
可选的，所述互连布线层包设置在所述第二钝化层和第二金属焊盘上的第一介电层，以及设置在所述第一介电层上的金属互连层。
可选的，所述封装结构还包括第二介电层和焊球，
所述第二介电层设置在所述金属互连层上；
所述焊球设置在所述第二介电层上。
本发明实施例的扇出式封装方法，该封装方法将多组第一芯片的第一表面以第一阵列的形式通过混合键合结构固定在晶圆载盘的表面，通过混合键合的方式，大大提高互连密度，减小互连间距；采用晶圆级封装技术，可以很好的实现高密度互连需求。将多组第一芯片与晶圆载盘分离，将多组第一芯片进行切割，并以第二阵列的形式将多组第一芯片的第一表面固定在面板载片的表面；在多组第一芯片背离面板载片的一侧形成第二塑封层；将多组第一芯片与面板载片分离，并在混合键合结构上形成互连布线层。采用面板级封装技术，可以提供同等互连密度条件下的更低成本。该封装方法先后通过扇出式晶圆级封装和扇出式面板级封装，相对于目前传统的扇出式晶圆级封装，本发明的扇出式封装方法可以提供同等互连密度条件下的更低成本及更高产出率，相对于传统的扇出式面板级封装，本发明的扇出式封装结构的封装方法可以提供更高的互连密度，满足高性能器件需求。
附图说明
图1为本发明一实施例的一种扇出式封装方法的流程示意图；
图2本发明另一实施例的晶圆载盘中芯片布置区示意图；
图3为本发明另一实施例面板载片上第二阵列B的示意图；
图4为本发明另一实施例晶圆载盘上第一阵列A的示意图；
图5～图17为本发明另一实施例的一种扇出式封装结构的封装工艺示意图。
具体实施方式
为使本领域技术人员更好地理解本发明的技术方案，下面结合附图和具体实施方式对本发明作进一步详细描述。
如图1所示，本发明的一方面提供一种扇出式封装方法S100，该封装方法S100包括：
S110、分别提供晶圆载盘和面板载片。
具体地，如图2、图3和图4所示，晶圆载盘110的主要材质为玻璃、硅片或者金属。面板载片120的主要材质为玻璃，金属或玻纤树脂片。晶圆载盘110和面板载片120的材质也可以是其他的材质，本实施例不做具体限定。
S120、将多组第一芯片的第一表面以第一阵列的形式通过混合键合结构固定在所述晶圆载盘的表面，在所述多组第一芯片的第二表面形成第一塑封层。
示例性的，所述混合键合结构包括设置在多组第一芯片第一表面的第一钝化层和第一金属焊盘、以及设置在所述晶圆载盘朝向所述多组第一芯片的一侧第二钝化层和第二金属焊盘；其中，
所述第一钝化层与所述第二钝化层混合键合连接，所述第一金属焊盘与所述第二金属焊盘混合键合连接。
具体地，如图5所示，多组第一芯片130第一表面设置有第一钝化层131和第一金属焊盘132，晶圆载盘110朝向多组第一芯片130的一侧设置有第二钝化层111和第二金属焊盘112。在本实施例中，第一钝化层131和第二钝化层111的材料可以为二氧化硅，也可以式其他的可以起到钝化作用的材料，本实施例不做具体限定。在本实施例中，第一金属焊盘132和第二金属焊盘112的材料为金属铜，也可以是其他的材料，本实施例不做具体限定。
如图5所示，将多组第一芯片130的第一表面混合键和固定在晶圆载盘110的表面。也就是说，在热和压力的作用下，位于第一芯片130的第一表面的第一钝化层131与位于晶圆载盘110朝向第一芯片130一侧的第二钝化层111形成键合，位于第一芯片130的第一表面的第一金属焊盘132与位于晶圆载盘110朝向第一芯片130一侧的第二金属焊盘112形成键合，通过混合键合将第一芯片130固定在晶圆载盘110上。通过混合键和的方式，大大提高了第一芯片的互连密度，减小互连间距；采用晶圆级封装技术，可以很好的实现高密度互连需求，满足高性能器件的需求。
如图4所示，混合键和后的多组第一芯片130形成第一阵列A，第一阵列A为方形阵列。如图6所示，使用塑封料在多组第一芯片130的第二表面进行塑封，形成第一塑封层140。塑封方法可以是膜层真空压合或传统塑封工艺，本实施例不做具体限定。
需要说明的是，多组第一芯片130的第一表面可以是多组第一芯片130的正面，也可以是背面，相应的，多组第一芯片130的第二表面为多组第一芯片130的正面和背面中的另一面。在本实施例中，是将多组第一芯片130的正面通过混合键和固定在晶圆载盘110的表面。
需要进一步说明的是，每组第一芯片130包括一个或多个第一芯片130。本实施例中，每组第一芯片包括一个第一芯片130。
S130、将所述多组第一芯片与所述晶圆载盘分离，将所述多组第一芯片进行切割，并以第二阵列的形式将所述多组第一芯片的第一表面固定在所述面板载片的表面。
示例性的，所述将所述多组第一芯片与所述晶圆载盘分离，包括：
通过研磨和刻蚀的方法去除所述晶圆载盘，以露出所述第二钝化层和所述第二金属焊盘。
具体地，如图7所示，首先，通过研磨和刻蚀的方法将晶圆载盘110去除，以露出晶圆载盘110表面的第二钝化层111和第二金属焊盘112，为之后的步骤作准备。需要说明的是，刻蚀方法可以采用湿法刻蚀或者干法刻蚀，本实施例不做具体限定。当然，也可以采用其他的方法将晶圆载盘110去除，只要可以露出晶圆载盘110表面的第二钝化层111和第二金属焊盘112即可。
其次，如图8和图9所示，根据面板载片120的面积大小将多组第一芯片130进行切割。
然后，将切割后的多组第一芯片130通过贴片胶121以图3所示的第二阵列B的形式固定在面板载片120的表面，也就是说，第二钝化层111和第二金属焊盘112与贴片胶121接触。采用面板级封装技术以提高产出率，还可以提供同等互连密度条件下的更低成本。
S140、在所述多组第一芯片背离所述面板载片的一侧形成第二塑封层。
具体地，如图9所示，使用塑封料将固定在面板载片120上的多组第一芯片130包裹，形成第二塑封层150。塑封方法可以是膜层真空压合或传统塑封工艺，本实施例不做具体限定。
S150、将所述多组第一芯片与所述面板载片分离，并在所述混合键合结构上形成互连布线层。
首先，如图11所示，将面板载片120和贴片胶121分离。分离方法可以采用热分离，激光分离，紫外光分离，机械分离等方法，此等方法均为目前常用的临时键合分离方法，对于分离方法本实施例不做具体限定，可根据实际需要进行选择。
其次，在所述混合键合结构上形成互连布线层，包括：在所述第二钝化层、第二金属焊盘以及第二塑封层上形成第一介电层，图形化所述第一介电层，形成多个第一开口，在所述图形化后的第一介电层的表面形成金属互连层，图形化所述金属互连层，形成所述互连布线层。
具体地，如图12所示，在所述第二钝化层111、第二金属焊盘112以及第二塑封层150上涂敷第一介电层160。第一介电层160的材料为光感介电层(PID)或者味之素层叠薄膜(ABF)等，工艺可以为真空压膜或印刷工艺，第一介电层160对第二钝化层111和第二金属焊盘112起到保护作用。对于第一介电层160的材料以及涂敷工艺本实施例不做具体限定，可以根据实际需求进行选择。
通过光刻工艺图形化所述第一介电层160，在第一介电层160上形成多个第一开口(图中未标出)。
在所述图形化后的第一介电层的表面沉积金属互连层170。沉积方法可以采用电镀、溅射、热蒸发、等离子体增强化学气相沉积、低压化学气相沉积、大气压化学气相沉积或电子回旋谐振化学气相沉积等工艺，金属材料通常为钛和铜，对于沉积方法和金属材料本实施例不做具体限定。
如图12所示，通过光刻及刻蚀工艺图形化金属互连层170，形成互连布线层。蚀刻工艺可以用湿法蚀刻也可以用干法蚀刻，本实施例不做具体限定。
示例性的，在形成所述互连布线层之后，所述方法还包括：
在所述图形化后的金属互连层表面形成第二介电层，图形化所述第二介电层，形成多个第二开口，在所述多个第二开口处进行植球，形成多个焊球。
具体地，如图13所示，在图形化后的金属互连层170的表面涂敷第二介电层180，第二介电层180的材料可以使用光感阻焊胶(PSR)，工艺可以为真空压膜或印刷工艺，对于第一介电层160的材料以及涂敷工艺本实施例不做具体限定，可以根据实际需求进行选择。
如图13所示，采用光刻工艺图形化第二介电层180，在第二介电层180上形成多个第二开口181。
如图14所示，在多个第二开口181处进行植球，形成多个焊球190。
如图15所示，在形成多个焊球190之后，对所述多组第一芯片130进行切割，形成如图所示的单组芯片封装结构。
示例性的，如图16所示，在形成多个焊球190之后，对所述第二塑封层150背离所述多组第一芯片130的一侧进行打磨，将封装厚度减少，在本实施例中，经过打磨第二塑封层150背离多组第一芯片130的一侧完全去除，然后经过切割最终形成如图17所示的封装结构。
或者，在所述多组第一芯片背离所述面板载片的一侧形成第二塑封层之后，所述方法还包括：
如图10所示，对所述第二塑封层170背离所述多组第一芯片130的一侧进行打磨，将封装厚度减少，在本实施例中，经过打磨第二塑封层170背离多组第一芯片130的一侧完全去除，然后经过上述所述的各种步骤，最终形成如图17所示的封装结构。
需要说明的是，在给出的实施例中，为3层或4层介电层结构，实际本发明可以适用多种层数，根据实际设计需要进行调整。晶圆级及面板级工艺的使用互连层数也可以根据实际设计需要进行调整，比如第二层互连层也需要高密度互连时(面板级工艺无法实现)，可以使用晶圆级工艺制作两层互连层，后续转入面板级工艺进行。
需要进一步说明的是，在本发明中，如图2所示，晶圆载盘110的中间区域为芯片布置区113，芯片布置区113以如图3所示的第一阵列A分布，芯片布置区113为正方形结构，其对角线长度与晶圆载盘110直径相当。通过临时贴合和晶圆级再布线，在中间区域内形成高密度互连布线层。将完成高密度互连的芯片布置区113进行切割，以如图4所示的第二阵列B的形式整体构建到面板载片120上。
如图4所示，目前常用的面板载片120的尺寸为510×515毫米，这种情况下，可以同时放置4块芯片布置区113，使用面板级封装互连技术完成后续工艺，生产效率可达到晶圆级封装技术的4倍，而未来，如果使用LCD面板技术，生产效率可提高到6～8倍，成本将大大降低。
如图2所示，由于芯片布置区113的面积小于晶圆载盘110的面积，因此将会产生一定的面积损耗。考虑到芯片均为长方形或正方形大小，因此主要损耗区为图中的空白区域113，其短边尺寸为28毫米。对于封装尺寸接近或大于28毫米的样品，此区域为无效区域，但是对于封装尺寸接近或小于28毫米的样品，空白区域114还可以进行使用，因此芯片布置区113的设计不会增加晶圆级封装的成本。由于高密度互连主要应用于高性能计算等领域，该领域封装正向大尺寸方向发展，因此本发明具有显著的降低成本的效果。
在封装设计中，通常靠近芯片的互连层密度高，而远离芯片的互连层密度低，连接线宽呈现逐级扩大的趋势。利用此特点，在本发明提供的扇出式封装结构的封装方法，整合使用扇出式晶圆级封装技术和扇出式面板级封装技术完成扇出式封装制作，对于靠近芯片的互连层，使用晶圆级封装技术，可以很好的实现高密度互连需求，而对于远离芯片的互连层，使用面板级封装技术，可以提高产出率，降低制造成本。同时，靠近芯片的互连层采用混合键和的方式，大大提高互连密度，减小互连间距。
如图17所示，本发明的另一方面提供一种扇出式封装结构100，所述封装结构100包括第一芯片130、混合键合结构(图中未标出)、互连布线层(图中未标出)以及塑封层140，
所述混合键合结构设置在所述第一芯片130的第一表面以及塑封层140的表面，所述互连布线层设置在所述混合键合结构上，所述塑封层140包裹所述第一芯片130。
需要说明的是，多组第一芯片130的第一表面可以是多组第一芯片130的正面，也可以是背面，相应的，多组第一芯片130的第二表面为多组第一芯片130的正面和背面中的另一面。在本实施例中，多组第一芯片130的第一表面是正面。
需要进一步说明的是，每组第一芯片130包括一个或多个第一芯片130。本实施例中，每组第一芯片包括一个第一芯片130。
示例性的，如图17所示，所述混合键合结构包括设置在所述第一芯片130第一表面的第一钝化层131和第一金属焊盘132，以及夹设在所述塑封层140和所述互连布线层之间的第二钝化层111和第二金属焊盘120，所述第一钝化层131与所述第二钝化层111混合键合连接，所述第一金属焊盘132和所述第二金属焊盘112混合键合连接。通过混合键和的方式，可以大大提高互连密度，减小互连间距。
示例性的，如图17所示，所述互连布线层包设置在所述第二钝化层111和第二金属焊盘上112的第一介电层160，以及设置在所述第一介电层160上的金属互连层170。
需要说明的是，第一介电层160的材料为光感介电层(PID)或者味之素层叠薄膜(ABF)等，本实施例不做具体限定。金属互连层170的材料通常为金属钛和金属铜，对于金属材料本实施例不做具体限定。
示例性的，如图17所示，所述封装结构100还包括第二介电层180和焊球190，所述第二介电层180设置在所述金属互连层170上，所述焊球190设置在所述第二介电层180上。
本发明的扇出式封装结构，不仅成本低，产出率高，而且可以大大提高互连密度，减小互连间距。
可以理解的是，以上实施方式仅仅是为了说明本发明的原理而采用的示例性实施方式，然而本发明并不局限于此。对于本领域内的普通技术人员而言，在不脱离本发明的精神和实质的情况下，可以做出各种变型和改进，这些变型和改进也视为本发明的保护范围。

Claims (11)

1.一种扇出式封装方法，其特征在于，所述方法包括：
分别提供晶圆载盘和面板载片；
将多组第一芯片的第一表面以第一阵列的形式通过混合键合结构固定在所述晶圆载盘的表面，在所述多组第一芯片的第二表面形成第一塑封层；
将所述多组第一芯片与所述晶圆载盘分离，将所述多组第一芯片进行切割，并以第二阵列的形式将所述多组第一芯片的第一表面固定在所述面板载片的表面；
在所述多组第一芯片背离所述面板载片的一侧形成第二塑封层；
将所述多组第一芯片与所述面板载片分离，并在所述混合键合结构上形成互连布线层。
2.根据权利要求1所述的方法，其特征在于，所述混合键合结构包括设置在多组第一芯片第一表面的第一钝化层和第一金属焊盘、以及设置在所述晶圆载盘朝向所述多组第一芯片的一侧第二钝化层和第二金属焊盘；其中，
所述第一钝化层与所述第二钝化层混合键合连接，所述第一金属焊盘与所述第二金属焊盘混合键合连接。
3.根据权利要求2所述的方法，其特征在于，所述将所述多组第一芯片与所述晶圆载盘分离，包括：
通过研磨和刻蚀的方法去除所述晶圆载盘，以露出所述第二钝化层和所述第二金属焊盘。
4.根据权利要求2所述的方法，其特征在于，所述在所述混合键合结构上形成互连布线层，包括：
在所述第二钝化层、第二金属焊盘以及第二塑封层上形成第一介电层；
图形化所述第一介电层，形成多个第一开口；
在所述图形化后的第一介电层的表面形成金属互连层；
图形化所述金属互连层，形成所述互连布线层。
5.根据权利要求4所述的方法，其特征在于，在形成所述互连布线层之后，所述方法还包括：
在所述图形化后的金属互连层表面形成第二介电层；
图形化所述第二介电层，形成多个第二开口；
在所述多个第二开口处进行植球，形成多个焊球；
对所述多组第一芯片进行切割，形成单组芯片封装结构。
6.根据权利要求1至5任一项所述的方法，其特征在于，在形成多个焊球之后，所述方法还包括：
对所述第二塑封层背离所述多组第一芯片的一侧进行打磨；或者，
在所述多组第一芯片背离所述面板载片的一侧形成第二塑封层之后，所述方法还包括：
对所述第二塑封层背离所述多组第一芯片的一侧进行打磨。
7.根据权利要求1至5任一项所述的方法，其特征在于，所述多组第一芯片的第一表面为所述多组第一芯片的正面和背面中的其中一者，所述多组第一芯片的第二表面为所述多组第一芯片的正面和背面中的另一者。
8.一种扇出式封装结构，其特征在于，所述封装结构包括第一芯片、混合键合结构、互连布线层以及塑封层，
所述混合键合结构设置在所述第一芯片的第一表面以及塑封层的表面；
所述互连布线层设置在所述混合键合结构上；
所述塑封层包裹所述第一芯片。
9.根据权利要求8所述的封装结构，其特征在于，所述混合键合结构包括设置在所述第一芯片第一表面的第一钝化层和第一金属焊盘，以及夹设在所述塑封层和所述互连布线层之间的第二钝化层和第二金属焊盘；
所述第一钝化层与所述第二钝化层混合键合连接，所述第一金属焊盘和所述第二金属焊盘混合键合连接。
10.根据权利要求9所述的封装结构，其特征在于，所述互连布线层包设置在所述第二钝化层和第二金属焊盘上的第一介电层，以及设置在所述第一介电层上的金属互连层。
11.根据权利要求10所述的封装结构，其特征在于，所述封装结构还包括第二介电层和焊球，
所述第二介电层设置在所述金属互连层上；
所述焊球设置在所述第二介电层上。
CN202111496037.4A 2021-12-08 2021-12-08 扇出式封装方法及封装结构 Pending CN114171412A (zh)

Priority Applications (2)

Application Number Priority Date Filing Date Title
CN202111496037.4A CN114171412A (zh) 2021-12-08 2021-12-08 扇出式封装方法及封装结构
PCT/CN2022/137251 WO2023104097A1 (en) 2021-12-08 2022-12-07 Fan-out packaging method and packaging structure thereof

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202111496037.4A CN114171412A (zh) 2021-12-08 2021-12-08 扇出式封装方法及封装结构

Publications (1)

Publication Number Publication Date
CN114171412A true CN114171412A (zh) 2022-03-11

Family

ID=80484636

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202111496037.4A Pending CN114171412A (zh) 2021-12-08 2021-12-08 扇出式封装方法及封装结构

Country Status (1)

Country Link
CN (1) CN114171412A (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN115206948A (zh) * 2022-05-30 2022-10-18 盛合晶微半导体(江阴)有限公司 一种超高密度连接系统三维扇出型封装结构及其制备方法

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN115206948A (zh) * 2022-05-30 2022-10-18 盛合晶微半导体(江阴)有限公司 一种超高密度连接系统三维扇出型封装结构及其制备方法

Similar Documents

Publication Publication Date Title
US10957671B2 (en) Method for fabricating a semiconductor and semiconductor package
US7875481B2 (en) Semiconductor apparatus and method for manufacturing the same
KR100363375B1 (ko) 캐리어 기판상에 탑재된 집적 회로 디바이스 제조 방법
US6730997B2 (en) Method of transferring ultra-thin substrates and application of the method to the manufacture of a multi-layered thin film device
US6946384B2 (en) Stacked device underfill and a method of fabrication
EP0700088B1 (en) Semiconductor device and comprising two semiconductor substrates
JP2002512436A (ja) 集積回路デバイス
US20040063249A1 (en) Thin film semiconductor package and method of fabrication
US20030230804A1 (en) Semiconductor device and method of fabricating the same
KR100855015B1 (ko) 패키징된 집적회로 및 그 제조 방법
KR20040098539A (ko) 반도체 칩의 제조 방법, 반도체 장치의 제조 방법, 반도체칩 및 반도체 장치
CN114171403A (zh) 扇出式封装方法及封装结构
US8476753B2 (en) Process for enhanced 3D integration and structures generated using the same
US20080044950A1 (en) Multi-layer fin wiring interposer fabrication process
CN114171407A (zh) 扇出式封装方法及封装结构
CN110379780B (zh) 一种硅基扇出型晶圆级封装方法及结构
CN114203689A (zh) 一种扇出式封装方法及封装结构
CN114171412A (zh) 扇出式封装方法及封装结构
US7087464B2 (en) Method and structure for a wafer level packaging
CN114171409A (zh) 扇出式封装方法及封装结构
WO2023104097A1 (en) Fan-out packaging method and packaging structure thereof
CN114914196B (zh) 基于芯粒概念的局部中介层2.5d扇出封装结构及工艺
TWI358120B (en) Semiconductor chip module and manufacturing method
CN111146099B (zh) 半导体结构及其制作方法
CN114203690A (zh) 扇出式堆叠芯片的封装方法及封装结构

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination