CN105097727A - 半导体封装结构及其封装方法 - Google Patents

半导体封装结构及其封装方法 Download PDF

Info

Publication number
CN105097727A
CN105097727A CN201510350343.5A CN201510350343A CN105097727A CN 105097727 A CN105097727 A CN 105097727A CN 201510350343 A CN201510350343 A CN 201510350343A CN 105097727 A CN105097727 A CN 105097727A
Authority
CN
China
Prior art keywords
chip
lead frame
back side
binding agent
pin
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201510350343.5A
Other languages
English (en)
Inventor
郭桂冠
陈乾
汪虞
叶铭贤
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
JINGZHI SEMICONDUCTOR CO Ltd
SUZHOU RIYUEXIN SEMICONDUCTOR CO Ltd
Suzhou ASEN Semiconductors Co Ltd
Amtek Semiconductor Co Ltd
Original Assignee
JINGZHI SEMICONDUCTOR CO Ltd
SUZHOU RIYUEXIN SEMICONDUCTOR CO Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by JINGZHI SEMICONDUCTOR CO Ltd, SUZHOU RIYUEXIN SEMICONDUCTOR CO Ltd filed Critical JINGZHI SEMICONDUCTOR CO Ltd
Priority to CN201510350343.5A priority Critical patent/CN105097727A/zh
Priority to TW104132722A priority patent/TWI581381B/zh
Publication of CN105097727A publication Critical patent/CN105097727A/zh
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48095—Kinked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484—Connecting portions
    • H01L2224/48463—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond
    • H01L2224/48465—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond the other connecting portion not on the bonding area being a wedge bond, i.e. ball-to-wedge, regular stitch
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/1015—Shape
    • H01L2924/10155—Shape being other than a cuboid
    • H01L2924/10158—Shape being other than a cuboid at the passive surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H01L2924/1815—Shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H01L2924/1815—Shape
    • H01L2924/1816—Exposing the passive side of the semiconductor or solid-state body
    • H01L2924/18165—Exposing the passive side of the semiconductor or solid-state body of a wire bonded chip

Abstract

本发明公开了一种半导体封装结构及其封装方法。根据本发明一实施例的半导体封装方法包括：固化涂覆于芯片背面上的粘结剂；将芯片背面固定于导线框架上，导线框架包含基底层及设置于基底层上的引脚；引线连接芯片与引脚；注塑而于导线框架上形成遮蔽芯片与引脚及相互问引线的塑封壳体；移除导线框架的该基底层；以及该芯片背面上的粘结剂。本发明通过在封装后期去除导线框架的基底层，而降低半导体封装结构的厚度；并且由于芯片的一面暴露在半导体封装结构外，提高了半导体封装结构的散热性能。

Description

半导体封装结构及其封装方法
技术领域
本发明涉及半导体封装领域，尤其涉及一种半导体封装结构及其封装方法。
背景技术
随着半导体及电子技术的发展，半导体封装结构的厚度越来越薄，集成度越来越高。例如，部分半导体封装结构的厚度已经可以做到0.33mm。鉴于目前的半导体封装结构通常包含导线框架(或基板)、芯片(die)、引线(wire)以及注塑壳体，因此封装结构的厚度与导线框架(或基板)、芯片、引线高度和标刻深度(markingdepth)等均有关系。在这一情形下，0.33mm的半导体封装结构厚度已是目前半导体封装工艺所能做到的极限。
然而市场上仍期待电子产品，例如智能手机可进一步轻薄化，这就给半导体封装技术提出了新的挑战。
发明内容
本发明的目的之一在于提供一种半导体封装结构及封装方法，能够使得进一步降低芯片封装结构的厚度。
本发明的一实施例提供了一种半导体封装方法，包括：固化涂覆于芯片背面上的粘结剂；将该芯片背面固定于导线框架上，该导线框架包含基底层及设置于该基底层上的引脚；引线连接该芯片与该引脚；注塑而于该导线框架上形成遮蔽该芯片与该引脚及相互间引线的塑封壳体；移除该导线框架的该基底层；以及移除该芯片背面上的粘结剂。
根据本发明的一实施例，固化涂覆于该芯片背面上的该粘结剂进一步包含：使用紫外线照射或者烤箱烘烤该粘结剂。该粘结剂为甲醛丙烯酸甲酯与聚氨酯树脂合成的热可塑粘着材料。该粘结剂的厚度小于20μm。将该芯片背面固定于该导线框架上进一步包含：在100-150℃下将该芯片背面粘合于该导线框架的该基底层上。将该芯片背面固定于该导线框架上进一步包含：在165-180℃下加热该导线框架及粘合于该导线框架上的该芯片达30-60分钟。移除该导线框架的该基底层是在90-110℃下进行。移除该芯片背面上的该粘结剂进一步包含：使用3-15％的氢氧化钾水溶液、异丙醇、丙酮或乙醇移除该粘结剂。该封装方法进一步包含将该芯片放置于高速旋转装置上而在该芯片背面涂覆该粘结剂。在移除该芯片背面上的粘结剂后，该芯片背面距离该塑封壳体底面2-20um。在固化涂覆于芯片背面上的粘结剂之后，将芯片自所在晶圆上切割分离。切割可使用线性切割方式以使芯片的背面的边缘为直角型，或使用斜切方式以使芯片的背面的边缘为倾斜型，或使用梯切方式以使芯片的背面的边缘为阶梯型。
本发明的实施例还提供一半导体封装结构，其包括：具有设置电子线路的正面及与该正面相对的背面的芯片，藉由引线与芯片连接的引脚，及自上遮蔽该芯片、该引脚及该引线的塑封壳体。其中该芯片的背面及该引脚的背面暴露于该塑封壳体的下表面，且该芯片的背面凹陷于该半导体封装结构内。
在一实施例中，芯片的背面的边缘为直角型、倾斜型或者阶梯型，并且芯片的背面的边缘的切割面分别与塑封壳体相接触。
根据本发明实施例的半导体封装结构及其封装方法通过在封装后期移除导线框架的基底层而进一步降低半导体封装结构的厚度，从而可获得极薄的半导体封装结构。另外，根据本发明实施例的半导体封装结构所包含的芯片，如芯片的背面可暴露在半导体封装结构外，可进一步提高半导体封装结构的散热性能。
附图说明
图1-5是根据本发明一实施例的半导体封装结构的封装方法的流程示意图；
图6是根据本发明一实施例的半导体封装结构30的结构示意图；
图7是根据本发明另一实施例的半导体封装结构30的结构示意图；
图8是根据本发明又一实施例的半导体封装结构30的结构示意图。
具体实施方式
下面结合附图并通过具体实施方式来进一步说明本发明的技术方案。可以理解的是，此处所描述的具体实施例仅仅用于解释本发明，而非对本发明的限定。另外还需要说明的是，为了便于描述，附图中仅示出了与本发明相关的部分而非全部内容。
鉴于电子产品日益轻薄化的趋势，业内期待更先进的半导体封装结构及其封装方法，其可进一步降低半导体封装结构的厚度，提高半导体封装结构的散热效果。根据本发明一实施例的半导体封装方法可实现上述目的，其包括：固化涂覆于芯片背面上的粘结剂；将芯片背面固定于导线框架上，该导线框架包含基底层及设置于基底层上的引脚；引线连接芯片与引脚；注塑而于导线框架上形成遮蔽芯片与引脚及相互间引线的塑封壳体；移除导线框架的基底层；以及移除芯片背面上的粘结剂。
具体的，图1-5演示了根据本发明一实施例的半导体封装结构的封装方法的流程示意图。
图1所示是根据本发明一实施例所要处理的晶圆11的结构示意图。如图1所示，为提高生产效率，封装前期若干芯片10(参见图2-7)可以矩阵方式排列于一晶圆11上从而可一并处理而非单独处理。在晶圆11的正面(即芯片设置电子线路的一面)上黏贴保护胶带15以防止其被划伤。然后将该晶圆11放置于高速旋转装置13上而在晶圆11背面涂覆粘结剂12。涂覆的粘结剂12可形成胶膜，其厚度约小于20um。粘结剂12为MMA(甲醛丙烯酸甲酯)与PU(聚氨酯)树脂合成的热可塑粘着材料，其是低粘度、光固化，且使用可高温溶剂移除。图2所示即是根据本发明一实施例的半导体封装结构封装方法在完成粘结剂12涂覆后的中间产品结构示意图。
涂覆后的粘结剂12需进一步的固化处理，例如可使用能量为75-150mW/cm紫外线照射该粘结剂12达110-150秒。如本领域技术人员所了解的也可使用烤箱烘烤的方式。
固化粘结剂12后即可将各芯片10进行分离。本实施例中，可按照通常的处理方式将晶圆11粘结在切割保护膜上，去掉其正面的保护胶带15，然后送到芯片切割机上进行切割分离。对晶圆11的切割可以通过线性切割、斜切或者梯切的方式进行。采用线性切割，即直接将晶圆11的各个芯片10进行直线分割，以使切割后芯片10的背面100的边缘基本保持直角型(具体可参见图6中所示的芯片61)；采用斜切，即在进行晶圆11的各个芯片10切割时，对芯片10的背面100的边缘进行倾斜切割，以使切割后的芯片10的背面100的边缘为倾斜型(具体可参见图7中所示的芯片71)；而采用梯切，即在进行晶圆11的各个芯片10切割时，将芯片10的背面100的边缘切去一个矩形块，以使切割后的芯片10的背面100的边缘的切割面为阶梯型(具体可参见图8中所示芯片81)。
接着，将切割后的单独芯片10的背面100固定在导线框架22上。图3所示即根据本发明一实施例的半导体封装结构封装方法在将芯片10的背面100固定在导线框架22后的中间产品的结构示意图。该芯片10可以是图2中晶圆11上的一者。该导线框架22包含基底层222以及位于该基底层222上的引脚221。具体的，在本实施例，可在100-150℃下以轨道加热方式将芯片10的背面100粘合于导线框架22的基底层222上，在165-180℃下以硬烘烤的方式加热导线框架22及粘合于其上的芯片10达30-60分钟。轨道加热的温度取决于粘结剂12的特性，不同的粘结剂12可能有不同的温度需求。类似的，硬烘烤的方式也可由其它的加热方式代替。该导线框架22可通过电精密成型(ElectroFineForming)方法得到，其基底层222可以是金属板，厚度小于210μm。导线框架22的基底层222的设置可影响粘结剂12的选择，如本领域技术人员所了解的粘结剂12需能将基底层222与芯片10的背面100粘连在一起，并在需要的时候通过适当的方式去除而不影响半导体封装结构其它器件的特性。
此后可进行常规的打线(wirebonding)和注塑封装等处理。使用引线231连接芯片10与引脚221并形成遮蔽芯片10与引脚221及相互间引线231的塑封壳体24。图4所示即图3中所示的中间产品在完成注塑处理后的结构示意图。在对芯片10的背面100的边缘进行切割的实施中，芯片10的背面100的边缘的切割面，也就是没有被粘结剂12覆盖的部分，在进行塑封时就会与塑封壳体24直接接触。
接着可移除导线框架22的基底层222，如可在90-110℃下将其撕除。图5所示即图4中所示的中间产品在移除基底层222后的结构示意图。
基底层222移除后可移除芯片10背面100上的粘结剂。可采用的方式之一是在85-90℃下使用3-15％的氢氧化钾水溶液浸泡该中间产品5-10分钟以移除粘结剂12，也可以使用异丙醇、丙酮或乙醇等有机溶液去除该粘结剂12。根据不同的粘结剂12，可采用不同的移除方式。此后再进行一些常规的处理，如清洗等即可得到极薄的半导体封装结构30。
图6所示是根据本发明一实施例的半导体封装结构30的结构示意图，其可由前述的半导体封装方法得到。如图6所示，本发明实施例提供了一种半导体封装结构30，包含芯片61、引脚221和塑封壳体24。其中，芯片61具有设置电子线路的正面及与该正面相对的背面100，引脚221藉由引线231与芯片61连接，例如，可以通过引线键合的方式与芯片61进行连接，形成焊点232，塑封壳体24自上遮蔽该芯片61、该引脚221及该引线231。本实施例中，芯片61的背面100的边缘可以为直角型。其中该芯片61的背面100及该引脚221的背面暴露于该塑封壳体24的底面240，且该芯片61的背面100凹陷于该半导体封装结构30内。例如，在本实施例中该芯片61的背面与该塑封壳体24底面240间的距离d为2-20μm。
类似的，图7是根据本发明另一实施例的半导体封装结构30的结构示意图，图8是根据本发明又一实施例的半导体封装结构30的结构示意图，两者均可由前述的半导体封装方法得到。其中在附图7所示的实施例中，芯片71是通过斜切方式得到，其边缘为倾斜型；而在在附图8所示的实施例中，芯片81是通过梯切方式得到，其边缘为阶梯型。倾斜型芯片71和阶梯型芯片81的边缘的切割面，也就是没有被粘结剂12覆盖的部分，被所述塑封壳体24覆盖，从而增强了对芯片71、81的固定作用，并且能够降低湿气的浸入，从而提高了芯片封装的安全系数。
本申请实施例通过移除导线框架的基底层，从而减低了半导体封装结构的整体封装厚度，使得本发明的半导体封装结构可达0.20-0.45mm的极薄厚度。最薄0.20mm的厚度相对于现有技术可取得的最薄厚度0.33降低了将近40％。而且，芯片10的背面100暴露在封装结构30外使得该半导体封装结构具备良好的散热性能，可很好的满足大功率的半导体封装结构30，如功率金属-氧化物半导体场效应晶体管的要求。
以上仅为本发明的较佳实施例，并不用以限制本发明，凡在本发明的精神和原则之内，所作的任何修改、等同替换、改进等，均应包含在本发明的保护范围之内。

Claims (12)

1.一种半导体封装方法，包括：
固化涂覆于芯片背面上的粘结剂；
将所述芯片背面固定于导线框架上，所述导线框架包含基底层及设置于所述基底层上的引脚；
引线连接所述芯片与所述引脚；
注塑而于所述导线框架上形成遮蔽所述芯片与所述引脚及相互间引线的塑封壳体；
移除所述导线框架的所述基底层；以及
移除所述芯片背面上的粘结剂。
2.根据权利要求1所述的封装方法，其中固化涂覆于所述芯片背面上的所述粘结剂进一步包含：
使用紫外线照射或者烤箱烘烤所述粘结剂。
3.根据权利要求1所述的封装方法，其中所述粘结剂为甲醛丙烯酸甲酯与聚氨酯树脂合成的热可塑粘着材料。
4.根据权利要求1所述的封装方法，其中所述粘结剂的厚度小于20μm。
5.根据权利要求1所述的封装方法，其中将所述芯片背面固定于所述导线框架上进一步包含：
在100-150℃下将所述芯片背面粘合于所述导线框架的所述基底层上。
6.根据权利要求5所述的封装方法，其中将所述芯片背面固定于所述导线框架上进一步包含：
在165-180℃下加热所述导线框架及粘合于所述导线框架上的所述芯片达30-60分钟。
7.根据权利要求1所述的封装方法，其中移除所述导线框架的所述基底层是在90-110℃下进行。
8.根据权利要求1所述的封装方法，其中移除所述芯片背面上的所述粘结剂进一步包含：
使用3-15％的氢氧化钾水溶液、异丙醇、丙酮或乙醇移除所述粘结剂。
9.根据权利要求1所述的封装方法，在所述固化涂覆于芯片背面上的粘结剂之后，将所述芯片自所在晶圆上切割分离，所述切割使用线性切割方式以使所述芯片的背面的边缘为直角型，或使用斜切方式以使所述芯片的背面的边缘为倾斜型，或使用梯切方式以使所述芯片的背面的边缘为阶梯型。
10.一种半导体封装结构，其包括：
芯片，具有设置电子线路的正面及与该正面相对的背面；
引脚，藉由引线与芯片连接；
塑封壳体，自上遮蔽所述芯片、所述引脚及所述引线；其中所述芯片的背面及所述引脚的背面暴露于所述塑封壳体的下表面，且所述芯片的背面凹陷于所述半导体封装结构内。
11.根据权利要求10所述的半导体封装结构，其中所述芯片的背面距离所述塑封壳体底面2-20μm。
12.根据权利要求10所述的半导体封装结构，其中所述芯片的背面的边缘为直角型、倾斜型或者阶梯型，并且所述芯片的背面的边缘的切割面分别与所述塑封壳体相接触。
CN201510350343.5A 2015-06-23 2015-06-23 半导体封装结构及其封装方法 Pending CN105097727A (zh)

Priority Applications (2)

Application Number Priority Date Filing Date Title
CN201510350343.5A CN105097727A (zh) 2015-06-23 2015-06-23 半导体封装结构及其封装方法
TW104132722A TWI581381B (zh) 2015-06-23 2015-10-05 Semiconductor package structure and packaging method thereof

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201510350343.5A CN105097727A (zh) 2015-06-23 2015-06-23 半导体封装结构及其封装方法

Publications (1)

Publication Number Publication Date
CN105097727A true CN105097727A (zh) 2015-11-25

Family

ID=54577839

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201510350343.5A Pending CN105097727A (zh) 2015-06-23 2015-06-23 半导体封装结构及其封装方法

Country Status (2)

Country Link
CN (1) CN105097727A (zh)
TW (1) TWI581381B (zh)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN108183091A (zh) * 2017-12-28 2018-06-19 江苏长电科技股份有限公司 一种封装结构及其工艺方法
CN113314426A (zh) * 2021-05-26 2021-08-27 广东国峰半导体有限公司 一种半导体封装工艺
WO2021227045A1 (zh) * 2020-05-15 2021-11-18 深圳市汇顶科技股份有限公司 半导体封装方法及其封装结构
WO2022179229A1 (zh) * 2021-12-02 2022-09-01 深圳麦克韦尔科技有限公司 发热体模组及其制备方法、封装模组和电子雾化装置

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWM615377U (zh) * 2020-12-28 2021-08-11 丁肇誠 具有包覆層之導線的半導體元件

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH06177178A (ja) * 1992-12-01 1994-06-24 Nissan Motor Co Ltd 半導体チップの構造
US20020027265A1 (en) * 1995-11-08 2002-03-07 Fujitsu Limited Semiconductor device, method for fabricating the semiconductor device, lead frame and method for producing the lead frame
CN101101880A (zh) * 2006-07-03 2008-01-09 矽品精密工业股份有限公司 散热型封装结构及其制法
TW201019426A (en) * 2008-11-06 2010-05-16 Powertech Technology Inc Leadless semiconductor package and its assembly for improving heat dissipation
CN102522376A (zh) * 2010-12-16 2012-06-27 成都芯源系统有限公司 微电子封装及其散热方法
CN204792754U (zh) * 2015-06-23 2015-11-18 苏州日月新半导体有限公司 半导体封装结构

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20040108580A1 (en) * 2002-12-09 2004-06-10 Advanpack Solutions Pte. Ltd. Leadless semiconductor packaging structure with inverted flip chip and methods of manufacture
TWI352409B (en) * 2007-04-13 2011-11-11 Chipmos Technologies Inc Qfn package structure with chips having pattern
TW201330220A (zh) * 2009-08-04 2013-07-16 Chipsip Technology Co Ltd 具凹槽之封裝結構及其製造方法
TWI420630B (zh) * 2010-09-14 2013-12-21 Advanced Semiconductor Eng 半導體封裝結構與半導體封裝製程
TWI455213B (zh) * 2010-12-15 2014-10-01 Chipmos Technologies Inc 無外引腳封裝結構及其製作方法

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH06177178A (ja) * 1992-12-01 1994-06-24 Nissan Motor Co Ltd 半導体チップの構造
US20020027265A1 (en) * 1995-11-08 2002-03-07 Fujitsu Limited Semiconductor device, method for fabricating the semiconductor device, lead frame and method for producing the lead frame
CN101101880A (zh) * 2006-07-03 2008-01-09 矽品精密工业股份有限公司 散热型封装结构及其制法
TW201019426A (en) * 2008-11-06 2010-05-16 Powertech Technology Inc Leadless semiconductor package and its assembly for improving heat dissipation
CN102522376A (zh) * 2010-12-16 2012-06-27 成都芯源系统有限公司 微电子封装及其散热方法
CN204792754U (zh) * 2015-06-23 2015-11-18 苏州日月新半导体有限公司 半导体封装结构

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN108183091A (zh) * 2017-12-28 2018-06-19 江苏长电科技股份有限公司 一种封装结构及其工艺方法
WO2021227045A1 (zh) * 2020-05-15 2021-11-18 深圳市汇顶科技股份有限公司 半导体封装方法及其封装结构
CN113314426A (zh) * 2021-05-26 2021-08-27 广东国峰半导体有限公司 一种半导体封装工艺
CN113314426B (zh) * 2021-05-26 2022-08-02 广东国峰半导体有限公司 一种半导体封装工艺
WO2022179229A1 (zh) * 2021-12-02 2022-09-01 深圳麦克韦尔科技有限公司 发热体模组及其制备方法、封装模组和电子雾化装置

Also Published As

Publication number Publication date
TWI581381B (zh) 2017-05-01
TW201701422A (zh) 2017-01-01

Similar Documents

Publication Publication Date Title
CN105097727A (zh) 半导体封装结构及其封装方法
CN104520978A (zh) 半导体装置的制造方法
CN102931161A (zh) 半导体封装件及其制造方法
CN104851961A (zh) 发光器件的芯片级封装方法及结构
TW200929394A (en) Drop-mold conformable material as an encapsulation for an integrated circuit package system
CN111415913B (zh) 一种具有电磁屏蔽结构的选择性封装sip模组及其制备方法
TW200939366A (en) A method for attaching a semiconductor die to a leadframe, and a semiconductor device
US20180204809A1 (en) Semiconductor package structure for improving die warpage and manufacturing method thereof
CN104505347B (zh) 一种在塑封过程中贴装石墨烯散热薄膜的方法
CN104617051A (zh) 一种预置胶膜的芯片及其实现方法
CN106128965A (zh) 一种无基板封装器件的制作方法
CN106301279A (zh) 一种薄膜体声波滤波器封装结构及封装方法
CN204792754U (zh) 半导体封装结构
CN105531816B (zh) 半导体装置及其制造方法
CN102169553B (zh) 带倒装裸芯片灌注胶料成型的sim贴膜卡封装制造方法
CN100454505C (zh) 半导体装置及其制法
CN101192545A (zh) 感测式封装件及其制法
JP2016092021A (ja) 半導体デバイスの製造方法
CN108493163A (zh) 一种基于片条式刚性框架的芯片封装结构及其工艺
CN106935520A (zh) 一种内绝缘封装结构及其制造工艺
TWI294680B (zh)
CN205303444U (zh) 一种芯片上加有玻璃盖板的封装件
CN105448859A (zh) 一种芯片上加有玻璃盖板的封装件及其制造方法
CN111211079B (zh) 集成电路封装体的制造方法
CN111106016A (zh) 一种固态硬盘封装方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
RJ01 Rejection of invention patent application after publication
RJ01 Rejection of invention patent application after publication

Application publication date: 20151125