TW201701422A - 半導體封裝結構及其封裝方法 - Google Patents

半導體封裝結構及其封裝方法 Download PDF

Info

Publication number
TW201701422A
TW201701422A TW104132722A TW104132722A TW201701422A TW 201701422 A TW201701422 A TW 201701422A TW 104132722 A TW104132722 A TW 104132722A TW 104132722 A TW104132722 A TW 104132722A TW 201701422 A TW201701422 A TW 201701422A
Authority
TW
Taiwan
Prior art keywords
die
back surface
adhesive
lead
lead frame
Prior art date
Application number
TW104132722A
Other languages
English (en)
Other versions
TWI581381B (zh
Inventor
gui-guan Guo
Qian Chen
Yu Wang
Ming-Xian Ye
Original Assignee
Suzhou Asen Semiconductors Co Ltd
Amtek Semiconductors Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Suzhou Asen Semiconductors Co Ltd, Amtek Semiconductors Co Ltd filed Critical Suzhou Asen Semiconductors Co Ltd
Publication of TW201701422A publication Critical patent/TW201701422A/zh
Application granted granted Critical
Publication of TWI581381B publication Critical patent/TWI581381B/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48095—Kinked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484—Connecting portions
    • H01L2224/48463—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond
    • H01L2224/48465—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond the other connecting portion not on the bonding area being a wedge bond, i.e. ball-to-wedge, regular stitch
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/1015—Shape
    • H01L2924/10155—Shape being other than a cuboid
    • H01L2924/10158—Shape being other than a cuboid at the passive surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H01L2924/1815—Shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H01L2924/1815—Shape
    • H01L2924/1816—Exposing the passive side of the semiconductor or solid-state body
    • H01L2924/18165—Exposing the passive side of the semiconductor or solid-state body of a wire bonded chip

Abstract

本發明揭示一種半導體封裝結構及其封裝方法。根據本發明之一實施例之半導體封裝方法包括：固化塗覆於晶粒背面上之黏著劑；將晶粒背面固定於導線框架上，導線框架包含基底層及設置於基底層上之引腳；引線連接晶粒與引腳；注塑而於導線框架上形成遮蔽晶粒與引腳及相互間引線之塑封殼體；移除導線框架之該基底層；及該晶粒背面上之黏著劑。本發明藉由在封裝後期去除導線框架之基底層而降低半導體封裝結構之厚度，且由於晶粒之一面暴露在半導體封裝結構外而改良了半導體封裝結構之散熱效能。

Description

半導體封裝結構及其封裝方法
本發明涉及半導體封裝領域，尤其涉及一種半導體封裝結構及其封裝方法。
隨著半導體及電子技術之發展，半導體封裝結構之厚度愈來愈薄，整合度愈來愈高。例如，部分半導體封裝結構之厚度已經可以做到0.33mm。鑒於目前之半導體封裝結構通常包含導線框架(或基板)、晶粒(die)、引線(wire)及注塑殼體，因此封裝結構之厚度與導線框架(或基板)、晶粒、引線高度及標刻深度(marking depth)等均有關係。在此情形下，0.33mm之半導體封裝結構厚度已為目前半導體封裝製程所能做到之極限。
然而，市場上仍期待電子產品，例如智慧型手機可進一步輕薄化，此給半導體封裝技術提出了新挑戰。
本發明之目的之一在於提供一種能夠使得進一步降低晶粒封裝結構之厚度的半導體封裝結構及封裝方法。
本發明之一實施例提供一種半導體封裝方法，其包括：固化塗覆於晶粒背面上之黏著劑；將該晶粒背面固定於導線框架上，該導線框架包含基底層及設置於該基底層上之引腳；引線連接該晶粒與該引腳；注塑而於該導線框架上形成遮蔽該晶粒與該引腳及相互間引線之塑封殼體；移除該導線框架之該基底層；及移除該晶粒背面上之黏著 劑。
根據本發明之一實施例，固化塗覆於該晶粒背面上之該黏著劑進一步包含：使用紫外線照射或烤箱烘烤該黏著劑。該黏著劑為甲醛丙烯酸甲酯與聚胺酯樹脂合成之熱塑性黏著材料。該黏著劑之厚度小於20μm。將該晶粒背面固定於該導線框架上進一步包含：在100至150℃下將該晶粒背面黏合於該導線框架之該基底層上。將該晶粒背面固定於該導線框架上進一步包含：在165至180℃下加熱該導線框架及黏合於該導線框架上之該晶粒達30至60分鐘。移除該導線框架之該基底層係在90至110℃下進行。移除該晶粒背面上之該黏著劑進一步包含：使用3至15%之氫氧化鉀水溶液、異丙醇、丙酮或乙醇移除該黏著劑。該封裝方法進一步包含將該晶粒置放於高速旋轉裝置上以在該晶粒背面塗覆該黏著劑。在移除該晶粒背面上之黏著劑後，該晶粒背面距離該塑封殼體底面2至20μm。在固化塗覆於晶粒背面上之黏著劑之後，將晶粒自所在晶圓上切割分離。切割可使用線性切割方式以使晶粒之背面的邊緣為直角型，或使用斜切方式以使晶粒之背面的邊緣為傾斜型，或使用梯切方式以使晶粒之背面的邊緣為階梯型。
本發明之實施例亦提供一半導體封裝結構，其包括：具有設置電子線路之正面及與該正面相對之背面之晶粒，藉由引線與晶粒連接之引腳，及自上遮蔽該晶粒、該引腳及該引線之塑封殼體。其中該晶粒之背面及該引腳之背面暴露於該塑封殼體之下表面，且該晶粒之背面凹陷於該半導體封裝結構內。
在一實施例中，晶粒之背面之邊緣為直角型、傾斜型或階梯型，且晶粒之背面的邊緣之切割面分別與塑封殼體相接觸。
根據本發明實施例之半導體封裝結構及其封裝方法藉由在封裝後期移除導線框架之基底層而進一步降低半導體封裝結構之厚度，從而可獲得極薄之半導體封裝結構。另外，根據本發明實施例之半導體 封裝結構所包含之晶粒，如晶粒之背面可暴露在半導體封裝結構外，可進一步改良半導體封裝結構之散熱效能。
10‧‧‧晶粒
11‧‧‧晶圓
12‧‧‧黏著劑
13‧‧‧高速旋轉裝置
15‧‧‧保護膠帶
22‧‧‧導線框架
24‧‧‧塑封殼體
30‧‧‧半導體封裝結構
61‧‧‧晶粒
71‧‧‧晶粒
81‧‧‧晶粒
100‧‧‧背面
221‧‧‧引腳
222‧‧‧基底層
231‧‧‧引線
232‧‧‧焊點
240‧‧‧底面
d‧‧‧距離
圖1至圖5為根據本發明之一實施例之半導體封裝結構之封裝方法的流程示意圖；圖6為根據本發明之一實施例之半導體封裝結構30之結構示意圖；圖7為根據本發明之另一實施例之半導體封裝結構30之結構示意圖；圖8為根據本發明之又一實施例之半導體封裝結構30之結構示意圖。
下面結合附圖並藉由具體實施方式來進一步說明本發明之技術方案。可理解，此處所描述之具體實施例僅僅用於解釋本發明，而非對本發明之限定。另外亦需要說明，為了便於描述，附圖中僅展示與本發明相關之部分而非全部內容。
鑒於電子產品日益輕薄化之趨勢，業內期待更先進之半導體封裝結構及其封裝方法，其可進一步降低半導體封裝結構之厚度，改良半導體封裝結構之散熱效果。根據本發明之一實施例之半導體封裝方法可實現上述目的，該方法包括：固化塗覆於晶粒背面上之黏著劑；將晶粒背面固定於導線框架上，該導線框架包含基底層及設置於基底層上之引腳；引線連接晶粒與引腳；注塑而於導線框架上形成遮蔽晶粒與引腳及相互間引線之塑封殼體；移除導線框架之基底層；及移除晶粒背面上之黏著劑。
特定言之，圖1至圖5演示了根據本發明之一實施例之半導體封裝結構之封裝方法的流程示意圖。
圖1所示為根據本發明之一實施例所要處理之晶圓11之結構示意圖。如圖1所示，為改良生產效率，封裝前期若干晶粒10(參見圖2至圖7)可以矩陣方式排列於一晶圓11上，從而可一併處理而非單獨處理。在晶圓11之正面(即晶粒設置電子線路之一面)上黏貼保護膠帶15以防止其被劃傷。接著，將該晶圓11置放於高速旋轉裝置13上以在晶圓11背面塗覆黏著劑12。所塗覆之黏著劑12可形成膠膜，其厚度約小於20μm。黏著劑12為MMA(甲醛丙烯酸甲酯)與PU(聚胺酯)樹脂合成之熱塑性黏著材料，其為低黏度、光固化，且可使用高溫溶劑移除。圖2所示即為根據本發明之一實施例之半導體封裝結構封裝方法在完成黏著劑12塗覆後之中間產品結構示意圖。
塗覆後之黏著劑12需進一步之固化處理，例如可使用能量為75至150mW/cm的紫外線照射該黏著劑12達110至150秒。如熟習此項技術者所瞭解，亦可使用烤箱烘烤之方式。
固化黏著劑12後即可將各晶粒10進行分離。本實施例中，可按照通常之處理方式將晶圓11黏結在切割保護膜上，去掉其正面之保護膠帶15，接著送至晶粒切割機上進行切割分離。對晶圓11之切割可以藉由線性切割、斜切或梯切之方式進行。釆用線性切割，即直接將晶圓11之各個晶粒10進行直線分割，以使切割後晶粒10之背面100之邊緣基本保持直角型(具體可參見圖6中所示之晶粒61)；採用斜切，即在進行晶圓11之各個晶粒10切割時，對晶粒10之背面100之邊緣進行傾斜切割，以使切割後之晶粒10之背面100的邊緣為傾斜型(具體可參見圖7中所示之晶粒71)；而釆用梯切，即在進行晶圓11之各個晶粒10切割時，將晶粒10之背面100之邊緣切去一個矩形塊，以使切割後之晶粒10之背面100的邊緣之切割面為階梯型(具體可參見圖8中所示晶粒81)。
接著，將切割後之單獨晶粒10之背面100固定在導線框架22上。 圖3所示為根據本發明之一實施例之半導體封裝結構封裝方法在將晶粒10之背面100固定在導線框架22後的中間產品之結構示意圖。該晶粒10可為圖2中晶圓11上之一者。該導線框架22包含基底層222及位於該基底層222上之引腳221。特定言之，在本實施例中，可在100至150℃下以軌道加熱方式將晶粒10之背面100黏合於導線框架22之基底層111上，在165至180℃下以硬烘烤之方式加熱導線框架22及黏合於其上之晶粒10達30至60分鐘。軌道加熱之溫度取決於黏著劑12之特性，不同之黏著劑12可能有不同之溫度需求。類似地，硬烘烤之方式亦可由其他加熱方式代替。該導線框架22可藉由電精密成型(Electro Fine Forming)方法得到，其基底層222可為金屬板，厚度小於210μm。導線框架22之基底層222之設置可影響黏著劑12之選擇，如熟習此項技術者所瞭解之黏著劑12需要能將基底層222與晶粒10之背面100黏連在一起，並在需要時藉由適當之方式去除而不影響半導體封裝結構其他器件之特性。
此後可進行習知之線結合(wire bonding)及注塑封裝等處理。使用引線231連接晶粒10與引腳221並形成遮蔽晶粒10與引腳221及相互間引線231之塑封殼體24。圖4所示為圖3中所示之中間產品在完成注塑處理後之結構示意圖。在對晶粒10之背面100的邊緣進行切割之實施中，晶粒10之背面100之邊緣之切割面，亦即未被黏著劑12覆蓋之部分，在進行塑封時會與塑封殼體24直接接觸。
接著可移除導線框架22之基底層222，如可在90至110℃下將其撕除。圖5所示為圖4中所示之中間產品在移除基底層222後之結構示意圖。
移除基底層222後，可移除晶粒10背面100上之黏著劑。可採用之方式之一為在85至90℃下使用3至15%之氫氧化鉀水溶液浸泡該中間產品5至10分鐘以移除黏著劑12，亦可使用異丙醇、丙酮或乙醇等有 機溶液去除該黏著劑12。根據不同之黏著劑12，可釆用不同之移除方式。此後再進行一些習知處理，如清洗等即可得到極薄之半導體封裝結構30。
圖6所示為根據本發明之一實施例之半導體封裝結構30的結構示意圖，其可由前述之半導體封裝方法得到。如圖6所示，本發明實施例提供一種半導體封裝結構30，其包含晶粒61、引腳221及塑封殼體24。其中，晶粒61具有設置電子線路之正面及與該正面相對之背面100，引腳221藉由引線231與晶粒61連接，例如，可以藉由引線鍵合之方式與晶粒61進行連接以形成焊點232，塑封殼體24自上遮蔽該晶粒61、該引腳221及該引線231。本實施例中，晶粒61之背面100之邊緣可以為直角型。其中，該晶粒61之背面100及該引腳221之背面暴露於該塑封殼體24之底面240，且該晶粒61之背面100凹陷於該半導體封裝結構30內。例如，在本實施例中，該晶粒61之背面與該塑封殼體24之底面240之間的距離d為2至20μm。
類似地，圖7為根據本發明之另一實施例之半導體封裝結構30的結構示意圖，圖8為根據本發明之又一實施例之半導體封裝結構30的結構示意圖，兩者均可由前述之半導體封裝方法得到。其中，在附圖7所示之實施例中，晶粒71係藉由斜切方式得到，其邊緣為傾斜型；而在附圖8所示之實施例中，晶粒81係藉由梯切方式得到，其邊緣為階梯型。傾斜型晶粒71及階梯型晶粒81之邊緣之切割面，亦即未被黏著劑12覆蓋之部分，被所述塑封殼體24覆蓋，從而增強了對晶粒71、81之固定作用，且能夠降低濕氣之浸入，從而改良晶粒封裝之安全係數。
本申請實施例藉由移除導線框架之基底層而減低了半導體封裝結構之整體封裝厚度，使得本發明之半導體封裝結構可達0.20至0.45mm之極薄厚度。最薄0.20mm之厚度相對於現有技術可取得之最薄厚 度0.33降低了將近40%。又，晶粒10之背面100暴露在封裝結構30外，使得該半導體封裝結構具備良好之散熱效能，可很好地滿足大功率半導體封裝結構30，如功率金屬-氧化物半導體場效應電晶體之要求。
以上僅為本發明之較佳實施例，並不用以限制本發明，凡在本發明之精神及原則之內，所作之任何修改、等效替換、改良等均應包含在本發明之範疇內。
30‧‧‧半導體封裝結構
61‧‧‧晶粒
100‧‧‧背面
221‧‧‧引腳
231‧‧‧引線
232‧‧‧焊點
240‧‧‧底面
d‧‧‧距離

Claims (12)

  1. 一種半導體封裝方法，其包括：固化塗覆於晶粒背面上之黏著劑；將所述晶粒背面固定於導線框架上，所述導線框架包含基底層及設置於所述基底層上之引腳；引線連接所述晶粒與所述引腳；注塑而於所述導線框架上形成遮蔽所述晶粒與所述引腳及相互間引線之塑封殼體；移除所述導線框架之所述基底層；及移除所述晶粒背面上之黏著劑。
  2. 如請求項1之封裝方法，其中固化塗覆於所述晶粒背面上之所述黏著劑進一步包含：使用紫外線照射或烤箱烘烤所述黏著劑。
  3. 如請求項1之封裝方法，其中所述黏著劑為甲醛丙烯酸甲酯與聚胺酯樹脂合成之熱塑性黏著材料。
  4. 如請求項1之封裝方法，其中所述黏著劑之厚度小於20μm。
  5. 如請求項1之封裝方法，其中將所述晶粒背面固定於所述導線框架上進一步包含：在100至150℃下將所述晶粒背面黏合於所述導線框架之所述基底層上。
  6. 如請求項5之封裝方法，其中將所述晶粒背面固定於所述導線框架上進一步包含：在165至180℃下加熱所述導線框架及黏合於所述導線框架上之所述晶粒達30至60分鐘。
  7. 如請求項1之封裝方法，其中移除所述導線框架之所述基底層係 在90至110℃下進行。
  8. 如請求項1之封裝方法，其中移除所述晶粒背面上之所述黏著劑進一步包含：使用3至15%之氫氧化鉀水溶液、異丙醇、丙酮或乙醇移除所述黏著劑。
  9. 如請求項1之封裝方法，在所述固化塗覆於晶粒背面上之黏著劑之後，將所述晶粒自所在晶圓上切割分離，所述切割使用線性切割方式以使所述晶粒之背面的邊緣為直角型，或使用斜切方式以使所述晶粒之背面的邊緣為傾斜型，或使用梯切方式以使所述晶粒之背面之邊緣為階梯型。
  10. 一種半導體封裝結構，其包括：晶粒，其具有設置電子線路之正面及與該正面相對之背面；引腳，其藉由引線與晶粒連接；塑封殼體，其自上遮蔽所述晶粒、所述引腳及所述引線；其中所述晶粒之背面及所述引腳之背面暴露於所述塑封殼體之下表面，且所述晶粒之背面凹陷於所述半導體封裝結構內。
  11. 如請求項10之半導體封裝結構，其中所述晶粒之背面距離所述塑封殼體底面2至20μm。
  12. 如請求項10之半導體封裝結構，其中所述晶粒之背面的邊緣為直角型、傾斜型或階梯型，且所述晶粒之背面之邊緣的切割面分別與所述塑封殼體相接觸。
TW104132722A 2015-06-23 2015-10-05 Semiconductor package structure and packaging method thereof TWI581381B (zh)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201510350343.5A CN105097727A (zh) 2015-06-23 2015-06-23 半导体封装结构及其封装方法

Publications (2)

Publication Number Publication Date
TW201701422A true TW201701422A (zh) 2017-01-01
TWI581381B TWI581381B (zh) 2017-05-01

Family

ID=54577839

Family Applications (1)

Application Number Title Priority Date Filing Date
TW104132722A TWI581381B (zh) 2015-06-23 2015-10-05 Semiconductor package structure and packaging method thereof

Country Status (2)

Country Link
CN (1) CN105097727A (zh)
TW (1) TWI581381B (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI780576B (zh) * 2020-12-28 2022-10-11 抱樸科技股份有限公司 具有包覆層之導線的半導體元件及其製作方法

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN108183091A (zh) * 2017-12-28 2018-06-19 江苏长电科技股份有限公司 一种封装结构及其工艺方法
WO2021227045A1 (zh) * 2020-05-15 2021-11-18 深圳市汇顶科技股份有限公司 半导体封装方法及其封装结构
CN113314426B (zh) * 2021-05-26 2022-08-02 广东国峰半导体有限公司 一种半导体封装工艺
WO2022179229A1 (zh) * 2021-12-02 2022-09-01 深圳麦克韦尔科技有限公司 发热体模组及其制备方法、封装模组和电子雾化装置

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH06177178A (ja) * 1992-12-01 1994-06-24 Nissan Motor Co Ltd 半導体チップの構造
US6376921B1 (en) * 1995-11-08 2002-04-23 Fujitsu Limited Semiconductor device, method for fabricating the semiconductor device, lead frame and method for producing the lead frame
US20040108580A1 (en) * 2002-12-09 2004-06-10 Advanpack Solutions Pte. Ltd. Leadless semiconductor packaging structure with inverted flip chip and methods of manufacture
CN101101880A (zh) * 2006-07-03 2008-01-09 矽品精密工业股份有限公司 散热型封装结构及其制法
TWI352409B (en) * 2007-04-13 2011-11-11 Chipmos Technologies Inc Qfn package structure with chips having pattern
TWI365518B (en) * 2008-11-06 2012-06-01 Powertech Technology Inc Leadless semiconductor package and its assembly for improving heat dissipation
TW201330220A (zh) * 2009-08-04 2013-07-16 Chipsip Technology Co Ltd 具凹槽之封裝結構及其製造方法
TWI420630B (zh) * 2010-09-14 2013-12-21 Advanced Semiconductor Eng 半導體封裝結構與半導體封裝製程
TWI455213B (zh) * 2010-12-15 2014-10-01 Chipmos Technologies Inc 無外引腳封裝結構及其製作方法
US8283758B2 (en) * 2010-12-16 2012-10-09 Monolithic Power Systems, Inc. Microelectronic packages with enhanced heat dissipation and methods of manufacturing
CN204792754U (zh) * 2015-06-23 2015-11-18 苏州日月新半导体有限公司 半导体封装结构

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI780576B (zh) * 2020-12-28 2022-10-11 抱樸科技股份有限公司 具有包覆層之導線的半導體元件及其製作方法

Also Published As

Publication number Publication date
CN105097727A (zh) 2015-11-25
TWI581381B (zh) 2017-05-01

Similar Documents

Publication Publication Date Title
TWI581381B (zh) Semiconductor package structure and packaging method thereof
TWI505416B (zh) 樹脂密封用黏著帶及使用其之樹脂密封型半導體裝置之製造方法
CN207320098U (zh) 引线框半导体封装体
TWI594391B (zh) Method of manufacturing semiconductor device
JP2015005748A5 (zh)
JP2009076658A5 (zh)
JP2002064114A (ja) 半導体装置及びその製造方法
US7947530B2 (en) Method of manufacturing wafer level package including coating and removing resin over the dicing lines
JP2014150253A5 (zh)
JP6498118B2 (ja) デバイスおよび方法
CN104505347A (zh) 一种在塑封过程中贴装石墨烯散热薄膜的方法
CN106128965A (zh) 一种无基板封装器件的制作方法
JP5471064B2 (ja) 半導体装置の製造方法
JP2013149877A (ja) ウエーハの加工方法
CN106328545A (zh) 超薄芯片的双面暴露封装结构及其制造方法
JP7313259B2 (ja) 樹脂基板の加工方法
CN204792754U (zh) 半导体封装结构
JP7031962B2 (ja) パッケージ基板の加工方法及びパッケージ基板の加工方法に用いる被覆部材
JP2009170855A (ja) 半導体のパッケージング方法
JP2008078492A (ja) 半導体装置の製造方法
CN111211079B (zh) 集成电路封装体的制造方法
CN106298493A (zh) 半导体装置的制造方法
TW200805600A (en) Heat-dissipating package structure and fabrication method thereof
JP6445536B2 (ja) 電子部品の成型および表面処理方法
JP2002110884A (ja) リードフレーム積層物