JP6445536B2 - 電子部品の成型および表面処理方法 - Google Patents

電子部品の成型および表面処理方法 Download PDF

Info

Publication number
JP6445536B2
JP6445536B2 JP2016515374A JP2016515374A JP6445536B2 JP 6445536 B2 JP6445536 B2 JP 6445536B2 JP 2016515374 A JP2016515374 A JP 2016515374A JP 2016515374 A JP2016515374 A JP 2016515374A JP 6445536 B2 JP6445536 B2 JP 6445536B2
Authority
JP
Japan
Prior art keywords
carrier
electronic component
foil
mold cavity
processing step
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2016515374A
Other languages
English (en)
Other versions
JP2016534543A (ja
JP2016534543A5 (ja
Inventor
ヘラルダス ヨセフ ハル，ウィルヘルムス
ヘラルダス ヨセフ ハル，ウィルヘルムス
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Besi Netherlands BV
Original Assignee
Besi Netherlands BV
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Besi Netherlands BV filed Critical Besi Netherlands BV
Publication of JP2016534543A publication Critical patent/JP2016534543A/ja
Publication of JP2016534543A5 publication Critical patent/JP2016534543A5/ja
Application granted granted Critical
Publication of JP6445536B2 publication Critical patent/JP6445536B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/565—Moulds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/565—Moulds
    • H01L21/566—Release layers for moulds, e.g. release layers, layers against residue during moulding
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B29—WORKING OF PLASTICS; WORKING OF SUBSTANCES IN A PLASTIC STATE IN GENERAL
    • B29C—SHAPING OR JOINING OF PLASTICS; SHAPING OF MATERIAL IN A PLASTIC STATE, NOT OTHERWISE PROVIDED FOR; AFTER-TREATMENT OF THE SHAPED PRODUCTS, e.g. REPAIRING
    • B29C33/00—Moulds or cores; Details thereof or accessories therefor
    • B29C33/56—Coatings, e.g. enameled or galvanised; Releasing, lubricating or separating agents
    • B29C33/68—Release sheets
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B29—WORKING OF PLASTICS; WORKING OF SUBSTANCES IN A PLASTIC STATE IN GENERAL
    • B29C—SHAPING OR JOINING OF PLASTICS; SHAPING OF MATERIAL IN A PLASTIC STATE, NOT OTHERWISE PROVIDED FOR; AFTER-TREATMENT OF THE SHAPED PRODUCTS, e.g. REPAIRING
    • B29C45/00—Injection moulding, i.e. forcing the required volume of moulding material through a nozzle into a closed mould; Apparatus therefor
    • B29C45/14—Injection moulding, i.e. forcing the required volume of moulding material through a nozzle into a closed mould; Apparatus therefor incorporating preformed parts or layers, e.g. injection moulding around inserts or for coating articles
    • B29C45/14754—Injection moulding, i.e. forcing the required volume of moulding material through a nozzle into a closed mould; Apparatus therefor incorporating preformed parts or layers, e.g. injection moulding around inserts or for coating articles being in movable or releasable engagement with the coating, e.g. bearing assemblies
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/561—Batch processing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/568—Temporary substrate used as encapsulation process aid
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/6835—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3157—Partial encapsulation or coating
    • H01L23/3185—Partial encapsulation or coating the coating covering also the sidewalls of the semiconductor body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L24/19—Manufacturing methods of high density interconnect preforms
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93—Batch processes
    • H01L24/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L24/96—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being encapsulated in a common layer, e.g. neo-wafer or pseudo-wafer, said common layer being separable into individual assemblies after connecting
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B29—WORKING OF PLASTICS; WORKING OF SUBSTANCES IN A PLASTIC STATE IN GENERAL
    • B29C—SHAPING OR JOINING OF PLASTICS; SHAPING OF MATERIAL IN A PLASTIC STATE, NOT OTHERWISE PROVIDED FOR; AFTER-TREATMENT OF THE SHAPED PRODUCTS, e.g. REPAIRING
    • B29C45/00—Injection moulding, i.e. forcing the required volume of moulding material through a nozzle into a closed mould; Apparatus therefor
    • B29C45/14—Injection moulding, i.e. forcing the required volume of moulding material through a nozzle into a closed mould; Apparatus therefor incorporating preformed parts or layers, e.g. injection moulding around inserts or for coating articles
    • B29C45/14639—Injection moulding, i.e. forcing the required volume of moulding material through a nozzle into a closed mould; Apparatus therefor incorporating preformed parts or layers, e.g. injection moulding around inserts or for coating articles for obtaining an insulating effect, e.g. for electrical components
    • B29C45/14655—Injection moulding, i.e. forcing the required volume of moulding material through a nozzle into a closed mould; Apparatus therefor incorporating preformed parts or layers, e.g. injection moulding around inserts or for coating articles for obtaining an insulating effect, e.g. for electrical components connected to or mounted on a carrier, e.g. lead frame
    • B29C2045/14663—Injection moulding, i.e. forcing the required volume of moulding material through a nozzle into a closed mould; Apparatus therefor incorporating preformed parts or layers, e.g. injection moulding around inserts or for coating articles for obtaining an insulating effect, e.g. for electrical components connected to or mounted on a carrier, e.g. lead frame the mould cavity walls being lined with a film, e.g. release film
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B29—WORKING OF PLASTICS; WORKING OF SUBSTANCES IN A PLASTIC STATE IN GENERAL
    • B29C—SHAPING OR JOINING OF PLASTICS; SHAPING OF MATERIAL IN A PLASTIC STATE, NOT OTHERWISE PROVIDED FOR; AFTER-TREATMENT OF THE SHAPED PRODUCTS, e.g. REPAIRING
    • B29C45/00—Injection moulding, i.e. forcing the required volume of moulding material through a nozzle into a closed mould; Apparatus therefor
    • B29C45/14—Injection moulding, i.e. forcing the required volume of moulding material through a nozzle into a closed mould; Apparatus therefor incorporating preformed parts or layers, e.g. injection moulding around inserts or for coating articles
    • B29C45/14754—Injection moulding, i.e. forcing the required volume of moulding material through a nozzle into a closed mould; Apparatus therefor incorporating preformed parts or layers, e.g. injection moulding around inserts or for coating articles being in movable or releasable engagement with the coating, e.g. bearing assemblies
    • B29C2045/1477—Removable inserts, e.g. the insert being peeled off after moulding
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B29—WORKING OF PLASTICS; WORKING OF SUBSTANCES IN A PLASTIC STATE IN GENERAL
    • B29C—SHAPING OR JOINING OF PLASTICS; SHAPING OF MATERIAL IN A PLASTIC STATE, NOT OTHERWISE PROVIDED FOR; AFTER-TREATMENT OF THE SHAPED PRODUCTS, e.g. REPAIRING
    • B29C45/00—Injection moulding, i.e. forcing the required volume of moulding material through a nozzle into a closed mould; Apparatus therefor
    • B29C45/14—Injection moulding, i.e. forcing the required volume of moulding material through a nozzle into a closed mould; Apparatus therefor incorporating preformed parts or layers, e.g. injection moulding around inserts or for coating articles
    • B29C45/14639—Injection moulding, i.e. forcing the required volume of moulding material through a nozzle into a closed mould; Apparatus therefor incorporating preformed parts or layers, e.g. injection moulding around inserts or for coating articles for obtaining an insulating effect, e.g. for electrical components
    • B29C45/14655—Injection moulding, i.e. forcing the required volume of moulding material through a nozzle into a closed mould; Apparatus therefor incorporating preformed parts or layers, e.g. injection moulding around inserts or for coating articles for obtaining an insulating effect, e.g. for electrical components connected to or mounted on a carrier, e.g. lead frame
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/04105—Bonding areas formed on an encapsulation of the semiconductor or solid-state body, e.g. bonding areas on chip-scale packages
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H01L2924/1815—Shape
    • H01L2924/1816—Exposing the passive side of the semiconductor or solid-state body
    • H01L2924/18162—Exposing the passive side of the semiconductor or solid-state body of a chip with build-up interconnect

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Physics & Mathematics (AREA)
  • Mechanical Engineering (AREA)
  • Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)
  • Injection Moulding Of Plastics Or The Like (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
  • Moulds For Moulding Plastics Or The Like (AREA)
  • Treatments Of Macromolecular Shaped Articles (AREA)

Description

本発明は、一連の処理ステップによる電子部品の成型及び表面処理方法に関する。
これらの処理ステップは、とりわけ、以下のものからなる。Ａ）担体上へ複数の電子部品からなるグリッドを取り付けること。Ｂ）電子部品における担体に対して反対側に位置する側面にフォイルを配置すること。Ｃ）担体上のフォイル被覆電子部品を型キャビティで閉包すること。Ｄ）型キャビティへ封止材料をフィードすること。Ｅ）型キャビティへフィードされた封止材料を少なくとも部分的に硬化させること。及びＦ）型キャビティから、担体に取り付けられた部分封入済み電子部品を取り外すこと。
担体上に取り付けられた電子部品の封入中、とりわけ、半導体回路（チップ）/集積回路（ＩＣ）の封入中、従来技術によれば、通常、二つの半型を備えた封入プレスが使用される。これら半型の少なくとも一方には、一つまたは複数の型キャビティが設けられている。半型の間で封入するために、電子部品を載せた担体を配置した後、半型は、例えば、担体を締め付けるように、相互へ向けて移動させてもよい。それから、通常、加熱液体封止材料が、一般的に圧送成型の手段で、型キャビティへフィードされる。代替的に、型キャビティ内へ粒状体として封止材料をフィードすることも可能である。このケースでは、成形すべき部品が成型材料へ押し入れられる。そのような圧縮成形プロセスは、圧送成型に対する代替処理である。封止材料として適用されるのが、（樹脂とも呼ばれる）エポキシであり、これは、通常、フィラー材料と共に提供される。単数の型キャビティ、あるいは複数の型キャビティ内で封止材料が少なくとも部分的に（化学的に）硬化した後、封入電子部品を載せた担体は、封入プレスから取り出され、封入製品は、更なる処理中に互いから分離される。フォイルの使用は、フォイルで覆って電子部品の一部を遮蔽またはカバーするためであり、それによって、電子部品の一部は、封止材料での覆いから免れる。（過度な型成形のない製品は「裸ダイ」製品とも呼ばれる）部分被覆製品は、例えば、種々のタイプのセンサ部品または放熱部品などの、種々の適用に利用できる。この成型方法は、産業的に大規模に行われ、部分非被覆電子部品の適切に制御された成型を可能にしている。部分成型及び分離された電子部品の以降の処理における問題は、特に成型プロセス中に発生する加熱及び冷却に起因して、成型製品の寸法精度が完全に制御可能なものではないことである。
本発明の目的は、従来技術による電子部品の部分成型方法の長所を維持するが、以降の処理ステップにおいて部分成型電子部品のより良い、より正確な処理を可能にする代替方法及びデバイスを提供することである。
この目的のために、本発明は、以下の一連の処理ステップによる電子部品の成型及び表面処理方法を提供する。Ａ）担体上に複数の電子部品からなるグリッドを取り付けること。Ｂ）電子部品における担体に対して反対側に位置する側面にフォイルを配置すること。Ｃ）担体上のフォイル被覆電子部品を型キャビティで包囲すること。Ｄ）型キャビティへ封止材料をフィードすること。Ｅ）型キャビティにフィードされた封止材料を少なくとも部分的に硬化させること。Ｆ）型キャビティから、担体に取り付けられた部分封入済み電子部品を取り外すこと。Ｇ）担体に取り付けられた部分封入済み電子部品からフォイルを取り除くこと。Ｈ）担体に取り付けられた部品の開放側へ、少なくとも一つの表面加工処理を提供すること。及びＩ）担体から部分封入及び表面処理済み電子部品を解放すること。本発明による方法の利点の一つは、担体に取り付けられた部分封入済み電子部品からフォイルを取り除いた後、直接的に、担体に取り付けられた部品の開放側へ少なくとも一つの表面加工処理が提供されることで、表面加工処理が提供される前の部分成型部品には、変形（縮み、屈曲、ゆがみ等）がない（あるいは従来技術の方法による場合よりも少なくともより少ない）ということである。この点において、用語「直接的に」は、部分非被覆部品が、表面加工処理の提供前に、担体から取り外されることがない、と理解すべきである。表面加工処理中、部分非被覆電子部品は、担体に取り付けられたままであるため、担体は、（実質的に）成型形状に電子部品及び硬化成型材を保持する。したがって、部分成型電子部品及び接合硬化成型材製品の形状及び寸法は、適切な制御下にある。このため、表面加工処理は、より高度な制御で実行でき、製品の処理が、より高い精度に至る。もう一つの利点は、製品担体としての担体が、処理中、一つ以上の表面加工処理ステーションで使用できることである。表面加工処理が行われた後でのみ、部分封入及び表面処理済み電子部品は、担体から解放される。
本発明による方法で用いられるフォイルは、担体からは遠方に向いた側で電子部品を覆うフォイルである。これは、「反フラッシュ・リリース・フォイル」または「リリース・フォイル」とも呼ばれ、担体からは遠方へ向いた電子部品の側を、名称が既に示すように、成型材料（「フラッシュ」）が付かないように維持する。本発明による方法において言及するフォイルは、電子部品被覆フォイルと理解すべきである（ゆえに「リリース・フォイル」と呼ぶ）。この不可避の（「リリース」）フォイルの使用に加え、他のタイプのフォイルを使用することも可能である。ステップＡ）における担体上への複数の電子部品からなるグリッドの取り付け、及び、ステップＩ）における部品の取り外しに関しては、温度依存特性を有するアタッチメント・レイヤを使用してもよい。そのようなアタッチメント・レイヤ（実際には、これも、「取り付けフォイル」または「粘着フォイル」と呼ばれるフォイル）は、成型温度で付着性を有するが、成型温度を超えるレベルの温度で、その付着性を失うことが好ましい。そのような温度敏感性は、成型温度未満の温度レベルで、処理ステップＡ）中に担体上へ複数の電子部品からなるグリッドを取り付けるよう適用でき、また、処理ステップＩ）中、アタッチメント・レイヤが付着性を失う温度を超えるレベルへアタッチメント・レイヤが加熱されると、その特性により、担体からの、部分封入及び表面処理済み電子部品の解放を可能にする。アタッチメント・レイヤの加熱は、例えば、熱伝導または（ＵＶ）放射あるいは他の加熱方式によって実行されてもよい。加熱タイプの選択は、使用される担体（材料）タイプに依存させてもよい。さらに、解放後の電子部品上にアタッチメント・レイヤが残らないことが重要である。担体と電子部品との間への「取り付けフォイル」の使用は、電子部品における担体から遠隔側に対する（「リリース」）フォイルの不可避使用と組み合わせてもよい。
処理ステップＩ）による担体からの部分封入及び表面処理済み電子部品の解放後、部分封入及び表面処理済み電子部品は、個々へ分離されてもよい。分離の時点で、表面加工処理の必要精度は、既に、電子部品に埋め込まれている。
処理ステップＡ）中の方法の実施形態における複数の電子部品からなるグリッドは、シリコン・ウェファーとして組まれてもよい。電子部品の成型は、したがって、成型前に分離がない状態で実行されてもよい。これは、また、製品寸法及び形状に対する制御の増強を実現する助けとなるため、製品品質の向上に至る。
複数の電子部品からなるグリッドは、処理ステップＡ）中に平坦な担体プレート、好ましくは平坦な金属プレートへ取り付けられてもよい。金属プレートは、成型材の存在及び状態に関わらず形状が安定な寸法を有してもよい。理想的な状況においては、平坦な担体プレート上での成型材の硬化が、担体プレートの形状（及びサイズ）に重要な影響を及ぼすことはない。担体を溝付きカセット内に配置させることが可能な扁平側面を有する円形金属担体プレートを使用することで、良い結果が得られている。代替的に、例えば、長方形状の担体プレートのような、他の形状を有する平坦な担体プレートも使用できる。ステンレス・スチールから形成される平坦な担体プレートの典型的な厚さは、１〜２ｍｍであるが、担体プレートは、銅、アルミニウム、セラミックまたはガラスのような他の材料から形成されてもよい。
より小さな部品が使用される傾向があるため、処理ステップＤ）中に型キャビティへフィードされる封止材料は、封止材料が圧送成型を介して型内へ液体としてフィードされる実施形態において、水、油または蜂蜜のような液体の粘度、例えば、粘度１〜５Ｐａ．ｓ．（＝２ｘ１０３〜５ｘ１０３のｍＰａ．ｓ．）。圧送成型によって型キャビティへは、特に液体封止材料がフィードされてもよいが、代替として、他の成型材料供給方法による（ピン・ポイント）注入成型が適用されてもよい。
（処理ステップＦによる）担体に取り付けられた部分封入済み電子部品の型キャビティからの取り外しが、（処理ステップＧによる）担体に取り付けられた部分封入済み電子部品からのフォイルの除去と同時に実行されてもよい。これらの二つの処理ステップを組み合わせることによって、サイクル時間を制限できる。
（処理ステップＧによる）電子部品からのフォイルの、より容易な除去のために、フォイルは加熱されてもよい。これにより、除去処理が容易になるだけでなく、不適切なフォイル除去による製品品質劣化の機会も制限できる。
処理ステップＨ）において電子部品の開放側に提供される少なくとも一つの表面加工処理は、以下のグループから選択されてもよい。リソグラフィー、エッチング、照射、刷り込み、レーザ活性化及びメッキ。部分成型電子部品の開放側に（ならびに電子部品への成型材縁取りに）対して実行されてもよい典型的な表面加工処理は、リソグラフィー・タイプの処理による（例えば「ファンアウト」と呼ばれる）電気接点配線及び／または接点の提供である。このため、処理ステップＨ）に従って部品の開放側に提供される表面加工処理は、非制限的な実施例として、電子部品から封止材表面へ導電結合部を適用する処理であってもよい。配線及び／または接点のようなエレメントの位置決め精度は、そのような「面処置」電子部品への適用では非常に重要である。
本発明は、より高い精度の物的製品寸法を提供するため、上記方法で製造される部分封入電子部品の以降の処理に、より優れた処理制御をもたらすことが可能である。
以下の図面に示す非限定的な実施形態に基づいて、本発明をさらに説明する。
図１Ａ〜図１Ｆは、本発明による方法の種々の段階における電子部品を表す、種々の概略図である。 図２Ａ及び図２Ｂは、電子部品を封入するための型の一部を通る、二つの断面図である。 図３Ａ及び図３Ｂは、電子部品を載せた担体の、二つの平面図である。 図４Ａ及び図４Ｂ表面加工処理の実行前後の、部分成型電子部品を表す二つの平面図である。
図１Ａは、担体２上に載置された電子部品１（例えば、集積回路、ＩＣ）を表す。図１Ｂでは、電子部品１における担体２から遠隔に位置する側に対して、フォイル３（例えば「反フラッシュ・リリース・フォイル」）が配置される。図１Ｃは、担体２とフォイル３との間に成型材料４がフィードされた後の、電子部品１を表す。図１Ｄにおいて、部分成型電子部品１は、電子部品１の一方の側に成型材料４が全く付着しないように維持されるよう、電子部品１の担体２から遠隔に位置する側を覆ったフォイル３から解放される。図１Ｅは、電子部品１の担体２から遠隔に位置する側に、電気接触配線５が適用されることを表す。図１Ｆにおける電子部品１は、解放された製品として表されている。これら図１Ａ〜１Ｅに示されていないのは、アタッチメント・レイヤ（例えば、「取り付けフォイル」または「粘着フォイル」）が、一方の側を担体２と、他方の側を電子部品１及び成型材料４とに挟まれて存在してもよいことである。例えば、図１Ｅに示すように担体を加熱することによって、電子部品１及び成型材料４が、担体２から解放されてもよい。
図２Ａは、本発明の方法の一部として、電子部品１１を封入するための型１０の一部を通る断面を表す。電子部品１１は、担体プレート１２に取り付けられており、担体プレートが、上型部分１３と下型部分１４との間で締められている。下型部分には、型キャビティ１５が開いており、型キャビティ１５が電子部品１１を保持している。電子部品１１と型キャビティ１５との間には、フォイル１６が配置されており、電子部品１１の担体プレート１２から遠隔な側が、このフォイル１１によって保護されている。この図は、型キャビティ１５へ（図２Ａに示さない）成型材料をフィードするための、下型部分１４に開口維持されて型キャビティ１５へ結合するランナ１６をも表す。
図２Ｂは、図２Ａに示す電子部品１１を封入するための型１０の一部を通る断面を表すが、これは、成型材料１７が、液体として型キャビティ１５内へフィードされる状況を示している。成型材料１７の少なくとも部分的な硬化（ハードニング）の後、上型部分１３と下型部分１４とが分離移動され、部分成型電子部品１１を載せた担体プレート１２が、型１０から取り出される。フォイル１６は、部分成型電子部品１１を載せた担体プレート１２の除去と共に型１０から取り除かれてもよいし、または代替的に、部分成型電子部品１１を載せた担体プレート１２の除去の際に、下型部分１４内に滞留してもよい。
図３Ａは、複数の電子部品２２を含むウェファー２１を保持する担体プレート２０を表す平面図である。図３Ｂは、電子部品２２を部分的に覆うように成型化合物２３が加えられた後の担体プレート２０を表す。電子部品２２の担体プレート２０から遠隔な側は、成型化合物２３が付着しないように維持される。
図４Ａは、接点３１を有する電子部品３０を表す平面図である。電子部品３０は、先行する図に関して説明したように、成型材料３２によって部分的に覆われている。図４Ｂにおいては、図４Ａに示す接点３１を有する電子部品３０が、今は、接点配線３３を備えている。その接点配線３３は、電子部品３０、及び電子部品３０を包囲する成型材３２上に配置されている。接点配線３３は、（図４Ａ及び４Ｂには示さない）電子部品３０及び成型材３２が担体プレートに取り付けられたまま実行される表面加工処理によって適用される。

Claims (9)

  1. 一連の処理ステップによる電子部品の成型及び表面処理方法であって、
    Ａ）以下の処理ステップにおいて成型される電子部品を支持するためにのみ用いられ、前記電子部品を構成するものではない担体の上に、複数の電子部品からなるグリッドを取り付けること、
    Ｂ）前記電子部品における前記担体に対して反対側に位置する側面に、フォイルを配置すること、
    Ｃ）前記担体上の前記フォイル被覆電子部品を型キャビティで包囲すること、
    Ｄ）前記型キャビティにおける前記担体と前記フォイルの間の空間内へ圧送成型または注入成型によって封止材料をフィードすること、
    Ｅ）前記型キャビティにフィードされた前記封止材料を少なくとも部分的に硬化させること、
    Ｆ）前記型キャビティから、前記担体に取り付けられた部分封入済み電子部品を取り外すこと、
    Ｇ）前記担体に取り付けられた部分封入電子部品から前記フォイルを取り除くこと、
    Ｈ）前記担体に取り付けられた前記部品の開放側に対して、少なくとも一つの表面加工処理を施すこと、及び
    Ｉ）前記担体から、部分封入及び表面処理済み電子部品を解放することからなる、前記方法。
  2. 処理ステップＩ）の後、前記部分封入及び表面処理済み電子部品が分離されることを特徴とする、請求項１に記載の方法。
  3. 処理ステップＡ）中、前記複数の電子部品からなるグリッドが、シリコン・ウェファーとして組み付けられることを特徴とする、請求項１または２に記載の方法。
  4. 処理ステップＡ）において前記複数の電子部品からなるグリッドが取り付けられる前記担体が、平坦な担体プレート、もしくは平坦な金属プレートからなることを特徴とする、請求項１または２に記載の方法。
  5. 処理ステップＤ）中に前記型キャビティにおける前記担体と前記フォイルの間の空間内へフィードされる前記封止材料が、液体であり、１〜５Ｐａ．ｓの粘度を有することを特徴とする、請求項１または２に記載の方法。
  6. 前記型キャビティから、前記担体に取り付けられた部分封入済み電子部品を取り外す処理ステップＦ）が、処理ステップＧ）による前記担体に取り付けられた部分封入済み電子部品からの前記フォイルの除去と同時に実行されることを特徴とする、請求項１または２に記載の方法。
  7. 処理ステップＧ）中、前記電子部品から前記フォイルを取り除くために前記フォイルが加熱されることを特徴とする、請求項１または２に記載の方法。
  8. 処理ステップＨ）による前記部品の開放側に施される少なくとも一つの表面加工処理が、リソグラフィー、エッチング、照射、刷り込み、レーザ活性化、メッキの群から選択されることを特徴とする、請求項１または２に記載の方法。
  9. 処理ステップＨ）による前記部品の開放側に施される少なくとも一つの表面加工処理が、前記電子部品から前記封止材表面への導電結合部を設ける処理であることを特徴とする、請求項１または２に記載の方法。
JP2016515374A 2013-09-26 2014-09-26 電子部品の成型および表面処理方法 Active JP6445536B2 (ja)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
NL2011512A NL2011512C2 (en) 2013-09-26 2013-09-26 Method for moulding and surface processing electronic components and electronic component produced with this method.
NL2011512 2013-09-26
PCT/NL2014/050658 WO2015047089A1 (en) 2013-09-26 2014-09-26 Method for moulding and surface processing electronic components and electronic component produced with this method

Publications (3)

Publication Number Publication Date
JP2016534543A JP2016534543A (ja) 2016-11-04
JP2016534543A5 JP2016534543A5 (ja) 2018-05-24
JP6445536B2 true JP6445536B2 (ja) 2018-12-26

Family

ID=50483423

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2016515374A Active JP6445536B2 (ja) 2013-09-26 2014-09-26 電子部品の成型および表面処理方法

Country Status (12)

Country Link
US (1) US9831105B2 (ja)
JP (1) JP6445536B2 (ja)
KR (1) KR102125263B1 (ja)
CN (1) CN105531806B (ja)
DE (1) DE112014004450B4 (ja)
MY (1) MY174762A (ja)
NL (1) NL2011512C2 (ja)
PH (1) PH12016500468A1 (ja)
PT (1) PT2015047089B (ja)
SG (1) SG11201601604UA (ja)
TW (1) TWI581344B (ja)
WO (1) WO2015047089A1 (ja)

Family Cites Families (48)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3061954B2 (ja) * 1991-08-20 2000-07-10 株式会社東芝 半導体装置
NL9400119A (nl) * 1994-01-27 1995-09-01 3P Licensing Bv Werkwijze voor het met een hardende kunststof omhullen van een electronische component, electronische componenten met kunststofomhulling verkregen door middel van deze werkwijze en matrijs voor het uitvoeren der werkwijze.
EP0742586A3 (en) * 1995-05-02 1998-03-11 Texas Instruments Incorporated Improvements in or relating to integrated circuits
JP3139981B2 (ja) * 1996-07-23 2001-03-05 アピックヤマダ株式会社 チップサイズパッケージの樹脂封止方法及び樹脂封止装置
JP3455667B2 (ja) * 1997-02-03 2003-10-14 株式会社東芝 樹脂封止型半導体装置の製造方法および樹脂封止型半導体装置
JPH11121488A (ja) * 1997-10-15 1999-04-30 Toshiba Corp 半導体装置の製造方法及び樹脂封止装置
JP3494586B2 (ja) 1999-03-26 2004-02-09 アピックヤマダ株式会社 樹脂封止装置及び樹脂封止方法
EP1085566A1 (en) 1999-09-16 2001-03-21 "3P" Licensing B.V. Method and apparatus for partially encapsulating semiconductor chips
JP2001168117A (ja) * 1999-12-06 2001-06-22 Idemitsu Petrochem Co Ltd 半導体素子の封止用離型フィルム及びそれを用いる半導体素子の封止方法
JP4319759B2 (ja) * 2000-03-21 2009-08-26 アピックヤマダ株式会社 樹脂封止装置及び樹脂封止方法
JP4658353B2 (ja) * 2001-03-01 2011-03-23 ルネサスエレクトロニクス株式会社 樹脂モールド金型及び樹脂モールドパッケージの製造方法
JP2003197662A (ja) * 2001-12-25 2003-07-11 Sony Corp 電子部品、電子部品の製造方法および装置
US7595017B2 (en) * 2002-01-31 2009-09-29 Stmicroelectronics, Inc. Method for using a pre-formed film in a transfer molding process for an integrated circuit
JP3666462B2 (ja) 2002-03-11 2005-06-29 セイコーエプソン株式会社 半導体装置の製造方法
US6700190B2 (en) * 2002-07-26 2004-03-02 Stmicroelectronics, Inc. Integrated circuit device with exposed upper and lower die surfaces
JP4102634B2 (ja) * 2002-09-27 2008-06-18 Ｔｏｗａ株式会社 電子部品の樹脂注入装置
DE10250621B4 (de) 2002-10-30 2004-09-02 Fraunhofer-Gesellschaft zur Förderung der angewandten Forschung e.V. Verfahren zum Erzeugen verkapselter Chips und zum Erzeugen eines Stapels aus den verkapselten Chips
US7141874B2 (en) * 2003-05-14 2006-11-28 Matsushita Electric Industrial Co., Ltd. Electronic component packaging structure and method for producing the same
JP3739375B2 (ja) * 2003-11-28 2006-01-25 沖電気工業株式会社 半導体装置及びその製造方法
US7465368B2 (en) 2003-12-24 2008-12-16 Intel Corporation Die molding for flip chip molded matrix array package using UV curable tape
US7189601B2 (en) * 2004-03-02 2007-03-13 Texas Instruments Incorporated System and method for forming mold caps over integrated circuit devices
JP2006049850A (ja) * 2004-06-29 2006-02-16 Asahi Glass Co Ltd 半導体チップ封止用離型フィルム
JP4443334B2 (ja) * 2004-07-16 2010-03-31 Ｔｏｗａ株式会社 半導体素子の樹脂封止成形方法
DE102005009066A1 (de) * 2005-02-28 2006-09-07 Osram Opto Semiconductors Gmbh Verfahren zur Herstellung eines optischen und eines strahlungsemittierenden Bauelementes und optisches sowie strahlungsemittierendes Bauelement
DE102006009789B3 (de) * 2006-03-01 2007-10-04 Infineon Technologies Ag Verfahren zur Herstellung eines Halbleiterbauteils aus einer Verbundplatte mit Halbleiterchips und Kunststoffgehäusemasse
JP2008066696A (ja) 2006-08-10 2008-03-21 Denso Corp 半導体製造装置および半導体製造方法
JP2008277325A (ja) * 2007-04-25 2008-11-13 Canon Inc 半導体装置及び半導体装置の製造方法
KR20090007120A (ko) * 2007-07-13 2009-01-16 삼성전자주식회사 봉지부를 통하여 재배선을 달성하는 웨이퍼 레벨 적층형패키지 및 그 제조방법
US7595226B2 (en) * 2007-08-29 2009-09-29 Freescale Semiconductor, Inc. Method of packaging an integrated circuit die
US8390117B2 (en) * 2007-12-11 2013-03-05 Panasonic Corporation Semiconductor device and method of manufacturing the same
TW200935527A (en) * 2008-02-15 2009-08-16 Chipmos Technologies Inc Chip package apparatus and chip package process
US8278142B2 (en) 2008-05-22 2012-10-02 Texas Instruments Incorporated Combined metallic bonding and molding for electronic assemblies including void-reduced underfill
JP2010147153A (ja) * 2008-12-17 2010-07-01 Shinko Electric Ind Co Ltd 半導体装置及びその製造方法
JP5300558B2 (ja) * 2009-03-27 2013-09-25 日東電工株式会社 半導体装置の製造方法
EP2481546A1 (en) * 2009-09-24 2012-08-01 Asahi Glass Company, Limited Mold release film, and method for manufacturing light emitting diode
US8470641B2 (en) 2009-12-17 2013-06-25 Texas Instruments Incorporated Exposed mold
KR20110076604A (ko) * 2009-12-29 2011-07-06 하나 마이크론(주) Ｐｏｐ 패키지 및 그 제조 방법
US9196509B2 (en) * 2010-02-16 2015-11-24 Deca Technologies Inc Semiconductor device and method of adaptive patterning for panelized packaging
FR2960339B1 (fr) 2010-05-18 2012-05-18 Commissariat Energie Atomique Procede de realisation d'elements a puce munis de rainures d'insertion de fils
US9735113B2 (en) * 2010-05-24 2017-08-15 STATS ChipPAC Pte. Ltd. Semiconductor device and method of forming ultra thin multi-die face-to-face WLCSP
US8796137B2 (en) * 2010-06-24 2014-08-05 Stats Chippac, Ltd. Semiconductor device and method of forming RDL along sloped side surface of semiconductor die for z-direction interconnect
US8288201B2 (en) * 2010-08-25 2012-10-16 Stats Chippac, Ltd. Semiconductor device and method of forming FO-WLCSP with discrete semiconductor components mounted under and over semiconductor die
JP2012167177A (ja) 2011-02-14 2012-09-06 Nitto Denko Corp 半導体装置製造用耐熱性粘着テープ及びそのテープを用いた半導体チップの製造方法
US8623702B2 (en) 2011-02-24 2014-01-07 Stats Chippac, Ltd. Semiconductor device and method of forming conductive THV and RDL on opposite sides of semiconductor die for RDL-to-RDL bonding
JP5670249B2 (ja) * 2011-04-14 2015-02-18 日東電工株式会社 発光素子転写シートの製造方法、発光装置の製造方法、発光素子転写シートおよび発光装置
JP2013149660A (ja) * 2012-01-17 2013-08-01 Elpida Memory Inc 半導体装置の製造方法
CN104854695A (zh) * 2012-09-07 2015-08-19 联达科技控股有限公司 具有印刷形成的端子焊盘的引线载体
US9111947B2 (en) * 2013-06-04 2015-08-18 Intel Deutschland Gmbh Chip arrangement with a recessed chip housing region and a method for manufacturing the same

Also Published As

Publication number Publication date
KR20160064122A (ko) 2016-06-07
TW201519330A (zh) 2015-05-16
PT2015047089B (pt) 2021-08-26
CN105531806B (zh) 2019-07-30
KR102125263B1 (ko) 2020-06-24
MY174762A (en) 2020-05-13
CN105531806A (zh) 2016-04-27
PH12016500468B1 (en) 2016-05-16
DE112014004450T5 (de) 2016-07-07
JP2016534543A (ja) 2016-11-04
WO2015047089A1 (en) 2015-04-02
US20160240397A1 (en) 2016-08-18
PH12016500468A1 (en) 2016-05-16
DE112014004450B4 (de) 2024-05-02
US9831105B2 (en) 2017-11-28
TWI581344B (zh) 2017-05-01
NL2011512C2 (en) 2015-03-30
SG11201601604UA (en) 2016-04-28

Similar Documents

Publication Publication Date Title
TWI634627B (zh) 樹脂成型裝置、樹脂成型方法以及樹脂成型模具
TWI641471B (zh) Resin molding die and resin molding method
CN108346589A (zh) 树脂封装电子元件的制造方法及制造装置
JP5817044B2 (ja) 樹脂封止装置および樹脂封止方法
JP2004216558A (ja) 電子部品の樹脂封止成形方法及び装置
DE102013106190A1 (de) Verfahren zum Herstellen eines Chipgehäuses, ein Verfahren zum Herstellen eines Waferebenengehäuses und eine Pressvorrichtung
TWI581381B (zh) Semiconductor package structure and packaging method thereof
KR100803679B1 (ko) 몰딩 구조물 제조 방법 및 기판 몰딩 방법 및 장치
JP6445536B2 (ja) 電子部品の成型および表面処理方法
NL2015091B1 (en) Mould, moulding press and method for encapsulating electronic components mounted on a carrier using elastomeric micro-pillars.
TWI482251B (zh) Lead frame and method of manufacturing
JP6397808B2 (ja) 樹脂成形金型および樹脂成形方法
TWI684250B (zh) 封裝基板及其製造方法以及半導體裝置
JP2009099850A (ja) 半導体モジュールの製造方法及び製造装置、半導体モジュール
KR101947610B1 (ko) 전자 부품들을 갖는 폐쇄된 플랫 캐리어를 적어도 부분적으로 캡슐화하기 위한 장치 및 방법
TWI659476B (zh) 製造半導體封裝基板的方法
JP2009105273A (ja) 樹脂封止金型
JP2007311483A (ja) 半導体装置及びその製法
US20080160173A1 (en) Component Moulding Process
TWI431698B (zh) 封裝方法
JP2005019926A (ja) 樹脂封止装置及び半導体装置の製造方法
JP2016534543A5 (ja)
JP2012256925A (ja) 樹脂封止金型
JP2015119080A (ja) モールドパッケージ
JPH02189940A (ja) 樹脂封止半導体用モールド金型

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20170908

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20180405

A871 Explanation of circumstances concerning accelerated examination

Free format text: JAPANESE INTERMEDIATE CODE: A871

Effective date: 20180405

A975 Report on accelerated examination

Free format text: JAPANESE INTERMEDIATE CODE: A971005

Effective date: 20180612

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20180612

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20180626

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20180920

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20181015

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20181120

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20181129

R150 Certificate of patent or registration of utility model

Ref document number: 6445536

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250