KR101947610B1 - 전자 부품들을 갖는 폐쇄된 플랫 캐리어를 적어도 부분적으로 캡슐화하기 위한 장치 및 방법 - Google Patents

전자 부품들을 갖는 폐쇄된 플랫 캐리어를 적어도 부분적으로 캡슐화하기 위한 장치 및 방법 Download PDF

Info

Publication number
KR101947610B1
KR101947610B1 KR1020117014008A KR20117014008A KR101947610B1 KR 101947610 B1 KR101947610 B1 KR 101947610B1 KR 1020117014008 A KR1020117014008 A KR 1020117014008A KR 20117014008 A KR20117014008 A KR 20117014008A KR 101947610 B1 KR101947610 B1 KR 101947610B1
Authority
KR
South Korea
Prior art keywords
wafer
encapsulating material
mold
electronic components
sides
Prior art date
Application number
KR1020117014008A
Other languages
English (en)
Other versions
KR20110095375A (ko
Inventor
빌헬무스 게라르두스 요제프 갈
헨리쿠스 안토니우스 마리아 피에르켄스
Original Assignee
베시 네덜란드 비.브이.
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 베시 네덜란드 비.브이. filed Critical 베시 네덜란드 비.브이.
Publication of KR20110095375A publication Critical patent/KR20110095375A/ko
Application granted granted Critical
Publication of KR101947610B1 publication Critical patent/KR101947610B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/565—Moulds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
  • Casings For Electric Apparatus (AREA)

Abstract

본 발명은 제 1 몰드 공동을 갖는 제 1 몰드 부품 및 캐리어의 제 2 측면에 연결하도록 되어 있는 제 2 몰드 공동을 갖는 제 2 몰드 부품을 포함하는, 전자 부품들을 갖는 폐쇄된 플랫 캐리어를 캡슐화하기 위한 장치에 관한 것이다. 본 발명은 또한 전자 부품들을 갖는 폐쇄된 플랫 캐리어를 적어도 부분적으로 캡슐화하기 위한 방법 및 캡슐화 재료가 2개의 측면들 위에 제공되는 전자 부품들을 갖는 플랫 폐쇄 캐리어에 관한 것이다.

Description

전자 부품들을 갖는 폐쇄된 플랫 캐리어를 적어도 부분적으로 캡슐화하기 위한 장치 및 방법{Device and method for at least partially encapsulating a closed flat carrier with electronic components}
본 발명은, 제 1 몰드 공동(first mould cavity)을 갖는 제 1 몰드 부품을 포함하고, 제 1 몰드 공동은 상기 캐리어의 제 1 측면에 연결하도록 되어 있고 상기 캐리어의 이러한 제 1 측면 위에 캡슐화 재료의 층을 배열하도록 되어 있는, 전자 부품들을 갖는 폐쇄된 플랫 캐리어(closed flat carrier)를 적어도 부분적으로 캡슐화(encapsulating)하기 위한 장치에 관한 것이다.
캐리어는 전자 회로들을 보유하는 실질적으로 평평한 재료 부품을 의미하는 것으로 이해된다. 전자 부품들, 더욱 상세하게는 집적된 전기 전도성의 접속들은 여기서 적어도 부분적으로 캐리어 내에 뿐만 아니라 캐리어 위에 배열될 수 있다. 여러가지 회로들의 전기 분리(electrical separation)를 일으키기 위하여 캐리어에 적어도 하나의 절연 재료층이 제공되어야 한다면, 비록 양호한 전기 전도성을 갖는 재료, 예를 들면 구리가 배제되지 않지만, 이와 같은 캐리어는 통상 실리콘 또는 세라믹 재료와 같은 적어도 부분적으로 전기 절연 재료로 제조될 것이다. 이와 같은 캐리어들은, 배타적이지 않지만, 특히 반도체 재료로 형성될 수 있다.
이와 같은 캐리어들은 일측 상에 캐리어에 접속되는 전자 회로들이 보호되는 캡슐화 재료의 세그먼트들 또는 캡슐화 재료의 층을 제공하는 것이 알려져 있다. 이와 같은 캐리어들은 통상 수십 센티미터까지의 상당한 치수를 갖는다. 캐리어들은 캡슐화 재료가 배열되면 그 결과로서 휘어질 수 있다는 것을 경험으로 알고 있다. 서로 극히 가깝게 배치되는 접속들 때문에 이것은 캐리어들의 추가 공정에서 상당한 문제들을 야기할 수 있다.
본 발명의 목적은 이와 같은 문제들이 회피되는 방법 및 장치를 제공하는 것이다.
이러한 목적은 서두에 기술된 형태의 장치로 달성되며, 여기서 캡슐화 장치에는 캐리어의 제 2 측면 위에서 캐리어에 연결하고 캐리어의 이러한 제 2 측면 위에 캡슐화 재료의 층을 배열하도록 되어 있는 제 2 몰드 공동이 제공된다.
이러한 목적은 마찬가지로 제 1 몰드 부품 위에 폐쇄된 플랫 캐리어를 배치하는 단계, 상기 제 1 몰드 부품과 제 2 몰드 부품 사이의 대향 측면들 위에서 몰드로 전자 부품들을 갖는 상기 폐쇄된 플랫 캐리어를 둘러싸는 단계, 및 상기 캐리어의 양 측면 위에 캡슐화 재료의 층을 배열하는 단계를 포함하는, 전자 부품들을 갖는 폐쇄된 플랫 캐리어를 적어도 부분적으로 캡슐화하기 위한 방법에 의해 달성된다.
이들 방법들의 결과로서, 캡슐화 재료의 층은 캐리어의 양 측면 위에 배열되고, 그 결과 층들을 배열함으로써 캐리어에 생기는 응력들이 서로 상쇄되고 뒤틀림이 회피된다. 캐리어의 양 측면 위의 층들의 두께는 캐리어 자체의 비대칭 구성들을 보상할 수 있지만 캐리어의 층들은 완전히 폐쇄되지 않도록 다를 수 있다는 것이 여기서 주목된다.
이와 같은 장치의 사용 또는 이와 방법의 적용은 캡슐화 재료의 층이 적어도 일 측면 위에 제공되는 전자 부품들을 갖는 실질적으로 평평한, 폐쇄된 캐리어를 생성할 수 있고, 이러한 캐리어에는 또한 캡슐화 재료의 층이 그 제 2 측면 위에 제공된다. 그 결과 캐리어의 뒤틀림이 효율적인 방식으로 방지된다.
제 1의 최선의 실시예에 따르면, 상기 장치는 반도체 웨이퍼의 양 측면 위에 캡슐화 재료의 층을 배열하도록 되어 있다. 반도체 웨이퍼들은 본 발명의 극히 중요한 응용 분야를 나타낸다. 즉, 반도체 웨이퍼들에 초기에 형성되는 전자 회로들은 반도체 웨이퍼가 또한 하나의 완전체를 형성하는 단계에서 일 측면 위에 최근에 이미 캡슐화되어 있다. 개개의 회로들은 이후 반도체 웨이퍼의 소잉(sawing) 또는 절단(cutting)에 의해 서로 분리되고, 그 후 추가의 처리가 이어진다. 뒤틀림에 의한 문제들이 또한 이들 반도체 웨이퍼들을 일측면에서 덮을 때 일어나서, 이들의 추가의 처리를 더 어렵게 하거나 심지어 불가능하게 한다. 이들 문제들은 본 발명에 따른 조치들을 적용하여 회피된다. 추가의 제조 공정에 부분적으로 의존하여, 반도체 웨이퍼들의 추가 처리 및 그 결과로 얻어지는 제품들이 또한 단순화되는 데 이것은 이들이 이미 양 측면 위에서 캡슐화되었기 때문이다.
이러한 최선의 실시예는 마찬가지로 캐리어가 반도체 웨이퍼에 의해 형성되는 이와 같은 방법과 관련이 있다. 이러한 방법의 이점들은 본 발명에 따른 장치의 전술한 이점들이 참조된다.
제 1 및 상기 제 2 몰드 공동은 바람직하게는 전체 표면에 걸쳐 분포되는 캡슐화 재료의 층을 캐리어의 양 측면 위에 배열하도록 되어 있다. 여기서 캐리어의 뒤틀림이 캐리어의 전체 표면에 걸쳐 방지된다. 문구 "전체 표면에 걸쳐(over the whole surface)"는 층들에 예를 들면 접촉 부분들의 통로를 위해 존재하는 개구들을 배제하지 않지만, 배열되는 층들이 각각 단일 부분으로 구성되어 이들이 관련 몰드 공동에 접속하는 단일 러너로부터 도달될 수 있고, 그러므로 층들은 폐쇄될 필요가 없다는 점이 주목된다. 본 발명이 반도체 웨이퍼에 적용될 때, 거기에 형성되는 회로들은 나중에 분리될 것이고, 이 후 분리에 의해 형성되는 반도체 웨이퍼 부분들 각각에는 통상 실질적으로 동일한 캡슐화 부분이 제공될 것이고, 이것은 전체 표면에 걸쳐 분포되는 캡슐화 재료의 층을 배열함으로써만 달성될 수 있다.
이러한 실시예는 마찬가지로 캡슐화 재료가 캐리어의 양 측면 위에서 전체 표면에 걸쳐 배열되고 분포되는 이와 같은 방법 및 이렇게 하여 얻어지는 캐리어와 관련이 있다.
몰드 공동들의 균일하고 신속한 충전을 달성하기 위해, 장치에 적어도 제 1 및 제 2 러너가 제공되고, 제 1 러너는 제 1 몰드 공동에 접속하고 제 2 러너는 제 2 몰드 공동에 접속하는 것이 중요하다. 이것은 캡슐화 재료가 하나의 몰드 공동으로부터 캐리어를 통해 또는 캐리어를 따라 다른 몰드 공동으로 이동되는 것을 회피한다. 동일한 효과들이 캡슐화 재료가 캐리어의 양 측면에 독립적으로 공급될 때 달성된다.
양 러너들이 캡슐화 재료의 동일한 소스에 접속되고 조정 가능하거나 제어 가능한 제한이 러너들 중 적어도 하나에 배열되는 몇몇 경우들에 매력적이다. 이 결과 독립 제어 방법은 단일 소스로 달성된다. 캡슐화 재료의 공급은 가열의 결과로서 액체가 되는 캡슐화 재료가 몰드 공동들내로 가압되는 플런저에 의해 통상 일어난다(트랜스퍼 몰딩(transfer moulding)이라고도 불림). 그러나, 이러한 본 발명의 정황에서, 캡슐화 재료를 공급하는 다른 방법들이, 예컨대 예를 들어 사출 성형(injection moulding)에 의해 가능하다. 캡슐화 재료에 관해, 본 발명의 정황에서, 예컨대 예를 들어 액체의 형태(액체 에폭시)로 공급되는 캡슐화 재료 또는 혼합의 결과로서 경화하는 적어도 2개의 분리되어 공급되는 성분들로 구성되는 예컨대 열경화성 캡슐화 재료의 공급과 같은 다른 대안들도 있다.
대안으로, 제 1 몰드 공동에 접속하는 러너가 캡슐화 재료의 제 1 소스에 접속되고, 제 2 몰드 공동에 접속하는 러너가 캡슐화 재료의 제 2 소스에 접속되고, 캡슐화 재료의 양 소스들이 서로 독립적으로 제어 가능한 것이 가능하다. 이 결과 캡슐화 재료의 공급 유량 및 압력은 캐리어의 양 측면 위에서 서로 독립적으로 조정될 수 있고, 이것은 양 측면 위에서 상이한 구성을 가지는 캐리어들의 경우에 중요하다. 이 후 캡슐화 재료는 결국 캐리어의 양 측면 위에서 상이한 흐름 거동(flow behaviour)을 나타낼 것이고, 여기서 캡슐화 재료의 거동은 독립적으로 제어될 수 있다.
동일한 이점들이 캡슐화 재료가 상이한 소스로부터 몰드 공동 내에 배치되는 캐리어의 2개의 측면들에 공급될 때 얻어진다.
그러므로, 다른 최선의 실시예에 따르면, 캡슐화 재료는 몰드 공동 내에 배치되는 캐리어의 측면들 각각에 상이한 유량으로 공급된다.
캐리어의 양 측면 위에서 캡슐화의 특성들의 차이를 얻기 위해, 예를 들어 캐리어의 다른 측면 위에서보다 캐리어의 제 1 측면 위에서 더 큰 열전도성을 얻기 위해, 캡슐화 재료의 제 1 및 제 2 소스는 서로 다른 유형의 캡슐화 재료를 공급하도록 되어 있는 것이 권장된다. 이 결과 상이한 특성들을 갖는 상이한 캡슐화 재료가 캐리어의 양 측면 위에서 얻어질 수 있다.
특히 돌출하는 부품들 예컨대 돌출하는 접촉 요소들이 제공되는 캐리어들에 대해 매력적인 실시예는 몰드 공동들 중 적어도 하나가 탄성 재료의 층에 의해 적어도 부분적으로 차폐되는 방법을 제공한다. 이러한 탄성층은 몰드 공동 내에 배열되는 고정층(fixed layer)에 의해 형성될 수 있지만, 공급 메카니즘(feed mechanism)에 의한 하나 이상의 공정 싸이클들 후 교체되는 탄성 재료의 필름 또는 테이프에 의해 형성될 수 있다. 탄성 재료가 존재할 때의 이점은 돌출하는 접촉 요소들 또는 다른 돌출하는 부분들이 몰드 공동이 폐쇄될 때 탄성층 내로 침투할 수 있고, 그럼으로써 캡슐화 재료가 돌출하는 부품들을 덮는 것을 방지할 수 있다는 것이다. 따라서, 이렇게 캡슐화 재료가 없는 채로 있는 접촉 요소들의 부분들은 세정(cleaning) 없이 접속될 수 있다. 돌출하는 부분들에 대한 손상 가능성이 또한 상당히 감소된다.
동일한 실시예는, 캐리어의 표면 외측으로 돌출하는 부분들이 적어도 하나의 측면 위에 제공되는 캐리어가 몰드 공동 내에 배치되고, 돌출하는 부분들, 예컨대 특히 접촉 요소들이, 몰드 공공이 폐쇄될 때 적어도 부분적으로 몰드 공동을 차폐하는 탄성 재료의 층 내로 침투하는 방법과 관련이 있다. 이 결과 캡슐화 재료의 표면 외측으로 돌출하는 부분들이 그것의 측면들 중 적어도 하나 위에 제공되는 캐리어가 얻어진다.
캐리어들, 특히 반도체 웨이퍼들에는 캐리어들에 접속되는 반도체 회로들이 적어도 일 측면 위에 통상 제공된다. 본 발명을 이와 같은 상황에 적용하는 것이 또한 유리할 수 있다. 캡슐화 장치는 이러한 목적을 위해 바람직하게는 캐리어들에 접속되는 반도체 회로들이 적어도 일 측면 위에 제공되는 캐리어들을 적어도 부분적으로 캡슐화하도록 되어 있다.
이와 같은 상황에서 캐리어와 반도체 회로들 사이에 공간이 있을 경우, 캡슐화 장치는 캡슐화 재료를 또한 캐리어와 이들 구성요소들 사이의 공간에 배열하도록 되어 있는 것이 매력적이다.
동일한 실시예는 전자 회로들이 캐리어의 측면들 중 적어도 하나 위에 제공되는 캐리어가 캡슐화 장치 내에 배치되고, 캡슐화 중 캡슐화 재료가 전자 회로들과 캐리어 사이의 공간들에 배열되는 방법을 제공한다. 전자 부품들에 제한된 (1-20 ㎛) 치수의 개구("비어(vias)"이라고도 불림)가 제공되는 것도 가능하다. 전자 부품과 캡슐화 재료 사이의 개선된 접착력은 캡슐화 재료로 개구들을 충전함으로써 얻어진다.
또 다른 변형 실시예에 있어서, 복수의 전자 부품들이 적층된다. 이렇게 적층된 전자 부품들은 마찬가지로 제한된 (1-20 ㎛) 치수의, TSV들(through silicon vias)로도 불리는, 관통-채널들에 의해 서로, 선택적으로 전도성을 갖도록, 결합될 수 있다.
본 발명이 관계되는 유형의 캐리어들은, 통상 반도체 웨이퍼들의 형태로, 종종 상당한 치수들을 가진다. 몰드 공동 내로 흐르는 캡슐화 덩어리(encapsulating mass)로 인한 몰드 공동들의 벽들 상에서 일어나는 압력들은 상당하다. 이것은 몰드 부품들의 개방 또는 변형의 위험을 낳고 그 결과 캡슐화된 캐리어의 변형 및 캡슐화 공정의 중단을 일으킨다. 이들 문제들을 회피하기 위해, 최선의 실시예는 몰드 부품들이 캐리어 위를 폐쇄하는 폐쇄 압력을 제어하는 제어 수단이 캡슐화 장치에 제공되는 것을 제안하다. 이 결과 상기 상황 하에서 제어될 수 있는 제어 가능한 상쇄 압력이 몰드 부품들의 벽들의 외측에 가해질 수 있다. 이러한 제어 가능성(controllability)은 몰드 내부에 존재하는 캡슐화 재료가 또한 없을 때 과도한 압력을 작용시킴으로써 이러한 압력이 캐리어에 손상을 주는 것을 방지하는 데 중요하다.
동일한 이점들이 몰드 부품들에 대한 폐쇄 압력이 몰드 공동 내에 배치되는 캐리어의 캡슐화 중 제어될 때 얻어진다.
몰드의 공동들 내의 캡슐화 재료에 의해 작용되는 압력을 상쇄할 수 있게 하기 위해, 다른 실시예는 몰드 부품들의 폐쇄 압력에 대한 제어 수단이 몰드 공동들 내에서 우세한 압력들을 검출하기 위한 센서들에 접속되는 것을 제안한다.
그 결과 동일한 실시예는 몰드 부품들에 의해 캐리어 상에 작용하는 폐쇄 압력이 캡슐화 재료의 적어도 하나의 소스에 의해 작용되는 압력 하에서 제어되는 방법을 낳는다.
캡슐화 재료의 흐름의 이동 방향은 전자 회로들이 캐리어 위에 배치되는 그리드(grid)에 대해 실질적으로 대각선으로 연장하도록 러너들이 몰드 공동들에 접속할 때 매력적이다. 이 결과 캡슐화 재료는 방향의 강하고, 갑작스런 변경 없이 전진할 수 있고, 그 결과 캡슐화 재료의 흐름은 더 적은 장애물들과 부딪히고 더 균일하게 이동한다. 여기서 이러한 방법은 본 발명과 조합으로 뿐만 아니라, 전자 회로들을 위한 캐리어의 단일 측면이 캡슐화되는 상황들 또는 실질적으로 사각형 구조로 주문된 다른 유형의 부품이 캡슐화될 때 적용될 수 있다는 것이 주목된다.
본 발명은 전자 부품들이 추가 처리되기 전에, 예를 들어 소잉, 레이저 절단 또는 물을 이용한 절단(water cutting)에 의해 더 작은 조각들로 분리되어야 하는 상당히 큰 치수의 전자 부품들을 위한 캐리어들에 특히 적용 가능하다.
본 발명은 다음의 도면들에 도시된 비제한적인 예시적인 실시예들에 기초하여 더 설명될 것이다.
도 1a는 본 발명에 따른 장치의 제 1 실시예의 단면도.
도 1b 및 도 1c는 본 발명에 따른 장치의 제 1 실시예의 2개의 연속적인 단면도들.
도 2는 본 발명의 제 2 실시예의 단면도.
도 3은 몰드의 개방 위치에서의 본 발명의 제 3 실시예의 개략 단면도.
도 4는 몰드의 폐쇄 위치에서의 도 3에 도시된 실시예의 개략 단면도.
도 5는 캡슐화 중 도 3에 도시된 실시예의 개략 단면도.
도 6은 도 3 내지 도 5에 나타낸 방법에 의해 얻어지는 제품의 개략 단면도.
도 7은 2개의 측면들 위에 캡슐화 재료가 제공되는 본 발명에 따른 캐리어의 단면도.
도 8은 2개의 측면들 위에 캡슐화 재료가 제공되는 본 발명에 따른 캐리어의 다른 변형예의 단면도.
도 1a는 전체를 1로 나타낸, 전자 부품들을 위한 캐리어들(carriers)을 캡슐화하기 위한 장치를 지나는 단면도를 개략적으로 나타낸다. 이 장치는 하측 몰드 부품(2a) 및 상측 몰드 부품(2b)을 포함한다. 몰드 부품들(2a, 2b) 각각에는 각각의 몰드 공동(3a, 3b)이 오목하게 형성되어 있다. 캐리어(4)가 몰드 부품들(2a, 2b) 사이에 배치될 때, 각각의 몰드 공동들(3a, 3b)은 캐리어(4) 위를 폐쇄한다. 러너(5)는 공동(3)에 캡슐화 재료를 공급하기 위해 몰드 공동들로 이어지도록 배열된다. 캡슐화 재료는 실린더 케이싱(10) 내에서 이동 가능한 플런저(6)에 의해 공급된다. 배출 채널(venting channel; 7)은 러너(5)에 대향하여 놓이는 공동(3) 측에 연결된다. 양 몰드 반부들(2a, 2b)은 캡슐화된 캐리어들(4)을 캡슐화 또는 제거하기 위한 캐리어들(4)을 배치하기 위해 멀리 이동될 수 있다.
도 1a에 도시된 것과 같이, 장치는 몰드 부품들(3a, 3b) 사이에 배치된 캐리어(4)의 양측 상에서 캡슐화할 수 있는 치수로 되어 있다. 이것은 반도체 웨이퍼들을 양측 상에서 캡슐화하는 데 특히 응용된다. 최근 캡슐화 단계는 통상 제조 공정 초기에 수행되고 있고, 이 후 반도체 웨이퍼들에 이미 캡슐화되어 배치된 전자 회로들은 예를 들어 소잉(sawing) 또는 레이저 절단(laser cutting)에 의해 동시 배열 캡슐화(meanwhile arranged encapsulation)와 함께 분리된다. 종래 기술에 따라 단일 측면 상에 이와 같이 캡슐화되는 반도체 웨이퍼들의 뒤틀림(warping)을 방지하기 위해, 반도체 웨이퍼가 양측 상에서 캡슐화된다. 도 1a에 도시된 상황에 있는 경우일 때, 이것은 단일 러너(5)로부터의 공급에 의해 일어날 수 있다.
여기서 캡슐화는 베어 캐리어(bare carrier) 위에서, - 여기서 개구들은 회로에 대한 액세스 및 캐리어에 배열된 전기 접속들을 얻기 위해 캡슐화시 나중에 배열되고-, 일어날 수 있지만, 접촉 요소들이 예컨대 캐리어 위에 배치되는 솔더 비드들(8) 또는 전자 회로들(9), 예컨대 메모리 칩들의 형태로 이미 배치되어 있는 캐리어들 위에서 일어날 수 있음이 주목된다. 비록 도 1은 칩들(9)이 솔더 비드들(8) 측면과 대향하는 측면에 배치되는 것을 나타내지만, 마찬가지로 칩들(9) 또는 비드들(8)은 단지 일측면 위에 배치될 수 있다는 것이 명백할 것이다. 비드들(8) 및 칩들(9)은 또한 캐리어의 동일 측면 위에 배치될 수 있고, 가능하게는 다른 측면 위에서 칩들(9) 또는 비드들(8)과 조합되어 배치될 수 있다. 또한, 접촉 요소들은 비드들 외의 형태, 예컨대 예를 들어 봉들(rods), 블록들(blocks) 또는 어떤 다른 임의의 형상을 가지는 것도 가능하다.
도 1b 및 도 1c는 2개의 별개의 실린더 케이싱들(10, 10') 내에서 이동 가능한 2개의 플런저(6, 6')가 장치에 제공될 수 있는 것을 설명하기 위해 도 1a에 나타낸 장치의 2개의 연속하는 도면들을 나타낸다. 도 1b에 나타낸 플런저(6)는 몰드 부품(2b) 내의 몰드 공동(3b)으로의 캡슐화 재료의 공급(feed)을 제어하고 도 1c에 나타낸 플런저(6')는 몰드 부품(2a) 내의 몰드 공동(3a)으로의 캡슐화 재료의 공급을 제어한다. 따라서, 캐리어(4)의 대향 측면들으로의 캡슐화 재료의 공급은 별개의 플런저(6, 6')에 의해 제어될 수 있고, 몰드 공동들(3a, 3b)로의 공급 유량(flow rate)은 서로 독립하여 이상적으로는 캡슐화 재료의 플로 프론트들(flow fronts)이 캐리어(4)의 양 측면들 상에서 대략 동일한 속도로 이동하도록 조절될 수 있다.
도 2에 도시된 제 2 실시예에 따르면, 2개의 러너(5a, 5b)가 사용되는 데, 각각의 러너는 캡슐화 재료의 별개의 소스(6a, 6b)에 각각 연결된다. 이들 소스들(6a, 6b)은 상측 몰드 공동(3b)으로의 공급이 독립적으로 일어나도록 하측 몰드 공동(3a)으로의 캡슐화 재료의 공급을 허용하도록 개별적으로 제어 가능하다. 이것은 공동의 상이한 두께 또는 캐리어 위 또는 아래에 배치된 부품들의 상이한 구성의 결과로서 2개의 몰드 공동들 내부의 공간들(spaces)이 서로 다를 경우 특히 중요하다. 마찬가지로, 단일 소스로 만들어지는 것이 사용될 수 있고 단지 단일 소스를 이용하여 독립적인 공급(independent feed)을 달성할 수 있도록 하기 위해 제어 가능한 제한하는 것(restriction)이 러너들 중 하나 또는 모두에 배열되는 것이 가능하다.
양 소스(6a, 6b)는 또한 캐리어의 양 측면 위에서 상이한 재료로 캡슐화하기 위해 상이한 캡슐화 재료를 포함할 수 있다.
도 3은 캐리어(4)에 대향하는 상측 몰드 공동(3b)의 내측에 가요성 재료의 층(12)이 제공되는 실시예를 나타낸다. 이 층은 몰드 공동(3b)에 고정되어 배열되고 또한 때때로 대체되어야 하는 층으로 형성될 수 있지만, 각각의 캡슐화 후 대체되는 예를 들어 자착식 테이프(self-adhesive tape)의 편(piece)에 의해 형성될 수 있다. 도 3은 테이프(12)가 사용되는 실시예를 나타낸다.
이 실시예는 특히 캐리어들의 상측에 접촉 비드들(8)의 형태로 접촉 요소들이 제공되는 캐리어들(4)에 대해 응용 가능하다. 이들 접촉 비드들(8)은 캡슐화가 준비된 후 전기 접속들을 형성하기 위해 도달될 수 있는 것이 중요하다. 여기서 도 3은 캐리어(4)가 몰드(1) 내에 배치되지만, 몰드(1)가 아직 폐쇄되지 않은 상황을 나타낸다.
도 4는 몰드(10)가 폐쇄되는 상황을 나타내는 데, 여기서 접촉 비드들(8)이 가요성 재료의 층(12) 내로 침투된 것을 볼 수 있고, 반면 도 5는 몰드 반부들(3a, 3b)이 캡슐화 재료로 충전된 상황을 나타낸다. 접촉 비드들(8)이 캡슐화 재료의 층 외측으로 돌출하고 그 결과 이들이 컨택트들(contacts)을 형성하기 위해 용이하게 액세스 가능한 것이 주목된다. 이것은 그것이 몰드 부품들(2a, 2b) 사이에서 캡슐화 공정의 완료 후 제거된 캡슐화된 캐리어(4)를 나타내는 도 6에 마찬가지로 도시된다. 달리 이러한 돌출(protruding)은 최소화될 수 있고, 심지어 캡슐화의 평면 자체와 같은 높이일 수 있다.
끝으로 캐리어에는 캐리어(4)에 부착되는 다수의 부품들(9)이 그 하측에 제공된다는 사실이 주의된다. 이들은 일반적으로 캐리어(4)에 집적되는 회로들과 함께 작용하도록 되어 있는, 예를 들어 메모리 회로들과 같은 반도체 회로들 또는 칩들에 의해 형성되는 부품들(9)이 될 것이다. 여기서 캐리어(4)는 캡슐화 공정 후 분리되는 다수의 동일한 회로들을 통상 포함한다. 이 때 이렇게 생성되는 부품들 각각은, 본 실시예에서는 일 측에 메모리 회로(9)가 제공되고 또는 다수의 접촉 비드들(8) 또는 비드와 같은 형상 이외의 접촉 요소들이 다른 측에 제공되는 이와 같은 메모리 회로를 포함한다.
명백히 냉각 목적 또는 광학(optical), 화학 및/또는 기계적 상호작용을 위해 전자 부품의 활성 또는 비활성 측면을 선택적으로 남기기 위해 캐리어(4)의 하측면 상에 가요성 재료의 층을 배치하는 것도 마찬가지로 가능하다는 것이 명백할 것이다. 또한 캡슐화 중 명확하게 하측면 상에 배치되는 접촉 요소들(8)을 남기도록 선택하는 것이 가능하다. 다르게는 이러한 접촉 요소들(8)은 또한 부품들(9) 상에 위치할 수 있다.
도 7은 특수 전자 부품(21)(소위 MEMS)이 배치되는 캐리어(20)를 나타낸다. 전자 부품(21)은 캐리어(20)에 컨택트들(22)로 접속하고 또한 시일(23)이 제공되어 전자 부품(21) 아래에 폐쇄된 공간을 생성한다. 전자 부품(21)은 캡슐화 재료(24)로 캡슐화된다. 또한 캐리어 내에는 전자 부품(21)이 캐리어(20)의 대향 측면 위에서 접촉 위치들(26)에 접속되는 통로들(25)이 배열된다. 이들 접촉 위치들(26)에는 솔더 비드들(27)이 캡슐화 재료(28)가 부분적으로 없는 채로 있도록 캐리어(20)의 대향 측면 위에서 캡슐화 재료(28)의 공급 중 가요성 재료층(이 도면에는 도시되지 않음)에 의해 차폐되는 솔더 비드들(27)이 배열된다. 전자 부품(21) 주위의 캡슐화 재료(24)는, 원한다면, 솔더 비드들(27) 사이에 배열되는 캡슐화 재료(28)와 동일하거나 반대로 상이할 수 있다.
도 8은 2개의 측면 상에 캡슐화 재료(31, 32)가 제공되는 캐리어(30)를 나타낸다. 접촉 측면 위에는 솔더 비드들(33)이 추가의 조작들을 수행하지 않고 간단한 방식으로 전기적으로 결합될 수 있도록 캡슐화 재료(32)로 부분적으로 둘러싸이는 솔더 비드들(33)이 위치된다. 솔더 비드들(33)에 대향하는 캐리어(30)의 측면 상에는 4개의 적층된 전자 부품들(34)이 캐리어(30) 위에 배치된다. 전자 부품들(34)에는 소위 중공의 TSV들(35)의 경우에, 캡슐화 재료(31)의 공급 중 캡슐화 재료(32)로 충전될 수 있는 관통-채널들(through-channels)(35, 36)(TSVs)이 형성된다. 이것은 2개의 좌측 TSV들(35)로 도시된다. 이들 관통-채널들(35)은 통상 매우 작은 직경(1-20 ㎛)을 가지며, 따라서 명확하게 실제 축척으로 그려지지 않는다. 4개의 우측 TSV들은 중공의 TSV들(35)과는 다른 구성을 가지며, TSV들(36)은 중공이 아니지만 예를 들어 구리의 중실 구조(solid construction)로 구성된다. 적층된 전자 부품들(34)은 예를 들어 접착제 층을 이용하여 서로 기능적으로 결합된다. 캡슐화 재료(31)로 충전된 TSV들(35)은 적층된 전자 부품들(34)에 더 높은 기계적 강도를 부여한다. 파단선들은 캐리어(30)가 세분될 수 있는 가능한 절단선들을 형성한다.
상이한 실시예들에서 논의된 방법들은 서로 결합될 수 있다는 것이 명백할 것이다.

Claims (31)

  1. 폐쇄된 플랫 반도체 웨이퍼 상에 복수의 전자 부품들이 배치되어 있는 상기 폐쇄된 플랫 반도체 웨이퍼를 적어도 부분적으로 캡슐화(encapsulating)하기 위한 장치로서, 제 1 몰드 공동(first mould cavity)을 갖는 제 1 몰드 부품을 포함하고, 제 1 몰드 공동은 복수의 전자 부품들을 가지는 상기 웨이퍼의 제 1 측면에 연결하도록 되어 있고, 제1 몰드 공동은 상기 복수의 전자 부품들을 둘러싸도록(enclose)되어 있으며, 상기 웨이퍼의 이러한 제 1 측면 위에 캡슐화 재료의 층을 배열하도록 되어 있는 캡슐화 장치에 있어서,
    상기 캡슐화 장치에는 또한 상기 웨이퍼의 제 2 측면에 연결하고 상기 웨이퍼의 이러한 제 2 측면 위에 캡슐화 재료의 층을 배열하도록 되어 있는 제 2 몰드 공동을 갖는 제 2 몰드 부품이 제공되는 것을 특징으로 하는, 캡슐화 장치.
  2. 삭제
  3. 제 1 항에 있어서,
    상기 제 1 및 상기 제 2 몰드 공동은 상기 웨이퍼의 양 측면들 위에 상기 웨이퍼의 전체 표면에 걸쳐 분포되는 캡슐화 재료의 층을 배열하도록 되어 있는 것을 특징으로 하는, 캡슐화 장치.
  4. 제 1 항에 있어서,
    상기 캡슐화 장치에는 적어도 제 1 및 제 2 러너가 제공되고, 제 1 러너는 상기 제 1 몰드 공동에 연결하고 제 2 러너는 상기 제 2 몰드 공동에 연결하는 것을 특징으로 하는, 캡슐화 장치.
  5. 삭제
  6. 제 4 항에 있어서,
    상기 제 1 몰드 공동에 연결하는 상기 러너는 캡슐화 재료의 제 1 소스에 연결되고, 상기 제 2 몰드 공동 내로 진출하는(debouching) 상기 러너는 캡슐화 재료의 제 2 소스에 연결되고, 캡슐화 재료의 양 소스들은 서로 독립적으로 제어 가능한 것을 특징으로 하는, 캡슐화 장치.
  7. 제 6 항에 있어서,
    캡슐화 재료의 상기 제 1 및 제 2 소스는 서로 다른 유형의 캡슐화 재료를 공급하도록 되어 있는 것을 특징으로 하는, 캡슐화 장치.
  8. 제 1 항에 있어서,
    상기 몰드 공동들 중 적어도 하나는 탄성 재료(resilient material)의 층에 의해 적어도 부분적으로 차폐되는 것을 특징으로 하는, 캡슐화 장치.
  9. 제 1 항에 있어서,
    상기 캡슐화 장치는 상기 웨이퍼에 연결되는 반도체 회로들이 적어도 일 측면 위에 제공되는 상기 웨이퍼를 적어도 부분적으로 캡슐화하도록 되어 있는 것을 특징으로 하는, 캡슐화 장치.
  10. 제 9 항에 있어서,
    상기 캡슐화 장치는 상기 웨이퍼와 상기 반도체 회로들 사이의 공간에 캡슐화 재료를 배열하도록 되어 있는 것을 특징으로 하는, 캡슐화 장치.
  11. 제 1 항에 있어서,
    상기 캡슐화 장치에는 상기 몰드 부품들을 상기 웨이퍼에 연결하는 폐쇄 압력을 제어하기 위한 제어 수단이 제공되는 것을 특징으로 하는, 캡슐화 장치.
  12. 제 11 항에 있어서,
    상기 몰드 부품들의 상기 폐쇄 압력에 대한 상기 제어 수단은 상기 몰드 공동들 내에서 상기 폐쇄 압력을 검출하기 위한 센서들에 연결되는 것을 특징으로 하는, 캡슐화 장치.
  13. 제 4 항에 있어서,
    상기 러너들은 캡슐화 재료의 흐름(flow)의 이동 방향이 상기 전자 부품들이 상기 웨이퍼 위에 배치되는 그리드(grid)에 대해 대각선으로 연장하도록 상기 몰드 공동들에 연결되는 것을 특징으로 하는, 캡슐화 장치.
  14. 폐쇄된 플랫 반도체 웨이퍼 상에 복수의 전자 부품들이 배치된 상기 폐쇄된 플랫 반도체 웨이퍼를 상기 웨이퍼의 제1 측면에 연결된 제1 몰드 공동을 갖는 제 1 몰드 부품 위에 배치하는 단계,
    상기 제 1 몰드 부품과 상기 웨이퍼의 제2 측면에 연결된 제2 몰드 공동을 갖는 제 2 몰드 부품 사이의 대향 측면들 위에서 상기 폐쇄된 플랫 반도체 웨이퍼를 둘러싸는 단계, 및
    상기 웨이퍼의 제 1 측면 및 제2 측면 위에 캡슐화 재료의 층을 배열하는 단계를 포함하는, 폐쇄된 플랫 반도체 웨이퍼를 적어도 부분적으로 캡슐화하기 위한 방법.
  15. 삭제
  16. 제 14 항에 있어서,
    상기 캡슐화 재료는 상기 웨이퍼의 양 측면들 위의 전체 표면에 걸쳐 배열되어 분포되는 것을 특징으로 하는, 폐쇄된 플랫 반도체 웨이퍼를 적어도 부분적으로 캡슐화하기 위한 방법.
  17. 제 14 항에 있어서,
    상기 캡슐화 재료는 상기 웨이퍼의 양 측면들에 독립적으로 공급되는 것을 특징으로 하는, 폐쇄된 플랫 반도체 웨이퍼를 적어도 부분적으로 캡슐화하기 위한 방법.
  18. 제 17 항에 있어서,
    상기 캡슐화 재료는 상이한 소스들로부터 상기 웨이퍼의 상기 측면들 각각에 공급되는 것을 특징으로 하는, 폐쇄된 플랫 반도체 웨이퍼를 적어도 부분적으로 캡슐화하기 위한 방법.
  19. 제 18 항에 있어서,
    상기 캡슐화 재료는 상기 웨이퍼의 상기 측면들 각각에 상이한 유량(flow rate)으로 공급되는 것을 특징으로 하는, 폐쇄된 플랫 반도체 웨이퍼를 적어도 부분적으로 캡슐화하기 위한 방법.
  20. 제 14 항에 있어서,
    웨이퍼의 표면 외측으로 돌출하는, 접촉 요소들과 같은 부분들이 적어도 하나의 측면 위에 제공되는 웨이퍼가 상기 몰드 부품들 사이에 배치되고, 상기 돌출하는 부분들은 상기 몰드 부품들이 폐쇄될 때 몰드 부품의 상기 몰드 공동들 중 적어도 하나를 적어도 부분적으로 차폐하는 탄성 재료의 층 내로 침투하는 것을 특징으로 하는, 폐쇄된 플랫 반도체 웨이퍼를 적어도 부분적으로 캡슐화하기 위한 방법.
  21. 제 14 항에 있어서,
    전자 부품들이 웨이퍼의 측면들 중 적어도 하나 위에 제공되는 웨이퍼는 상기 몰드 부품들 사이에서 둘러싸이고 캡슐화 중 캡슐화 재료는 상기 전자 부품들과 상기 웨이퍼 사이의 공간들에 배열되는 것을 특징으로 하는, 폐쇄된 플랫 반도체 웨이퍼를 적어도 부분적으로 캡슐화하기 위한 방법.
  22. 제 14 항에 있어서,
    복수의 전자 부품들이 웨이퍼 위에 적층되어 배치되고 상기 적층된 전자 부품들의 캡슐화 중 상기 전자 부품들 내에 배열되는 관통-채널들(through-channels; TSVs)은 캡슐화 재료로 충전되는 것을 특징으로 하는, 폐쇄된 플랫 반도체 웨이퍼를 적어도 부분적으로 캡슐화하기 위한 방법.
  23. 제 14 항에 있어서,
    상기 몰드 부품들에 의해 상기 웨이퍼에 작용하는 폐쇄 압력은 상기 캡슐화 재료의 공급 중 제어되는 것을 특징으로 하는, 폐쇄된 플랫 반도체 웨이퍼를 적어도 부분적으로 캡슐화하기 위한 방법.
  24. 제 23 항에 있어서,
    상기 몰드 부품들에 의해 상기 웨이퍼에 작용하는 상기 폐쇄 압력은 상기 캡슐화 재료에 의해 상기 웨이퍼에 작용하는 상기 압력 하에서 제어되는, 폐쇄된 플랫 반도체 웨이퍼를 적어도 부분적으로 캡슐화하기 위한 방법.
  25. 제 14 항에 있어서,
    상기 웨이퍼는, 양 측면들 위의 캡슐화 재료를 배열한 후, 더 작은 웨이퍼 조각들(segments)로 세분되는 것을 특징으로 하는, 폐쇄된 플랫 반도체 웨이퍼를 적어도 부분적으로 캡슐화하기 위한 방법.
  26. 제 14 항에 있어서,
    전자 부품들을 갖는 플랫 반도체 웨이퍼는 상기 캡슐화 재료의 공급 중 가요성 재료의 층에 의해 적어도 일 측면 위에서 캡슐화 재료로부터 적어도 부분적으로 차폐되는 것을 특징으로 하는, 폐쇄된 플랫 반도체 웨이퍼를 적어도 부분적으로 캡슐화하기 위한 방법.
  27. 플랫 폐쇄 반도체 웨이퍼 상에 복수의 전자 부품들이 배치된 상기 플랫 폐쇄 반도체 웨이퍼에 있어서,
    제14항에 따른 방법에 의해 상기 웨이퍼에는 양 측면 위에 캡슐화 재료가 제공되는 것을 특징으로 하는, 플랫 폐쇄 반도체 웨이퍼.
  28. 삭제
  29. 제 27 항에 있어서,
    상기 웨이퍼에는 상기 양 측면의 전체 표면에 걸쳐 분포되는 캡슐화 재료의 층이 제공되는 것을 특징으로 하는, 플랫 폐쇄 반도체 웨이퍼.
  30. 제 27 항에 있어서,
    상기 웨이퍼에는 상이한 유형의 캡슐화 재료가 양 측면 위에 제공되는 것을 특징으로 하는, 플랫 폐쇄 반도체 웨이퍼.
  31. 제 27 항에 있어서,
    상기 웨이퍼에는 상기 캡슐화 재료 외측으로 돌출하는 액세스 가능한 부분들이 적어도 일 측면 위에 제공되는 것을 특징으로 하는, 플랫 폐쇄 반도체 웨이퍼.

KR1020117014008A 2008-11-21 2009-11-17 전자 부품들을 갖는 폐쇄된 플랫 캐리어를 적어도 부분적으로 캡슐화하기 위한 장치 및 방법 KR101947610B1 (ko)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
NL2002240A NL2002240C2 (nl) 2008-11-21 2008-11-21 Inrichting en werkwijze voor het tenminste gedeeltelijk omhullen van een gesloten vlakke drager met elektronische componenten.
NL2002240 2008-11-21
PCT/NL2009/050687 WO2010059042A1 (en) 2008-11-21 2009-11-17 Device and method for at least partially encapsulating a closed flat carrier with electronic components

Related Child Applications (1)

Application Number Title Priority Date Filing Date
KR1020167028115A Division KR20160121607A (ko) 2008-11-21 2009-11-17 전자 부품들을 갖는 폐쇄된 플랫 캐리어를 적어도 부분적으로 캡슐화하기 위한 장치 및 방법

Publications (2)

Publication Number Publication Date
KR20110095375A KR20110095375A (ko) 2011-08-24
KR101947610B1 true KR101947610B1 (ko) 2019-02-14

Family

ID=40602956

Family Applications (2)

Application Number Title Priority Date Filing Date
KR1020167028115A KR20160121607A (ko) 2008-11-21 2009-11-17 전자 부품들을 갖는 폐쇄된 플랫 캐리어를 적어도 부분적으로 캡슐화하기 위한 장치 및 방법
KR1020117014008A KR101947610B1 (ko) 2008-11-21 2009-11-17 전자 부품들을 갖는 폐쇄된 플랫 캐리어를 적어도 부분적으로 캡슐화하기 위한 장치 및 방법

Family Applications Before (1)

Application Number Title Priority Date Filing Date
KR1020167028115A KR20160121607A (ko) 2008-11-21 2009-11-17 전자 부품들을 갖는 폐쇄된 플랫 캐리어를 적어도 부분적으로 캡슐화하기 위한 장치 및 방법

Country Status (7)

Country Link
KR (2) KR20160121607A (ko)
CN (1) CN102224582B (ko)
MY (1) MY172851A (ko)
NL (1) NL2002240C2 (ko)
SG (1) SG171350A1 (ko)
TW (1) TWI581379B (ko)
WO (1) WO2010059042A1 (ko)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104916549B (zh) * 2014-10-31 2018-08-14 深圳市东方聚成科技有限公司 一种具有弧边的指纹识别芯片的封装设备及封装和切割方法

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1198839A (zh) 1996-07-12 1998-11-11 富士通株式会社 半导体装置的制造方法、半导体装置制造用模具和半导体装置及其装配方法
US20020015748A1 (en) 1999-03-26 2002-02-07 Fumio Miyajima Resin molding machine and method of resin molding
US20040016939A1 (en) 2002-07-26 2004-01-29 Masayuki Akiba Encapsulation of a stack of semiconductor dice
US20040033283A1 (en) * 1998-02-05 2004-02-19 Thummel Steven G. Apparatus for encasing array packages
US20040158978A1 (en) 2003-02-14 2004-08-19 Lee Sang-Hyeop Molding method and mold for encapsulating both sides of PCB module with wafer level package mounted PCB

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1060559A (zh) * 1990-10-10 1992-04-22 三星电子株式会社 用带有倾斜浇口的设备将半导体器件密封在模制物料中
US6881611B1 (en) * 1996-07-12 2005-04-19 Fujitsu Limited Method and mold for manufacturing semiconductor device, semiconductor device and method for mounting the device
US6469399B2 (en) * 1999-02-08 2002-10-22 Advanced Semiconductor Engineering, Inc. Semiconductor package
US6294825B1 (en) * 1999-02-22 2001-09-25 Micron Technology, Inc. Asymmetrical mold of multiple-part matrixes
JP2001212848A (ja) * 2000-02-04 2001-08-07 Towa Corp 樹脂成形用金型
US6838319B1 (en) * 2000-08-31 2005-01-04 Micron Technology, Inc. Transfer molding and underfilling method and apparatus including orienting the active surface of a semiconductor substrate substantially vertically
US6869824B2 (en) * 2002-10-29 2005-03-22 Ultratera Corporation Fabrication method of window-type ball grid array semiconductor package
US20040178514A1 (en) * 2003-03-12 2004-09-16 Lee Sang-Hyeop Method of encapsulating semiconductor devices on a printed circuit board, and a printed circuit board for use in the method
TWI234211B (en) * 2003-12-26 2005-06-11 Advanced Semiconductor Eng Method for forming an underfilling layer on a bumped wafer
DE112004002527T5 (de) * 2004-01-06 2008-03-06 Infineon Technologies Ag Verfahren zum Verkapseln von Schaltkreischips
TWI265613B (en) * 2005-08-24 2006-11-01 Advanced Semiconductor Eng Heat sink
TWI300613B (en) * 2006-03-15 2008-09-01 Advanced Semiconductor Eng Molding apparatus for encapsulating semiconductor devices
JP4155999B2 (ja) * 2006-06-02 2008-09-24 株式会社ソニー・コンピュータエンタテインメント 半導体装置および半導体装置の製造方法

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1198839A (zh) 1996-07-12 1998-11-11 富士通株式会社 半导体装置的制造方法、半导体装置制造用模具和半导体装置及其装配方法
US20040033283A1 (en) * 1998-02-05 2004-02-19 Thummel Steven G. Apparatus for encasing array packages
US20020015748A1 (en) 1999-03-26 2002-02-07 Fumio Miyajima Resin molding machine and method of resin molding
US20040016939A1 (en) 2002-07-26 2004-01-29 Masayuki Akiba Encapsulation of a stack of semiconductor dice
US20040158978A1 (en) 2003-02-14 2004-08-19 Lee Sang-Hyeop Molding method and mold for encapsulating both sides of PCB module with wafer level package mounted PCB

Also Published As

Publication number Publication date
CN102224582B (zh) 2015-04-22
KR20110095375A (ko) 2011-08-24
SG171350A1 (en) 2011-07-28
KR20160121607A (ko) 2016-10-19
TWI581379B (zh) 2017-05-01
WO2010059042A1 (en) 2010-05-27
MY172851A (en) 2019-12-12
TW201029120A (en) 2010-08-01
NL2002240C2 (nl) 2010-05-25
CN102224582A (zh) 2011-10-19

Similar Documents

Publication Publication Date Title
TWI604576B (zh) 樹脂成型裝置與樹脂成型方法
JP6491508B2 (ja) 樹脂封止装置及び樹脂成形品の製造方法
TWI641471B (zh) Resin molding die and resin molding method
KR101257518B1 (ko) 컨디셔닝 가스를 이용한 전자 소자의 캡슐화 방법 및 장치
JP2004216558A (ja) 電子部品の樹脂封止成形方法及び装置
TW202039200A (zh) 樹脂成形裝置以及樹脂成形品的製造方法
JP2002036270A (ja) 樹脂封止方法及び樹脂封止装置
JP6779209B2 (ja) 電子部品を有するキャリアのオーバーモールド制御用の金型、成形装置および方法ならびに成形品
KR102437774B1 (ko) 인쇄 회로 기판
KR101964034B1 (ko) 기판상에 균일한 클램핑 압력을 가하기 위한 몰딩 시스템
KR101947610B1 (ko) 전자 부품들을 갖는 폐쇄된 플랫 캐리어를 적어도 부분적으로 캡슐화하기 위한 장치 및 방법
TWI648140B (zh) 使用微柱封裝位於載體上的電子元件的模具、模壓機以及方法
JP2003324116A (ja) 樹脂封止金型および樹脂封止装置
TWI778332B (zh) 樹脂成形裝置以及樹脂成形品的製造方法
CN103240833B (zh) 模制集成电路的方法
US7723165B2 (en) Method of forming component package
JP3575592B2 (ja) リードフレーム組立体の樹脂モールド用成形型及び樹脂モールド成形法
JP6445536B2 (ja) 電子部品の成型および表面処理方法
JP6093834B2 (ja) ダミーフレーム、樹脂モールド評価方法、モールド金型の評価方法、およびモールド金型の製造方法
CN116364562A (zh) 芯片封装方法及封装结构
JP2023060989A (ja) 樹脂成形用成形型、樹脂成形装置、及び樹脂成形品の製造方法
JP2002170909A (ja) 半導体集合基板樹脂封止体、その製造方法及び製造装置
KR20070031331A (ko) 전자 부품들의 조절 가능한 캡슐화를 위한 방법 및 장치
JP2005150458A (ja) 半導体チップの樹脂封止成形方法および樹脂封止成形用金型

Legal Events

Date Code Title Description
N231 Notification of change of applicant
A201 Request for examination
E902 Notification of reason for refusal
AMND Amendment
E601 Decision to refuse application
AMND Amendment
A107 Divisional application of patent
J201 Request for trial against refusal decision
J301 Trial decision

Free format text: TRIAL NUMBER: 2016101005854; TRIAL DECISION FOR APPEAL AGAINST DECISION TO DECLINE REFUSAL REQUESTED 20161010

Effective date: 20180719

S901 Examination by remand of revocation
E902 Notification of reason for refusal
GRNO Decision to grant (after opposition)