CN108493163A - 一种基于片条式刚性框架的芯片封装结构及其工艺 - Google Patents
一种基于片条式刚性框架的芯片封装结构及其工艺 Download PDFInfo
- Publication number
- CN108493163A CN108493163A CN201810285847.7A CN201810285847A CN108493163A CN 108493163 A CN108493163 A CN 108493163A CN 201810285847 A CN201810285847 A CN 201810285847A CN 108493163 A CN108493163 A CN 108493163A
- Authority
- CN
- China
- Prior art keywords
- chip
- rigid frame
- base plate
- package base
- chip package
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000004806 packaging method and process Methods 0.000 title claims abstract description 20
- 238000000034 method Methods 0.000 title claims abstract description 16
- 239000012790 adhesive layer Substances 0.000 claims abstract description 19
- 239000003292 glue Substances 0.000 claims abstract description 12
- 239000004593 Epoxy Substances 0.000 claims abstract description 7
- 238000004140 cleaning Methods 0.000 claims abstract description 5
- 238000005476 soldering Methods 0.000 claims abstract description 5
- 239000000463 material Substances 0.000 claims description 5
- 238000005520 cutting process Methods 0.000 claims description 4
- 238000001514 detection method Methods 0.000 claims description 4
- 238000003825 pressing Methods 0.000 claims description 4
- 239000000758 substrate Substances 0.000 claims description 4
- 238000013441 quality evaluation Methods 0.000 claims description 3
- 229920000297 Rayon Polymers 0.000 claims 1
- 239000011248 coating agent Substances 0.000 claims 1
- 238000000576 coating method Methods 0.000 claims 1
- 239000010410 layer Substances 0.000 claims 1
- 230000011218 segmentation Effects 0.000 abstract description 2
- 206010037660 Pyrexia Diseases 0.000 abstract 1
- 238000004026 adhesive bonding Methods 0.000 abstract 1
- 238000005538 encapsulation Methods 0.000 description 8
- 238000010586 diagram Methods 0.000 description 7
- 239000011347 resin Substances 0.000 description 4
- 229920005989 resin Polymers 0.000 description 4
- 238000004088 simulation Methods 0.000 description 4
- 239000000945 filler Substances 0.000 description 3
- 238000001816 cooling Methods 0.000 description 2
- 230000017525 heat dissipation Effects 0.000 description 2
- 239000002344 surface layer Substances 0.000 description 2
- 238000004519 manufacturing process Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 238000012536 packaging technology Methods 0.000 description 1
- 239000000126 substance Substances 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
- H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
- H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Manufacturing & Machinery (AREA)
- Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)
Abstract
本发明公开了一种基于片条式刚性框架的芯片封装结构及其工艺，结构包含刚性框架和芯片封装基板；刚性框架上设置有芯片安装孔，芯片封装基板上设置有粘胶层，刚性框架通过粘胶层与芯片封装基板粘连；芯片封装基板上设置芯片裸片；工艺包括：芯片预处理、涂胶、贴合、去残胶、粘贴芯片裸片、回流焊、等离子清洗、底部填充环氧树脂，完成后去残胶并切片；本发明将刚性框架和芯片封装基板整体贴合后安装芯片裸片，再对整体切片分割，形成各个芯片封装单元，有效的解决传了统树脂封装的翘曲问题，改善芯片的发热，提高芯片的工作性能，并且避免对芯片封装单元逐个加工，大幅提高了芯片封装的加工效率和产量。
Description
技术领域
本发明涉及芯片封装技术领域，具体地说是一种基于片条式刚性框架的芯片封装结构及其工艺。
背景技术
目前倒装芯片的产品装配一般有以下几种形式：单片倒装芯片阵列封装加底部填胶，并可配合单片散热片或散热环；条状倒装芯片阵列封装加底部填胶，并可配合导热树脂封装，或条状倒装芯片阵列封装直接配合导热树脂封装。
现有的封装工艺一般包括以下步骤，晶元图像质量评价、粘贴胶带、背面研磨、晶圆贴片、送至激光或机械划片机划片、二次检测，之后进行芯片贴装、回流焊、等离子清洗、底部填胶、去残胶，完成后再根据芯片类型进行后续工序；对单片倒装芯片阵列进行分配散热片或散热环，之后将散热片或散热环连接固定，去除残胶并切割；而条状倒装芯片阵列则直接与模具配合并切割。
现有的封装结构和工艺中，都是先将芯片倒装填胶完成，并在切片之后对各个芯片封装单元进行装配散热盖或散热环部件，或者封装导热树脂；导致了加工效率低，不利于芯片封装的量产。
发明内容
针对上述存在的技术问题，本发明的目的是：提出了一种基于片条式刚性框架的芯片封装结构及其工艺。
本发明的技术解决方案是这样实现的：一种基于片条式刚性框架的芯片封装结构，包含刚性框架和芯片封装基板，刚性框架和芯片封装基板均为长条形的薄片结构；所述刚性框架上设置有多个均匀排布的芯片安装孔，芯片封装基板上设置有粘胶层，刚性框架通过粘胶层与芯片封装基板粘连，并且粘胶层避让开刚性框架上的芯片安装孔；所述芯片封装基板在对应每个芯片安装孔处设置芯片裸片，刚性框架分隔各个芯片安装孔的部分用于切割部件走刀。
优选的，所述刚性框架和芯片封装基板上均设置有相对应的定位孔。
优选的，所述粘胶层为网状结构，网状结构中空出来的部分与各个芯片安装孔对应。
优选的，所述芯片裸片采用倒装和底部填充环氧树脂的方式设置在芯片封装基板上。
一种基于片条式刚性框架的芯片封装工艺，其特征在于，包含以下步骤：
①对晶元材料进行预处理，得到多个芯片裸片；
②在芯片封装基板上涂布粘胶层；
③将带有多个均匀排布的芯片安装孔的刚性框架通过粘胶层与芯片封装基板贴合，并去除残胶；
④将步骤①中得到的多个芯片裸片，通过倒装的方式按照各个芯片安装孔的位置粘贴在芯片封装基板上；
⑤对粘贴好的芯片裸片依次进行回流焊、等离子清洗、底部填充环氧树脂，完成后去残胶，并以各个芯片为单元进行切片。
优选的，所述步骤①中，芯片预处理的过程如下：先对晶元材料进行图像质量评价，之后对其粘贴胶带、背面研磨、晶圆贴片，并送至激光或机械划片机划片，完成后进行二次检测。
优选的，所述刚性框架和芯片封装基板上均设置有相对应的定位孔；所述步骤③中，刚性框架与芯片封装基板通过定位孔进行定位并贴合。
由于上述技术方案的运用，本发明与现有技术相比具有下列优点：
本发明的基于片条式刚性框架的芯片封装结构及其工艺，将刚性框架和芯片封装基板整体贴合后安装芯片裸片，再对整体切片分割，形成各个芯片封装单元；其中，刚性框架有效的解决了传统树脂封装的翘曲问题，并且刚性框架的芯片封装结构可以改善芯片的发热，提高芯片的工作性能；其加工工艺避免了对芯片封装单元逐个加工，大幅提高了芯片封装的加工效率和产量。
附图说明
下面结合附图对本发明技术方案作进一步说明：
附图1为本发明所述的一种基于片条式刚性框架的芯片封装结构的分解图；
附图2为本发明所述的一种基于片条式刚性框架的芯片封装结构的示意图；
附图3为本发明所述的芯片封装单元的结构示意图；
附图4为本发明的芯片封装热阻系数仿真结果图；
附图5为本发明的芯片表层结温仿真结果图。
具体实施方式
下面结合附图来说明本发明。
如附图1-2所示，本发明所述的一种基于片条式刚性框架的芯片封装结构，包含刚性框架1和芯片封装基板2，刚性框架1和芯片封装基板2均为长条形的薄片结构；所述刚性框架1上设置有多个均匀排布的芯片安装孔3，芯片封装基板2上设置有粘胶层4，刚性框架1和芯片封装基板2上均设置有多个相对应的定位孔6，刚性框架1与芯片封装基板2通过定位孔6进行定位对位，并通过粘胶层4粘连；所述粘胶层4为网状结构，网状结构中空出来的部分与各个芯片安装孔3对应，使粘胶层4避让开刚性框架1上的芯片安装孔3；所述芯片封装基板2在对应每个芯片安装孔3处设置芯片裸片5，芯片裸片5采用倒装和底部填充环氧树脂7的方式设置在芯片封装基板2上，刚性框架1分隔各个芯片安装孔3的结构部分用于切割部件8走刀。
上述的芯片封装工艺，包含以下步骤：
①先对晶元材料进行图像质量评价，之后对其粘贴胶带、背面研磨、晶圆贴片，并送至激光或机械划片机划片，得到多个芯片裸片5，之后对芯片裸片5进行二次检测；
②在芯片封装基板2上涂布粘胶层4；
③将带有多个均匀排布的芯片安装孔3的刚性框架1通过粘胶层4与芯片封装基板2贴合，并去除残胶；刚性框架1和芯片封装基板2上均设置有相对应的定位孔6，刚性框架1与芯片封装基板在贴合过程中通过定位孔6进行定位对位；
④将步骤①中得到的多个芯片裸片5，通过倒装的方式按照各个芯片安装孔3的位置粘贴在芯片封装基板2上；
⑤对粘贴好的芯片裸片5依次进行回流焊、等离子清洗、底部填充环氧树脂7，完成后去残胶，并以各个芯片为单元进行切片，形成多个如图3所示的芯片封装单元。
图4给出了本方案的芯片封装热阻系数仿真结果图，其中，值越小散热效果越好；图5给出了本方案的芯片表层结温仿真结果图；从图示中可以看出，本申请通过片条式刚性框架形成的芯片封装单元具有更好的散热效果。
上述实施例只为说明本发明的技术构思及特点，其目的在于让熟悉此项技术的人士能够了解本发明的内容并加以实施，并不能以此限制本发明的保护范围，凡根据本发明精神实质所作的等效变化或修饰，都应涵盖在本发明的保护范围内。
Claims (7)
1.一种基于片条式刚性框架的芯片封装结构，其特征在于：包含刚性框架（1）和芯片封装基板（2），刚性框架（1）和芯片封装基板（2）均为长条形的薄片结构；所述刚性框架（1）上设置有多个均匀排布的芯片安装孔（3），芯片封装基板（2）上设置有粘胶层（4），刚性框架（1）通过粘胶层（4）与芯片封装基板（2）粘连，并且粘胶层（4）避让开刚性框架（1）上的芯片安装孔（3）；所述芯片封装基板（2）在对应每个芯片安装孔（3）处设置芯片裸片（5），刚性框架（1）分隔各个芯片安装孔（3）的部分用于切割部件（8）走刀。
2.根据权利要求1所述的基于片条式刚性框架的芯片封装结构，其特征在于：所述刚性框架（1）和芯片封装基板（2）上均设置有相对应的定位孔（6）。
3.根据权利要求1所述的基于片条式刚性框架的芯片封装结构，其特征在于：所述粘胶层（4）为网状结构，网状结构中空出来的部分与各个芯片安装孔（3）对应。
4.根据权利要求1所述的基于片条式刚性框架的芯片封装结构，其特征在于：所述芯片裸片（5）采用倒装和底部填充环氧树脂（7）的方式设置在芯片封装基板（2）上。
5.一种基于片条式刚性框架的芯片封装工艺，其特征在于，包含以下步骤：
①对晶元材料进行预处理，得到多个芯片裸片（5）；
②在芯片封装基板（2）上涂布粘胶层（4）；
③将带有多个均匀排布的芯片安装孔（3）的刚性框架（1）通过粘胶层（4）与芯片封装基板（2）贴合，并去除残胶；
④将步骤①中得到的多个芯片裸片（5），通过倒装的方式按照各个芯片安装孔（3）的位置粘贴在芯片封装基板（2）上；
⑤对粘贴好的芯片裸片（5）依次进行回流焊、等离子清洗、底部填充环氧树脂（7），完成后去残胶，并以各个芯片为单元进行切片。
6.根据权利要求5所述的基于片条式刚性框架的芯片封装工艺，其特征在于：所述步骤①中，芯片预处理的过程如下：先对晶元材料进行图像质量评价，之后对其粘贴胶带、背面研磨、晶圆贴片，并送至激光或机械划片机划片，完成后进行二次检测。
7.根据权利要求5所述的基于片条式刚性框架的芯片封装工艺，其特征在于：所述刚性框架（1）和芯片封装基板（2）上均设置有相对应的定位孔（6）；所述步骤③中，刚性框架（1）与芯片封装基板（2）通过定位孔（6）进行定位并贴合。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201810285847.7A CN108493163A (zh) | 2018-04-03 | 2018-04-03 | 一种基于片条式刚性框架的芯片封装结构及其工艺 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201810285847.7A CN108493163A (zh) | 2018-04-03 | 2018-04-03 | 一种基于片条式刚性框架的芯片封装结构及其工艺 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN108493163A true CN108493163A (zh) | 2018-09-04 |
Family
ID=63317576
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201810285847.7A Pending CN108493163A (zh) | 2018-04-03 | 2018-04-03 | 一种基于片条式刚性框架的芯片封装结构及其工艺 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN108493163A (zh) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN110416134A (zh) * | 2019-09-02 | 2019-11-05 | 星科金朋半导体（江阴）有限公司 | 一种基板的防翘曲治具及其使用方法 |
| CN111465312A (zh) * | 2020-04-14 | 2020-07-28 | 杭州洛微科技有限公司 | 基于周期性阵列排布的光电产品封装生产方法 |
Citations (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2004006596A (ja) * | 2002-03-22 | 2004-01-08 | Toyo Tire & Rubber Co Ltd | 樹脂封止用ダム枠材及び電子部品モジュールの製造方法 |
| CN101266934A (zh) * | 2007-03-12 | 2008-09-17 | 英飞凌科技股份公司 | 制造多个半导体器件的方法和设备 |
| CN101609817A (zh) * | 2008-06-19 | 2009-12-23 | 矽品精密工业股份有限公司 | 半导体封装装置、半导体封装结构及其制法 |
| CN103178023A (zh) * | 2013-02-28 | 2013-06-26 | 格科微电子（上海）有限公司 | 混合基板、半导体器件的封装方法和封装结构 |
| CN103489885A (zh) * | 2013-09-30 | 2014-01-01 | 格科微电子（上海）有限公司 | 图像传感器芯片的晶圆级封装方法 |
| CN103681646A (zh) * | 2012-09-13 | 2014-03-26 | 格罗方德半导体公司 | 堆栈式半导体装置及其制作方法 |
-
2018
- 2018-04-03 CN CN201810285847.7A patent/CN108493163A/zh active Pending
Patent Citations (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2004006596A (ja) * | 2002-03-22 | 2004-01-08 | Toyo Tire & Rubber Co Ltd | 樹脂封止用ダム枠材及び電子部品モジュールの製造方法 |
| CN101266934A (zh) * | 2007-03-12 | 2008-09-17 | 英飞凌科技股份公司 | 制造多个半导体器件的方法和设备 |
| CN101609817A (zh) * | 2008-06-19 | 2009-12-23 | 矽品精密工业股份有限公司 | 半导体封装装置、半导体封装结构及其制法 |
| CN103681646A (zh) * | 2012-09-13 | 2014-03-26 | 格罗方德半导体公司 | 堆栈式半导体装置及其制作方法 |
| CN103178023A (zh) * | 2013-02-28 | 2013-06-26 | 格科微电子（上海）有限公司 | 混合基板、半导体器件的封装方法和封装结构 |
| CN103489885A (zh) * | 2013-09-30 | 2014-01-01 | 格科微电子（上海）有限公司 | 图像传感器芯片的晶圆级封装方法 |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN110416134A (zh) * | 2019-09-02 | 2019-11-05 | 星科金朋半导体（江阴）有限公司 | 一种基板的防翘曲治具及其使用方法 |
| CN111465312A (zh) * | 2020-04-14 | 2020-07-28 | 杭州洛微科技有限公司 | 基于周期性阵列排布的光电产品封装生产方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN109661723A (zh) | 具有双面散热结构的半导体封装 | |
| CN104465595B (zh) | 基于定制引线框架的csp型mems封装件及生产方法 | |
| US8124471B2 (en) | Method of post-mold grinding a semiconductor package | |
| CN106298695B (zh) | 封装模组、封装模组堆叠结构及其制作方法 | |
| CN104332462B (zh) | 一种芯片倾斜堆叠的圆片级封装单元及其封装方法 | |
| CN105762084B (zh) | 倒装芯片的封装方法及封装装置 | |
| TW200939428A (en) | Multi-chip package structure and method of fabricating the same | |
| CN105895540A (zh) | 晶圆背面印胶的封装方法 | |
| CN110349864A (zh) | 一种芯片散热片的封装方法及芯片封装产品 | |
| CN108493163A (zh) | 一种基于片条式刚性框架的芯片封装结构及其工艺 | |
| US11735435B2 (en) | Quad flat no lead package and method of making | |
| TWI244145B (en) | Method for fabricating semiconductor package | |
| TW201140772A (en) | Chip package device and manufacturing method thereof | |
| TWI230426B (en) | Packaging method of integrated circuit | |
| CN101101881A (zh) | 散热型封装结构及其制法 | |
| CN102263077A (zh) | 一种双扁平无载体无引脚的ic芯片封装件 | |
| CN1172369C (zh) | 具散热片的半导体封装件 | |
| JP2018525815A (ja) | 不定形有機シリコン樹脂光変換体でｌｅｄを貼り合せてパッケージするプロセス方法 | |
| CN102332408A (zh) | 芯片尺寸封装件及其制法 | |
| CN100411121C (zh) | 散热型封装结构及其制法 | |
| CN106935520A (zh) | 一种内绝缘封装结构及其制造工艺 | |
| CN202196776U (zh) | 一种扁平无载体无引线引脚外露封装件 | |
| CN101064259A (zh) | 半导体封装件及其芯片承载结构与制法 | |
| CN110767616A (zh) | 一种分拣倒装芯片的封盖高导热封装结构及其封装工艺 | |
| US20220157622A1 (en) | Chip packaging method and chip package unit |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| RJ01 | Rejection of invention patent application after publication |
Application publication date: 20180904 |
|
| RJ01 | Rejection of invention patent application after publication |