CN218632028U - 半导体封装结构 - Google Patents

Abstract

本实用新型涉及芯片封装技术领域，提供了一种半导体封装结构，包括：框架，具有基岛及设置在基岛周边的多个引脚；至少一个半导体芯片，固定设置在基岛上，且上表面设有多个打线区域；多个引线，电性连接多个打线区域与多个引脚；封装胶体，包覆框架、至少一个半导体芯片和多个引线，其中，多个引线中的至少部分引线通过金属垫块电性连接对应的打线区域与引脚。本实用新型通过在引脚表面、和/或芯片表面、和/或基岛表面设置金属垫块，能够有效地增大打线的操作空间、和/或缩短单次的打线距离，从而降低了键合引线与芯片边缘之间、以及不同的键合引线之间发生接触短路的风险。

Description

半导体封装结构

技术领域

本实用新型涉及芯片封装领域，具体涉及一种半导体封装结构。

背景技术

目前打线键合是芯片互连常见的方法，例如在传统的诸如方形扁平无引脚封装(QFN，Quad Flat No-lead Package)等封装过程中，如图1和图2所示，半导体芯片11一般先通过导电胶或者不导电胶固定安置在金属引线框或有机基板的芯片乘载区(俗称基岛)12上方，再通过键合线(如为金属丝)13的键合方式，将半导体芯片11与相应的金属引线框或有机基板的引脚14进行相互键合，之后经过塑封料塑封的过程形成能保护半导体芯片的组件。

但随着封装内芯片设计越来越复杂以及合封多颗芯片越来越流行，封装时的打线过程越来越复杂，包括打线数量的增多和/或打线距离的增大，会出现很多风险打线的情况。例如芯片11表面的键合点(也称打线区域)111不处在芯片的边缘位置，与需要键合的引脚14间隔很远，打线距离过长，这样会导致键合线13在塑封过程中容易出现过量偏移并与附近的键合线或芯片边缘发生短路，如图1和图2中的虚线框位置。严重影响封装结构的可靠性和安全性。

目前对于这些风险打线的处理，都是通过有经验的工程师不断调整芯片的角度来调整，但这样的方式有时并不能够很好的解决风险打线的问题。

因此，有必要提供改进的技术方案以克服现有技术中存在的以上技术问题。

实用新型内容

为了解决上述技术问题，本实用新型提供了一种半导体封装结构，通过在引脚表面、和/或芯片表面、和/或基岛表面设置金属垫块，能够有效地增大打线的操作空间、和/或缩短单次的打线距离，从而降低了键合引线与芯片边缘之间、以及不同的键合引线之间发生接触短路的风险。

根据本实用新型第一方面，提供了一种半导体封装结构，包括：

框架，具有基岛及设置在所述基岛周边的多个引脚；

至少一个半导体芯片，固定设置在所述基岛上，所述至少一个半导体芯片的上表面设有多个打线区域；

多个引线，电性连接所述多个打线区域与所述多个引脚；

封装胶体，包覆所述框架、所述至少一个半导体芯片和所述多个引线。

可选地，所述多个引脚中至少一个引脚的表面固定设置有第一金属垫块，

其中，所述多个引线中的至少部分引线通过金属垫块电性连接对应的打线区域与引脚。

可选地，所述第一金属垫块与对应的引脚之间通过导电胶固定。

可选地，所述第一金属垫块与对应的引脚之间通过焊料焊接固定。

可选地，所述基岛的上表面蚀刻有凹槽，所述至少一个半导体芯片固定设置在所述凹槽内。

可选地，所述基岛的表面设置有至少一个第二金属垫块；和/或所述至少一个半导体芯片的表面设置有至少一个第三金属垫块。

可选地，所述至少一个第二金属垫块中的每个第二金属垫块与所述基岛之间通过绝缘胶固定。

可选地，所述至少一个第三金属垫块中的每个第三金属垫块与所述至少一个半导体芯片之间通过绝缘胶固定。

可选地，所述至少一个第二金属垫块中的每个第二金属垫块和所述至少一个第三金属垫块中的每个第三金属垫块均通过至少一个引线与半导体芯片上的对应打线区域电连接，以及通过至少另一个引线与对应的引脚电连接。

可选地，所述至少一个第三金属垫块与对应连接的打线区域分别位于不同的半导体芯片表面。

可选地，所述金属垫块的截面形状包括：矩形、方形、圆形、椭圆形以及其他任意多边形中的至少一种。

本实用新型的有益效果至少包括：

本实用新型实施例通过设置金属垫块来配合引线实现引脚和对应打线区域的电连接，有效地增大了键合打线的操作空间、和/或缩短了单次的打线距离，从而降低了键合引线与芯片边缘之间、以及不同的键合引线之间发生接触短路的风险，有利于提高封装结构的可靠性。

应当说明的是，以上的一般描述和后文的细节描述仅是示例性和解释性的，并不能限制本实用新型。

附图说明

图1示出现有的一种半导体封装结构的剖视图；

图2示出现有的另一种半导体封装结构的俯视图；

图3示出根据本实用新型第一实施例提供的半导体封装结构的剖视图；

图4示出根据本实用新型第二实施例提供的半导体封装结构的俯视图；

图5示出根据本实用新型第三实施例提供的半导体封装结构的俯视图。

具体实施方式

为了便于理解本实用新型，下面将参照相关附图对本实用新型进行更全面的描述。附图中给出了本实用新型的较佳实施例。但是，本实用新型可以通过不同的形式来实现，并不限于本文所描述的实施例。相反的，提供这些实施例的目的是使对本实用新型的公开内容的理解更加透彻全面。

本实用新型所公开的半导体封装结构可应用于例如QFN(Quad Fiat Nolead，方形扁平无引脚封装)、SOP(Small Outline Package，小尺寸封装)、ESOP(Exposed-PadSmallOutline Package，裸露焊盘的小外形封装)、DFN(dual flat No-lead，双列扁平无引脚封装)、PDFN(Power Dual Flat No-lead，双列扁平无引脚功率封装)、DIP(Dual In-linePackage，双列直插式封装)、SOT(Small Outline Transistor，小外形晶体管封装)等封装结构中。

参考图3、图4和图5，本实用新型所公开的半导体封装结构包括：框架、至少一个半导体芯片21、多个引线23和封装胶体(未示出)。

框架包括基岛22及设置在基岛22周边的多个引脚24。至少一个半导体芯片21固定设置在基岛22上，且至少一个半导体芯片21的上表面设有多个打线区域211。多个引线23电性连接多个打线区域211与多个引脚24，其中，多个引线23中的至少部分引线通过金属垫块电性连接对应的打线区域211与引脚24。封装胶体包覆框架、至少一个半导体芯片21和多个引线23。

基岛22包括相对的第一表面和第二表面，基岛22的第一表面用于承载至少一个半导体芯片21。作为示例，至少一个半导体芯片21例如可通过导电胶贴附在基岛22的第一表面上，同时基岛22的底面在后续塑封完成后会从封装结构的底面漏出，在增强了散热性能的同时，基岛22也可以作为半导体芯片的一个引脚而实现相应功能，如接地等。

每个半导体芯片21中包含有至少一个晶体管，半导体芯片21表面的多个打线区域211对应半导体芯片21中至少一个晶体管的引出电极。在优选地实施例中，半导体芯片21中还设置有重新布线层(未示出)。

多个引线23为金属引线，例如金线、铜线等。

可选地，金属垫块的截面形状包括：矩形、方形、圆形、椭圆形以及其他任意多边形中的至少一种。具体可根据实际情况进行合理设计及选择。

实施例一

本实施例中，如图3所示，金属垫块包括设置在多个引脚24中的至少一个引脚的表面的第一金属垫块241。第一金属垫块241为具有一定厚度的金属块，且第一金属垫块241的下表面固定在该引脚表面。其中，设置有第一金属垫块241的引脚24包括与半导体芯片21表面的对应打线区域211之间的键合距离大于预设阈值的引脚，也即是说，本实施例中所需设置的第一金属垫块241的数量可以是一个，也可以是多个。

可选地，第一金属垫块241与对应的引脚24之间通过导电胶固定，或通过焊料焊接固定，能够实现第一金属垫块241与对应的引脚24之间的电性互通。

以其中一个引脚为例，在进行引线键合时，至少一个引线23的一端被焊接固定在第一金属垫块241的上表面，另一端与半导体芯片21表面的对应打线区域211焊接连接。本实施例中，第一金属垫块241拔高了引脚24的高度，减小了引脚表面与芯片表面的高度差，为引线键合操作提供了更大的可操作性空间，进而在进行引线键合时，如图3中的虚线圈位置所示，能够增大引线23与芯片21边缘之间的距离，有效地降低了引线24与芯片边缘发生接触的风险。

在优选地实施例中，基岛22的上表面还蚀刻有凹槽(未示出)，此时，至少一个半导体芯片21固定设置在该凹槽内。如此，有利于进一步地减小引脚表面与芯片表面的高度差，有利于进一步地增大引线23与芯片21边缘之间的距离。

需要说明的是，第一金属垫块241的高度及大小面积需要结合实际情况进行合理设置。

实施例二

本实施例所公开的半导体封装结构可以是在前述实施例一的基础上进行的进一步设计，也可以是区别于前述实施例一而单独执行的实施例。

本实施例中，如图4所示，金属垫块包括设置在基岛22表面的至少一个第二金属垫块221。至少一个第二金属垫块221中的每个第二金属垫块221均为具有一定厚度的金属块或金属片，每个第二金属垫块221的下表面固定在基岛22未设置半导体芯片的区域表面。

可选地，每个第二金属垫块221与基岛22之间通过绝缘胶固定，以便实现第二金属垫块221与基岛22之间的电性隔离。

以其中一个第二金属垫块221为例，在进行引线键合时，在第二金属垫块221上同时固定有两部分引线23(每部分引线包括至少一个引线)，其中第一部分引线23的一端被焊接固定在第二金属垫块221的上表面，第一部分引线23的另一端与半导体芯片21表面的对应打线区域211焊接连接；其中第二部分引线23的一端同样被焊接固定在第二金属垫块221的上表面，第二部分引线23的另一端与对应的引脚24焊接连接。

本实施例中，在对芯片的打线区域与对应引脚24进行引线键合时，如图4中的虚线圈位置所示，通过在基岛22的表面中间过度第二金属垫块221，能够将长的引线变成多根短的引线，缩短了每个引线与对应的引脚或打线区域之间的键合距离，使得每个引线在键合时的可选角度更大，偏移程度更小，极大程度地降低了其与附近其他引线之间发生接触短路的风险。

可选地，一个打线区域与一个引脚之间在键合打线时可以仅设置一个第二金属垫块221来进行中间过度，也可以设置两个或两个以上的第二金属垫块221来进行中间过度，尤其是在对两个及以上的半导体芯片21进行合封，且需要跨芯片打线时，具体可根据实际情况进行合理选择。

需要说明的是，第二金属垫块221的设置位置、高度及大小面积需要结合实际情况(如考虑导通电阻)来进行合理设置，本实施例对此不作限制。

实施例三

本实施例所公开的半导体封装结构可以是在前述实施例一或实施例二的基础上进行的进一步设计，也可以是区别于前述实施例一和实施例二而单独执行的实施例。

本实施例中，如图5所示，金属垫块包括设置在至少一个半导体芯片21表面的至少一个第三金属垫块212。至少一个第三金属垫块212中的每个第三金属垫块212均为具有一定厚度的金属块或金属片，每个第三金属垫块212的下表面固定在一个半导体芯片未设置打线区域的区域表面，只要不会与芯片表面的引线发生冲突即可。

可选地，每个第三金属垫块212与对应的半导体芯片21之间通过绝缘胶固定，以便实现第三金属垫块212与半导体芯片21之间的电性隔离。

以其中一个第三金属垫块212为例，在进行引线键合时，在第三金属垫块212上同时固定有两部分引线23(每部分引线包括至少一个引线)，其中第一部分引线23的一端被焊接固定在第三金属垫块212的上表面，第一部分引线23的另一端与同一半导体芯片或另一半导体芯片表面的对应打线区域211焊接连接；其中第二部分引线23的一端同样被焊接固定在第三金属垫块212的上表面，第二部分引线23的另一端与对应的引脚24焊接连接。

本实施例中，在对芯片的打线区域与对应引脚24进行引线键合时，如图5中的虚线圈位置所示，通过在半导体芯片21的表面中间过度第三金属垫块212，能够将长的引线变成多根短的引线，缩短了每个引线与对应的引脚或打线区域之间的键合距离，使得每个引线在键合时的可选角度更大，偏移程度更小，极大程度地降低了其与附近其他引线之间发生接触短路的风险。

可选地，一个打线区域与一个引脚之间在键合打线时可以仅设置一个第三金属垫块212来进行中间过度，也可以设置两个或两个以上的第三金属垫块212来进行中间过度，还可以设置至少一个第二金属垫块221和至少一个金属垫块212来进行中间过度，尤其是在对两个及以上的半导体芯片21进行合封，且需要跨芯片打线时，具体可根据实际情况进行合理选择。

需要说明的是，第三金属垫块212的设置位置、高度及大小面积需要结合实际情况(如考虑导通电阻)来进行合理设置，本实施例对此不作限制。

需要说明的是，本实用新型实施例中金属垫块可以采用任何具有导电特性的金属材质制成，具体可根据实际情况进行选择，成本低。且金属垫块易于保存，因此可以进行预制，在需要时直接使用即可，方便快捷。

最后应说明的是：显然，上述实施例仅仅是为清楚地说明本实用新型所作的举例，而并非对实施方式的限定。对于所属领域的普通技术人员来说，在上述说明的基础上还可以做出其它不同形式的变化或变动。这里无需也无法对所有的实施方式予以穷举。而由此所引申出的显而易见的变化或变动仍处于本实用新型的保护范围之中。

Claims (10)

1.一种半导体封装结构，其特征在于，包括：

框架，具有基岛及设置在所述基岛周边的多个引脚；

至少一个半导体芯片，固定设置在所述基岛上，所述至少一个半导体芯片的上表面设有多个打线区域；

多个引线，电性连接所述多个打线区域与所述多个引脚；

封装胶体，包覆所述框架、所述至少一个半导体芯片和所述多个引线，

其中，所述多个引线中的至少部分引线通过金属垫块电性连接对应的打线区域与引脚。

2.根据权利要求1所述的半导体封装结构，其中，所述多个引脚中至少一个引脚的表面固定设置有第一金属垫块。

3.根据权利要求2所述的半导体封装结构，其中，所述第一金属垫块与对应的引脚之间通过导电胶固定，或者通过焊料焊接固定。

4.根据权利要求2所述的半导体封装结构，其中，所述基岛的上表面蚀刻有凹槽，所述至少一个半导体芯片固定设置在所述凹槽内。

5.根据权利要求1-4中任一项所述的半导体封装结构，其中，所述基岛的表面设置有至少一个第二金属垫块；和/或所述至少一个半导体芯片的表面设置有至少一个第三金属垫块。

6.根据权利要求5所述的半导体封装结构，其中，所述至少一个第二金属垫块中的每个第二金属垫块与所述基岛之间通过绝缘胶固定。

7.根据权利要求5所述的半导体封装结构，其中，所述至少一个第三金属垫块中的每个第三金属垫块与所述至少一个半导体芯片之间通过绝缘胶固定。

8.根据权利要求5所述的半导体封装结构，其中，所述至少一个第二金属垫块中的每个第二金属垫块和所述至少一个第三金属垫块中的每个第三金属垫块均通过至少一个引线与半导体芯片上的对应打线区域电连接，以及通过至少另一个引线与对应的引脚电连接。

9.根据权利要求8所述的半导体封装结构，其中，所述至少一个第三金属垫块与对应连接的打线区域分别位于不同的半导体芯片表面。

10.根据权利要求1所述的半导体封装结构，其中，所述金属垫块的截面形状包括：矩形、方形、圆形、椭圆形以及其他任意多边形中的至少一种。

Images