CN216902923U - 封装结构 - Google Patents

封装结构 Download PDF

Info

Publication number
CN216902923U
CN216902923U CN202220232527.7U CN202220232527U CN216902923U CN 216902923 U CN216902923 U CN 216902923U CN 202220232527 U CN202220232527 U CN 202220232527U CN 216902923 U CN216902923 U CN 216902923U
Authority
CN
China
Prior art keywords
package structure
extension
lmax
length
lead frame
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN202220232527.7U
Other languages
English (en)
Inventor
余正富
史凯日
吴祈毅
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
American Merchant Silicon Integrated Circuit Co ltd
Original Assignee
American Merchant Silicon Integrated Circuit Co ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by American Merchant Silicon Integrated Circuit Co ltd filed Critical American Merchant Silicon Integrated Circuit Co ltd
Priority to CN202220232527.7U priority Critical patent/CN216902923U/zh
Application granted granted Critical
Publication of CN216902923U publication Critical patent/CN216902923U/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181Encapsulation

Landscapes

  • Lead Frames For Integrated Circuits (AREA)

Abstract

一种封装结构,其包含一导线架、一半导体芯片及一塑胶封装材料。导线架包含一芯片座与多个引脚。引脚设置于芯片座的四周,且各引脚包含一本体、至少一延伸部及多个电镀面。延伸部连接本体,且本体与延伸部为一体成型。电镀面设置于本体与延伸部。半导体芯片设置于导线架的芯片座上。塑胶封装材料设置于导线架上。各引脚的本体与延伸部突出于塑胶封装材料的外缘。借此,可提升封装结构与电路板的焊接强度。

Description

封装结构
技术领域
本实用新型内容是关于一种封装结构,且特别是一种增加可焊接面积的封装结构。
背景技术
现今半导体封装产业中,四方平面无引脚封装(Quad Flat No Leads,QFN)因其引脚侧边的可焊接的面积较少,故四方平面无引脚封装通常与电路板的焊接强度较差。
为解决前述问题,目前已发展一种四方平面无引脚封装的引脚相对底面内缩的结构,借此提升引脚侧边可焊接的面积以强化与电路板的焊接强度。然而,引脚底面设置于电路板的面积变小容易造成设置于电路板上不稳定,导致产生寿命下降的问题。因此,发展一种可维持引脚的底面可焊接面积,同时可增加引脚的侧面可焊接面积,并且可使引脚稳定地设置于电路板的封装结构遂成为业界重要且急欲解决的问题。
实用新型内容
本实用新型内容提供一种封装结构,通过设置于封装结构的引脚的本体与延伸部的电镀面以维持底面的可焊接面积,并提升侧面的可焊接面积,借以提升封装结构设置于电路板的稳定性与热循环寿命。
依据本揭示内容一实施方式提供一种封装结构,其包含一导线架、一半导体芯片及一塑胶封装材料。导线架包含一芯片座与多个引脚。引脚设置于芯片座的四周,且各引脚包含一本体、至少一延伸部及多个电镀面。延伸部连接本体,且本体与延伸部为一体成型。电镀面设置于本体与延伸部。半导体芯片设置于导线架的芯片座上。塑胶封装材料设置于导线架上。各引脚的本体与延伸部突出于塑胶封装材料的外缘。
依据前段所述实施方式的封装结构,其中各引脚可更包含至少一无电镀面,且无电镀面设置于延伸部。
依据前段所述实施方式的封装结构,其中封装结构的一长度为L,封装结构的一宽度为W,各引脚的一最大突出长度为Lmax,其可满足下列条件:W≤L;0.01W≤Lmax;以及Lmax≤0.5L。
依据前段所述实施方式的封装结构,其中本体的一宽度为W1,延伸部的一宽度为W2,引脚的一厚度为T,其可满足下列条件:0.25T≤W2<W1。
依据前段所述实施方式的封装结构,其中电镀面的数量可为至少八。
依据前段所述实施方式的封装结构,其中各引脚可更包含一凸出部,凸出部连接本体,本体、延伸部及凸出部为一体成型,且电镀面设置于凸出部。
依据前段所述实施方式的封装结构,其中本体与延伸部可较凸出部远离封装结构的一下表面。
依据前段所述实施方式的封装结构,其中本体的一延伸长度为L1,延伸部的一延伸长度为L2,各引脚的最大突出长度为Lmax,封装结构的长度为L,其可满足下列条件:0<L2≤0.5L;以及0<Lmax=L1+L2。
依据前段所述实施方式的封装结构,其中封装结构的长度为L,凸出部的一延伸长度为L3,其可满足下列条件:0<L3≤0.5L。
依据前段所述实施方式的封装结构,其中本体与延伸部可较凸出部靠近封装结构的下表面。
依据前段所述实施方式的封装结构,其中各引脚可更包含一平面部,平面部连接本体,本体、延伸部及平面部为一体成型,且电镀面设置于平面部。
依据前段所述实施方式的封装结构,其中本体与延伸部可较平面部远离封装结构的下表面。
依据前段所述实施方式的封装结构,其中本体的延伸长度为L1,延伸部的延伸长度为L2,各引脚的最大突出长度为Lmax,封装结构的长度为L,其可满足下列条件:0<L2≤0.5L;以及0<Lmax=L1+L2。
依据前段所述实施方式的封装结构,其中本体与延伸部可较平面部靠近封装结构的下表面。
依据本实用新型内容一实施方式提供一种封装结构,其包含一导线架、一半导体芯片及一塑胶封装材料。导线架包含一芯片座与多个引脚。引脚设置于芯片座的四周,且各引脚包含一本体、至少一延伸部及多个电镀面。延伸部连接本体,且本体与延伸部为一体成型。电镀面设置于本体与延伸部。半导体芯片设置于导线架的芯片座上。塑胶封装材料设置于导线架上。各引脚的本体贴齐塑胶封装材料的外缘,且各引脚的延伸部突出于塑胶封装材料的外缘。
依据前段所述实施方式的封装结构,其中各引脚可更包含一平面部,平面部连接本体,本体、延伸部及平面部为一体成型,且电镀面设置于平面部。
依据前段所述实施方式的封装结构,其中封装结构的一长度为L,封装结构的一宽度为W,各引脚的一最大突出长度为Lmax,其可满足下列条件:W≤L;0.01W≤Lmax;以及Lmax≤0.5L。
附图说明
图1绘示依照本实用新型第一实施方式中封装结构的正面示意图;
图2绘示图1第一实施方式中封装结构的背面示意图;
图3绘示图1第一实施方式中封装结构的部分示意图;
图4绘示图1第一实施方式中封装结构的侧面示意图;
图5绘示图1第一实施方式中封装结构于焊锡后的正面示意图;
图6绘示图1第一实施方式中封装结构于焊锡后的背面示意图;
图7绘示图1第一实施方式中封装结构于焊锡后的部分侧面示意图;
图8绘示图1第一实施方式中封装结构于焊锡后的侧面示意图;
图9绘示图8第一实施方式中封装结构于焊锡后的部分侧面示意图;
图10绘示依照本实用新型第二实施方式中封装结构的正面示意图;
图11绘示图10第二实施方式中封装结构的背面示意图;
图12绘示图10第二实施方式中封装结构的部分示意图;
图13绘示图10第二实施方式中封装结构的侧面示意图;
图14绘示图10第二实施方式中封装结构于焊锡后的正面示意图;
图15绘示图10第二实施方式中封装结构于焊锡后的背面示意图;
图16绘示图10第二实施方式中封装结构于焊锡后的部分侧面示意图;
图17绘示图10第二实施方式中封装结构于焊锡后的侧面示意图;
图18绘示图17第二实施方式中封装结构于焊锡后的部分侧面示意图;
图19绘示依照本实用新型第三实施方式中封装结构的正面示意图;
图20绘示图19第三实施方式中封装结构的背面示意图;
图21绘示图19第三实施方式中封装结构的部分示意图;
图22绘示图19第三实施方式中封装结构的侧面示意图;
图23绘示图19第三实施方式中封装结构于焊锡后的正面示意图;
图24绘示图19第三实施方式中封装结构于焊锡后的背面示意图;
图25绘示图19第三实施方式中封装结构于焊锡后的部分侧面示意图;
图26绘示图19第三实施方式中封装结构于焊锡后的侧面示意图;
图27绘示图26第三实施方式中封装结构于焊锡后的部分侧面示意图;
图28绘示依照本实用新型第四实施方式中封装结构的正面示意图;
图29绘示图28第四实施方式中封装结构的背面示意图;
图30绘示图28第四实施方式中封装结构的部分示意图;
图31绘示图28第四实施方式中封装结构的侧面示意图;
图32绘示图28第四实施方式中封装结构于焊锡后的正面示意图;
图33绘示图28第四实施方式中封装结构于焊锡后的背面示意图;
图34绘示图28第四实施方式中封装结构于焊锡后的部分侧面示意图;
图35绘示图28第四实施方式中封装结构于焊锡后的侧面示意图;
图36绘示图35第四实施方式中封装结构于焊锡后的部分侧面示意图;
图37绘示依照本实用新型第五实施方式中封装结构的正面示意图;
图38绘示图37第五实施方式中封装结构的背面示意图;
图39绘示图37第五实施方式中封装结构的部分示意图;
图40绘示图37第五实施方式中封装结构的侧面示意图;
图41绘示图37第五实施方式中封装结构于焊锡后的正面示意图;
图42绘示图37第五实施方式中封装结构于焊锡后的背面示意图;
图43绘示图37第五实施方式中封装结构于焊锡后的部分侧面示意图;
图44绘示图37第五实施方式中封装结构于焊锡后的侧面示意图;
图45绘示图44第五实施方式中封装结构于焊锡后的部分侧面示意图;
图46绘示依照本实用新型第六实施方式中封装结构的正面示意图;
图47绘示图46第六实施方式中封装结构的背面示意图;
图48绘示图46第六实施方式中封装结构的部分示意图;
图49绘示图46第六实施方式中封装结构的侧面示意图;
图50绘示图46第六实施方式中封装结构于焊锡后的正面示意图;
图51绘示图46第六实施方式中封装结构于焊锡后的背面示意图;
图52绘示图46第六实施方式中封装结构于焊锡后的部分侧面示意图;
图53绘示图46第六实施方式中封装结构于焊锡后的侧面示意图;以及
图54绘示图53第六实施方式中封装结构于焊锡后的部分侧面示意图。
其中,附图标记说明如下:
100,200,300,400,500,600:封装结构
101,201,301,401,501,601:上表面
102,202,302,402,502,602:下表面
110,210,310,410,510,610:芯片座
120,220,320,420,520,620:引脚
121,221,321,421,521,621:本体
122,222,322,422,522,622:延伸部
123,223,323,423,523,623:电镀面
124,224,324,424,524,624:无电镀面
125,425:凸出部
130,230,330,430,530,630:塑胶封装材料
140,240,340,440,540,640:焊锡部
226,526,626:平面部
D:检视方向
L1,L2,L3:延伸长度
W1,W2,W:宽度
L:长度
Lmax:最大突出长度
T:厚度
具体实施方式
请参照图1至图4,其中图1绘示依照本实用新型第一实施方式中封装结构100的正面示意图,图2绘示图1第一实施方式中封装结构100的背面示意图,图3绘示图1第一实施方式中封装结构100的部分示意图,图4绘示图1第一实施方式中封装结构100的侧面示意图。由图1至图4可知,封装结构100具有一上表面101与一下表面102,且包含一导线架(图未标示)、一半导体芯片(图未绘示)及一塑胶封装材料130,其中导线架用以承载半导体芯片,塑胶封装材料130设置于导线架上并覆盖半导体芯片形成封装结构100。
导线架包含一芯片座110与多个引脚120,其中半导体芯片设置于导线架的芯片座110上,引脚120设置于芯片座110的四周,且各引脚120包含一本体121、至少一延伸部122、多个电镀面123、至少一无电镀面124及一凸出部125。
延伸部122连接本体121,凸出部125连接本体121,且本体121、延伸部122及凸出部125为一体成型,其中电镀面123设置于本体121、延伸部122及凸出部125,无电镀面124设置于延伸部122,其中各引脚120的本体121、延伸部122及凸出部125突出于塑胶封装材料130的外缘,且本体121与延伸部122较凸出部125远离封装结构100的下表面102。通过突出于塑胶封装材料130的外缘的引脚120可提升封装结构100的侧面可焊接面积。再者,相较于现有技术中引脚未突出于塑胶封装材料的外缘的封装结构而言,封装结构100可提升20%以上的板级(board level)的热循环寿命。
第一实施方式中,各引脚120的延伸部122的数量为二,各引脚120的电镀面123的数量为九,各引脚120的无电镀面124的数量为二,且各引脚120为一梯状引脚。再者,电镀面123的材质可为锡合金或镍金合金,其中镍金合金可为镍钯金(NiPdAu)、镍钯银金(NiPdAgAu)或镍金(NiAu),导线架的材质可为铁镍合金或铜合金,且塑胶封装材料130的材质可为环氧树脂,但并不以上述的材质为限。
进一步来说,可通过蚀刻步骤、模压步骤、激光步骤、电镀步骤及切割步骤得到第一实施方式的封装结构100,但并不以此为限。详细来说,蚀刻步骤为于导线架的下表面进行蚀刻,模压步骤为将塑胶封装材料130设置于导线架上并覆盖半导体芯片,激光步骤则是分别于导线架的上表面与下表面以激光光束去除一部分塑胶封装材料130,电镀步骤为设置电镀面123于激光步骤后无覆盖塑胶封装材料130的导线架表面,接着再以切割步骤形成封装结构100,其中激光步骤可为二道以上,其取决于激光光束的能量与参数,但并不以上述的制程步骤为限。
由图2可知,封装结构100的一长度为L,封装结构100的一宽度为W,各引脚120的一最大突出长度为Lmax,其满足下列条件:W≤L;0.01W≤Lmax;以及Lmax≤0.5L。具体而言,塑胶封装材料130可为正方形或长方形,且最大突出长度取决于电路板的配置,并不以上述的条件为限。再者,各引脚120的最大突出长度可为相同。借此,封装结构100四周的引脚120的可焊接面积可具有一致性,使后续封装结构100焊接于电路板(图未绘示)时不易产生焊接程度的差异,且可稳固地设置于电路板。
由图2至图4可知,本体121的一延伸长度为L1,延伸部122的一延伸长度为L2,凸出部125的一延伸长度为L3,本体121的一宽度为W1,延伸部122的一宽度为W2,引脚120的一厚度为T,封装结构100的长度为L,各引脚120的最大突出长度为Lmax,其满足下列条件:0<L2≤0.5L;0<L3≤0.5L;0.25T≤W2<W1;以及0<Lmax=L1+L2。借此,可维持引脚120的结构稳定性,不易产生侧边爬锡不良的情况,且可提升可靠性。
请参照图5至图9,其中图5绘示图1第一实施方式中封装结构100于焊锡后的正面示意图,图6绘示图1第一实施方式中封装结构100于焊锡后的背面示意图,图7绘示图1第一实施方式中封装结构100于焊锡后的部分侧面示意图,图8绘示图1第一实施方式中封装结构100于焊锡后的侧面示意图,图9绘示图8第一实施方式中封装结构100于焊锡后的部分侧面示意图。由图5至图9可知,焊锡部140仅可设置于电镀面123,其中焊锡部140接触设置电镀面123的本体121、延伸部122及凸出部125。借此,除了维持封装结构100于底面的可焊锡面积外,并可增加封装结构100于侧面的可焊锡面积,借以提升封装结构100与电路板的焊接强度。
由图7可知,于封装结构100进行焊锡作业后,检测人员可通过自动光学检查(AOI,Automated optical inspection)以检视方向D检测焊锡状况。具体而言,检视方向D为由封装结构100的上表面101往下表面102的方向,且检测人员可直接以俯视的角度进行检测。通过以俯视的角度进行自动光学检查,可提升检测的效率。
必须说明的是,图5至图9中的焊锡部140的设置位置仅作为示意,主要用以表达焊锡部140仅设置于电镀面123,并不会设置于无电镀面124,但不以图5至图9中焊锡部140的设置位置为限。
请参照图10至图13,其中图10绘示依照本实用新型第二实施方式中封装结构200的正面示意图,图11绘示图10第二实施方式中封装结构200的背面示意图,图12绘示图10第二实施方式中封装结构200的部分示意图,图13绘示图10第二实施方式中封装结构200的侧面示意图。由图10至图13可知,封装结构200具有一上表面201与一下表面202,且包含一导线架(图未标示)、一半导体芯片(图未绘示)及一塑胶封装材料230,其中导线架用以承载半导体芯片,塑胶封装材料230设置于导线架上并覆盖半导体芯片形成封装结构200。
导线架包含一芯片座210与多个引脚220,其中半导体芯片设置于导线架的芯片座210上,引脚220设置于芯片座210的四周,且各引脚220包含一本体221、至少一延伸部222、多个电镀面223、至少一无电镀面224及一平面部226。
延伸部222连接本体221,平面部226连接本体221,且本体221、延伸部222及平面部226为一体成型,其中电镀面223设置于本体221、延伸部222及平面部226,无电镀面224设置于延伸部222,其中各引脚220的本体221与延伸部222突出于塑胶封装材料230的外缘,且本体221与延伸部222较平面部226远离封装结构200的下表面202。通过突出于塑胶封装材料230的外缘的引脚220可提升封装结构200的侧面可焊接面积。再者,相较于现有技术中引脚未突出于塑胶封装材料的外缘的封装结构而言,封装结构200可提升20%以上的板级的热循环寿命。
第二实施方式中,各引脚220的延伸部222的数量为一,各引脚220的电镀面223的数量为十,各引脚220的无电镀面224的数量为一,且各引脚220为一梯状引脚。
进一步来说,可通过蚀刻步骤、模压步骤、激光步骤、电镀步骤及切割步骤得到第二实施方式的封装结构200,但并不以此为限。详细来说,蚀刻步骤为于导线架的下表面进行蚀刻,模压步骤为将塑胶封装材料230设置于导线架上并覆盖半导体芯片,激光步骤则是分别于导线架的上表面与下表面以激光光束去除一部分塑胶封装材料230,电镀步骤为设置电镀面223于激光步骤后无覆盖塑胶封装材料230的导线架表面,接着再以切割步骤形成封装结构200,其中激光步骤可为二道以上,其取决于激光光束的能量与参数,但并不以上述的制程步骤为限。
由图11可知,封装结构200的一长度为L,封装结构200的一宽度为W,各引脚220的一最大突出长度为Lmax,其满足下列条件:W≤L;0.01W≤Lmax;以及Lmax≤0.5L。具体而言,塑胶封装材料230可为正方形或长方形,且最大突出长度取决于电路板的配置,并不以上述的条件为限。再者,各引脚220的最大突出长度可为相同。借此,封装结构200四周的引脚220的可焊接面积可具有一致性,使后续封装结构200焊接于电路板(图未绘示)时不易产生焊接程度的差异,且可稳固地设置于电路板。
由图11至图13可知,本体221的一延伸长度为L1,延伸部222的一延伸长度为L2,本体221的一宽度为W1,延伸部222的一宽度为W2,引脚220的一厚度为T,封装结构200的长度为L,各引脚220的最大突出长度为Lmax,其满足下列条件:0<L2≤0.5L;0.25T≤W2<W1;以及0<Lmax=L1+L2。借此,可维持引脚220的结构稳定性,且不易产生侧边爬锡不良的情况。
再者,引脚220中靠近封装结构200的下表面202的部分未超出塑胶封装材料230的边缘。因此,通过第二实施方式的封装结构200并不需要更换封装外型图(Package OutlineDrawing,POD)的样式,减少重新绘制封装外型图的程序。
请参照图14至图18,其中图14绘示图10第二实施方式中封装结构200于焊锡后的正面示意图,图15绘示图10第二实施方式中封装结构200于焊锡后的背面示意图,图16绘示图10第二实施方式中封装结构200于焊锡后的部分侧面示意图,图17绘示图10第二实施方式中封装结构200于焊锡后的侧面示意图,图18绘示图17第二实施方式中封装结构200于焊锡后的部分侧面示意图。由图14至图18可知,焊锡部240仅可设置于电镀面223,其中焊锡部240接触设置电镀面223的本体221、延伸部222及平面部226。借此,除了维持封装结构200于底面的可焊锡面积外,并可增加封装结构200于侧面的可焊锡面积,借以提升封装结构200与电路板的焊接强度。
由图16可知,于封装结构200进行焊锡作业后,检测人员可通过自动光学检查以检视方向D检测焊锡状况。具体而言,检视方向D为由封装结构200的上表面201往下表面202的方向,且检测人员可直接以俯视的角度进行检测。通过以俯视的角度进行自动光学检查,可提升检测的效率。
另外,第二实施方式与第一实施方式其余的元件的结构及配置关系皆相同,在此将不另赘述。
请参照图19至图22,其中图19绘示依照本实用新型第三实施方式中封装结构300的正面示意图,图20绘示图19第三实施方式中封装结构300的背面示意图,图21绘示图19第三实施方式中封装结构300的部分示意图,图22绘示图19第三实施方式中封装结构300的侧面示意图。由图19至图22可知,封装结构300具有一上表面301与一下表面302,且包含一导线架(图未标示)、一半导体芯片(图未绘示)及一塑胶封装材料330,其中导线架用以承载半导体芯片,塑胶封装材料330设置于导线架上并覆盖半导体芯片形成封装结构300。
导线架包含一芯片座310与多个引脚320,其中半导体芯片设置于导线架的芯片座310上,引脚320设置于芯片座310的四周,且各引脚320包含一本体321、至少一延伸部322、多个电镀面323及至少一无电镀面324。
延伸部322连接本体321,且本体321与延伸部322为一体成型,其中电镀面323设置于本体321与延伸部322,无电镀面324设置于延伸部322,其中各引脚320的本体321与延伸部322突出于塑胶封装材料330的外缘。通过突出于塑胶封装材料330的外缘的引脚320可提升封装结构300的侧面可焊接面积。再者,相较于现有技术中引脚未突出于塑胶封装材料的外缘的封装结构而言,封装结构300可提升20%以上的板级的热循环寿命。
第三实施方式中,各引脚320的延伸部322的数量为一,各引脚320的电镀面323的数量为八,各引脚320的无电镀面324的数量为一,且各引脚320为一突出引脚。
进一步来说,可通过蚀刻步骤、模压步骤、激光步骤、电镀步骤及切割步骤得到第三实施方式的封装结构300,但并不以此为限。详细来说,蚀刻步骤为于导线架的下表面进行蚀刻,模压步骤为将塑胶封装材料330设置于导线架上并覆盖半导体芯片,激光步骤则是于导线架的上表面以激光光束去除一部分塑胶封装材料330,电镀步骤为设置电镀面323于激光步骤后无覆盖塑胶封装材料330的导线架表面,接着再以切割步骤形成封装结构300,其中激光步骤可为二道以上,其取决于激光光束的能量与参数,但并不以上述的制程步骤为限。
由图20可知,封装结构300的一长度为L,封装结构300的一宽度为W,各引脚320的一最大突出长度为Lmax,其满足下列条件:W≤L;0.01W≤Lmax;以及Lmax≤0.5L。具体而言,塑胶封装材料330可为正方形或长方形,且最大突出长度取决于电路板的配置,并不以上述的条件为限。再者,各引脚320的最大突出长度可为相同。借此,封装结构300四周的引脚320的可焊接面积可具有一致性,使后续封装结构300焊接于电路板(图未绘示)时不易产生焊接程度的差异,且可稳固地设置于电路板。
由图21与图22可知,本体321的一宽度为W1,延伸部322的一宽度为W2,引脚320的一厚度为T,其满足下列条件:0.25T≤W2<W1。借此,可维持引脚320的结构稳定性,且不易产生侧边爬锡不良的情况。
请参照图23至图27,其中图23绘示图19第三实施方式中封装结构300于焊锡后的正面示意图,图24绘示图19第三实施方式中封装结构300于焊锡后的背面示意图,图25绘示图19第三实施方式中封装结构300于焊锡后的部分侧面示意图,图26绘示图19第三实施方式中封装结构300于焊锡后的侧面示意图,图27绘示图26第三实施方式中封装结构300于焊锡后的部分侧面示意图。由图23至图27可知,焊锡部340仅可设置于电镀面323,其中焊锡部340接触设置电镀面323的本体321与延伸部322。借此,除了维持封装结构300于底面的可焊锡面积外,并可增加封装结构300于侧面的可焊锡面积,借以提升封装结构300与电路板的焊接强度。
由图25可知,于封装结构300进行焊锡作业后,检测人员可通过自动光学检查以检视方向D检测焊锡状况。具体而言,检视方向D为由封装结构300的上表面301往下表面302的方向,且检测人员可直接以俯视的角度进行检测。通过以俯视的角度进行自动光学检查,可提升检测的效率。
另外,第三实施方式与第一实施方式其余的元件的结构及配置关系皆相同,在此将不另赘述。
请参照图28至图31,其中图28绘示依照本实用新型第四实施方式中封装结构400的正面示意图,图29绘示图28第四实施方式中封装结构400的背面示意图,图30绘示图28第四实施方式中封装结构400的部分示意图,图31绘示图28第四实施方式中封装结构400的侧面示意图。由图28至图31可知,封装结构400具有一上表面401与一下表面402,且包含一导线架(图未标示)、一半导体芯片(图未绘示)及一塑胶封装材料430,其中导线架用以承载半导体芯片,塑胶封装材料430设置于导线架上并覆盖半导体芯片形成封装结构400。
导线架包含一芯片座410与多个引脚420,其中半导体芯片设置于导线架的芯片座410上,引脚420设置于芯片座410的四周,且各引脚420包含一本体421、至少一延伸部422、多个电镀面423、至少一无电镀面424及一凸出部425。
延伸部422连接本体421,凸出部425连接本体421,且本体421、延伸部422及凸出部425为一体成型,其中电镀面423设置于本体421、延伸部422及凸出部425,无电镀面424设置于延伸部422,其中各引脚420的本体421、延伸部422及凸出部425突出于塑胶封装材料430的外缘,且本体421与延伸部422较凸出部425靠近封装结构400的下表面402。通过突出于塑胶封装材料430的外缘的引脚420可提升封装结构400的侧面可焊接面积。再者,相较于现有技术中引脚未突出于塑胶封装材料的外缘的封装结构而言,封装结构400可提升20%以上的板的热循环寿命。
第四实施方式中,各引脚420的延伸部422的数量为二,各引脚420的电镀面423的数量为九,各引脚420的无电镀面424的数量为二,且各引脚420为一梯状引脚。
进一步来说,可通过蚀刻步骤、模压步骤、激光步骤、电镀步骤及切割步骤得到第四实施方式的封装结构400,但并不以此为限。详细来说,蚀刻步骤为于导线架的上表面进行蚀刻,模压步骤为将塑胶封装材料430设置于导线架上并覆盖半导体芯片,激光步骤则是于导线架的上表面以激光光束去除一部分塑胶封装材料430,电镀步骤为设置电镀面423于激光步骤后无覆盖塑胶封装材料430的导线架表面,接着再以切割步骤形成封装结构400,其中激光步骤可为二道以上,其取决于激光光束的能量与参数,但并不以上述的制程步骤为限。
由图29可知,封装结构400的一长度为L,封装结构400的一宽度为W,各引脚420的一最大突出长度为Lmax,其满足下列条件:W≤L;0.01W≤Lmax;以及Lmax≤0.5L。具体而言,塑胶封装材料430可为正方形或长方形,且最大突出长度取决于电路板的配置,并不以上述的条件为限。再者,各引脚420的最大突出长度可为相同。借此,封装结构400四周的引脚420的可焊接面积可具有一致性,使后续封装结构400焊接于电路板(图未绘示)时不易产生焊接程度的差异,且可稳固地设置于电路板。
由图29至图31可知,封装结构400的长度为L,凸出部425的一延伸长度为L3,本体421的一宽度为W1,延伸部422的一宽度为W2,引脚420的一厚度为T,其满足下列条件:0<L3≤0.5L;以及0.25T≤W2<W1。借此,可维持引脚420的结构稳定性,不易产生侧边爬锡不良的情况,且可提升可靠性。
请参照图32至图36,其中图32绘示图28第四实施方式中封装结构400于焊锡后的正面示意图,图33绘示图28第四实施方式中封装结构400于焊锡后的背面示意图,图34绘示图28第四实施方式中封装结构400于焊锡后的部分侧面示意图,图35绘示图28第四实施方式中封装结构400于焊锡后的侧面示意图,图36绘示图35第四实施方式中封装结构400于焊锡后的部分侧面示意图。由图32至图36可知,焊锡部440仅可设置于电镀面423,其中焊锡部440接触设置电镀面423的本体421、延伸部422及凸出部425。借此,除了维持封装结构400于底面的可焊锡面积外,并可增加封装结构400于侧面的可焊锡面积,借以提升封装结构400与电路板的焊接强度。
由图34可知,于封装结构400进行焊锡作业后,检测人员可通过自动光学检查以检视方向D检测焊锡状况。具体而言,检视方向D为由封装结构400的上表面401往下表面402的方向,且检测人员可直接以俯视的角度进行检测。通过以俯视的角度进行自动光学检查,可提升检测的效率。
另外,第四实施方式与第一实施方式其余的元件的结构及配置关系皆相同,在此将不另赘述。
请参照图37至图40,其中图37绘示依照本实用新型第五实施方式中封装结构500的正面示意图,图38绘示图37第五实施方式中封装结构500的背面示意图,图39绘示图37第五实施方式中封装结构500的部分示意图,图40绘示图37第五实施方式中封装结构500的侧面示意图。由图37至图40可知,封装结构500具有一上表面501与一下表面502,且包含一导线架(图未标示)、一半导体芯片(图未绘示)及一塑胶封装材料530,其中导线架用以承载半导体芯片,塑胶封装材料530设置于导线架上并覆盖半导体芯片形成封装结构500。
导线架包含一芯片座510与多个引脚520,其中半导体芯片设置于导线架的芯片座510上,引脚520设置于芯片座510的四周,且各引脚520包含一本体521、至少一延伸部522、多个电镀面523、至少一无电镀面524及一平面部526。
延伸部522连接本体521,平面部526连接本体521,且本体521、延伸部522及平面部526为一体成型,其中电镀面523设置于本体521、延伸部522及平面部526,无电镀面524设置于延伸部522,其中各引脚520的本体521与延伸部522突出于塑胶封装材料530的外缘,且本体521与延伸部522较平面部526靠近封装结构500的下表面502。通过突出于塑胶封装材料530的外缘的引脚520可提升封装结构500的侧面可焊接面积。再者,相较于现有技术中引脚未突出于塑胶封装材料的外缘的封装结构而言,封装结构500可提升20%以上的板级的热循环寿命。
第五实施方式中,各引脚520的延伸部522的数量为一,各引脚520的电镀面523的数量为九,各引脚520的无电镀面524的数量为一,且各引脚520为一梯状引脚。
进一步来说,可通过蚀刻步骤、模压步骤、激光步骤、电镀步骤及切割步骤得到第五实施方式的封装结构500,但并不以此为限。详细来说,蚀刻步骤为于导线架的上表面进行蚀刻,模压步骤为将塑胶封装材料530设置于导线架上并覆盖半导体芯片,激光步骤则是于导线架的上表面以激光光束去除一部分塑胶封装材料530,电镀步骤为设置电镀面523于激光步骤后无覆盖塑胶封装材料530的导线架表面,接着再以切割步骤形成封装结构500,其中激光步骤可为二道以上,其取决于激光光束的能量与参数,但并不以上述的制程步骤为限。
由图38可知,封装结构500的一长度为L,封装结构500的一宽度为W,各引脚520的一最大突出长度为Lmax,其满足下列条件:W≤L;0.01W≤Lmax;以及Lmax≤0.5L。具体而言,塑胶封装材料530可为正方形或长方形,且最大突出长度取决于电路板的配置,并不以上述的条件为限。再者,各引脚520的最大突出长度可为相同。借此,封装结构500四周的引脚520的可焊接面积可具有一致性,使后续封装结构500焊接于电路板(图未绘示)时不易产生焊接程度的差异,且可稳固地设置于电路板。
由图39与图40可知,本体521的一宽度为W1,延伸部522的一宽度为W2,引脚520的一厚度为T,其满足下列条件:0.25T≤W2<W1。借此,可维持引脚520的结构稳定性,且不易产生侧边爬锡不良的情况。
请参照图41至图45,其中图41绘示图37第五实施方式中封装结构500于焊锡后的正面示意图,图42绘示图37第五实施方式中封装结构500于焊锡后的背面示意图,图43绘示图37第五实施方式中封装结构500于焊锡后的部分侧面示意图,图44绘示图37第五实施方式中封装结构500于焊锡后的侧面示意图,图45绘示图44第五实施方式中封装结构500于焊锡后的部分侧面示意图。由图41至图45可知,焊锡部540仅可设置于电镀面523,其中焊锡部540接触设置电镀面523的本体521、延伸部522及平面部526。借此,除了维持封装结构500于底面的可焊锡面积外,并可增加封装结构500于侧面的可焊锡面积,借以提升封装结构500与电路板的焊接强度。
由图43可知,于封装结构500进行焊锡作业后,检测人员可通过自动光学检查以检视方向D检测焊锡状况。具体而言,检视方向D为由封装结构500的上表面501往下表面502的方向,且检测人员可直接以俯视的角度进行检测。通过以俯视的角度进行自动光学检查,可提升检测的效率。
另外,第五实施方式与第一实施方式其余的元件的结构及配置关系皆相同,在此将不另赘述。
请参照图46至图49,其中图46绘示依照本实用新型第六实施方式中封装结构600的正面示意图,图47绘示图46第六实施方式中封装结构600的背面示意图,图48绘示图46第六实施方式中封装结构600的部分示意图,图49绘示图46第六实施方式中封装结构600的侧面示意图。由图46至图49可知,封装结构600具有一上表面601与一下表面602,且包含一导线架(图未标示)、一半导体芯片(图未绘示)及一塑胶封装材料630,其中导线架用以承载半导体芯片,塑胶封装材料630设置于导线架上并覆盖半导体芯片形成封装结构600。
导线架包含一芯片座610与多个引脚620,其中半导体芯片设置于导线架的芯片座610上,引脚620设置于芯片座610的四周,且各引脚620包含一本体621、至少一延伸部622、多个电镀面623、至少一无电镀面624及一平面部626。
延伸部622连接本体621,平面部626连接本体621,且本体621、延伸部622及平面部626为一体成型,其中电镀面623设置于本体621、延伸部622及平面部626,无电镀面624设置于延伸部622,其中各引脚620的本体621贴齐塑胶封装材料630的外缘,各引脚620的延伸部622突出于塑胶封装材料630的外缘,且本体621与延伸部622较平面部626远离封装结构600的下表面602。通过突出于塑胶封装材料630的外缘的引脚620可提升封装结构600的侧面可焊接面积。再者,相较于现有技术中引脚未突出于塑胶封装材料的外缘的封装结构而言,封装结构600可提升20%以上的板级的热循环寿命。必须说明的是,本体621贴齐塑胶封装材料630的外缘表示本体621未突出于塑胶封装材料630的外缘。
第六实施方式中,各引脚620的延伸部622的数量为二,各引脚620的电镀面623的数量为十,各引脚620的无电镀面624的数量为二,且各引脚620为一突出引脚。
进一步来说,可通过蚀刻步骤、模压步骤、激光步骤、电镀步骤及切割步骤得到第六实施方式的封装结构600,但并不以此为限。详细来说,蚀刻步骤为于导线架的下表面进行蚀刻,模压步骤为将塑胶封装材料630设置于导线架上并覆盖半导体芯片,激光步骤则是分别于导线架的上表面与下表面以激光光束去除一部分塑胶封装材料630,电镀步骤为设置电镀面623于激光步骤后无覆盖塑胶封装材料630的导线架表面,接着再以切割步骤形成封装结构600,其中激光步骤可为二道以上,其取决于激光光束的能量与参数,但并不以上述的制程步骤为限。
由图47可知,封装结构600的一长度为L,封装结构600的一宽度为W,各引脚620的一最大突出长度为Lmax,其满足下列条件:W≤L;0.01W≤Lmax;以及Lmax≤0.5L。具体而言,塑胶封装材料630可为正方形或长方形,且最大突出长度取决于电路板的配置,并不以上述的条件为限。再者,各引脚620的最大突出长度可为相同。借此,封装结构600四周的引脚620的可焊接面积可具有一致性,使后续封装结构600焊接于电路板(图未绘示)时不易产生焊接程度的差异,且可稳固地设置于电路板。
再者,引脚620中靠近封装结构600的下表面602的部分未超出塑胶封装材料630的边缘。因此,通过第六实施方式的封装结构600并不需要更换封装外型图的样式,减少重新绘制封装外型图的程序。
请参照图50至图54,其中图50绘示图46第六实施方式中封装结构600于焊锡后的正面示意图,图51绘示图46第六实施方式中封装结构600于焊锡后的背面示意图,图52绘示图46第六实施方式中封装结构600于焊锡后的部分侧面示意图,图53绘示图46第六实施方式中封装结构600于焊锡后的侧面示意图,图54绘示图53第六实施方式中封装结构600于焊锡后的部分侧面示意图。由图50至图54可知,焊锡部640仅可设置于电镀面623,其中焊锡部640接触设置电镀面623的本体621、延伸部622及平面部626。借此,除了维持封装结构600于底面的可焊锡面积外,并可增加封装结构600于侧面的可焊锡面积,借以提升封装结构600与电路板的焊接强度。
由图52可知,于封装结构600进行焊锡作业后,检测人员可通过自动光学检查以检视方向D检测焊锡状况。具体而言,检视方向D为由封装结构600的上表面601往下表面602的方向,且检测人员可直接以俯视的角度进行检测。通过以俯视的角度进行自动光学检查,可提升检测的效率。
另外,第六实施方式与第一实施方式其余的元件的结构及配置关系皆相同,在此将不另赘述。
综上所述,本实用新型的封装结构可维持底面的焊接面积外,并可同时提升封装结构的侧面可焊接面积,进而提升封装结构与电路板的焊接强度。并且,焊接后封装结构可稳定地设置于电路板上,借以增加板级的热循环寿命。再者,于焊锡作业后的检测作业中可提升检测的效率。
虽然本实用新型已以实施方式公开如上,然其并非用以限定本实用新型,任何所属技术领域中具有通常知识者,在不脱离本实用新型的精神和范围内,当可作些许的更动与润饰,故本实用新型的保护范围当视后附的权利要求书所界定者为准。

Claims (17)

1.一种封装结构,其特征在于,包含:
一导线架,包含:
一芯片座;及
多个引脚,设置于该芯片座的四周,且各该引脚包含:
一本体;
至少一延伸部,连接该本体,且该本体与该至少一延伸部为一体成型;及
多个电镀面,设置于该本体与该至少一延伸部;
一半导体芯片,设置于该导线架的该芯片座上;以及
一塑胶封装材料,设置于该导线架上;
其中,各该引脚的该本体与该至少一延伸部突出于该塑胶封装材料的外缘。
2.如权利要求1所述的封装结构,其特征在于,各该引脚更包含至少一无电镀面,该至少一无电镀面设置于该至少一延伸部。
3.如权利要求1所述的封装结构,其特征在于,该封装结构的一长度为L,该封装结构的一宽度为W,各该引脚的一最大突出长度为Lmax,其满足下列条件:
W≤L;
0.01W≤Lmax;以及
Lmax≤0.5L。
4.如权利要求1所述的封装结构,其特征在于,该本体的一宽度为W1,该至少一延伸部的一宽度为W2,该引脚的一厚度为T,其满足下列条件:
0.25T≤W2<W1。
5.如权利要求1所述的封装结构,其特征在于,所述电镀面的数量为至少八。
6.如权利要求1所述的封装结构,其特征在于,各该引脚更包含一凸出部,该凸出部连接该本体,该本体、该至少一延伸部及该凸出部为一体成型,且所述电镀面设置于该凸出部。
7.如权利要求6所述的封装结构,其特征在于,该本体与该至少一延伸部较该凸出部远离该封装结构的一下表面。
8.如权利要求7所述的封装结构,其特征在于,该本体的一延伸长度为L1,该至少一延伸部的一延伸长度为L2,各该引脚的一最大突出长度为Lmax,该封装结构的一长度为L,其满足下列条件:
0<L2≤0.5L;以及
0<Lmax=L1+L2。
9.如权利要求6所述的封装结构,其特征在于,该封装结构的一长度为L,该凸出部的一延伸长度为L3,其满足下列条件:
0<L3≤0.5L。
10.如权利要求6所述的封装结构,其特征在于,该本体与该至少一延伸部较该凸出部靠近该封装结构的一下表面。
11.如权利要求1所述的封装结构,其特征在于,各该引脚更包含一平面部,该平面部连接该本体,该本体、该至少一延伸部及该平面部为一体成型,且所述电镀面设置于该平面部。
12.如权利要求11所述的封装结构,其特征在于,该本体与该至少一延伸部较该平面部远离该封装结构的一下表面。
13.如权利要求12所述的封装结构,其特征在于,该本体的一延伸长度为L1,该至少一延伸部的一延伸长度为L2,各该引脚的一最大突出长度为Lmax,该封装结构的一长度为L,其满足下列条件:
0<L2≤0.5L;以及
0<Lmax=L1+L2。
14.如权利要求11所述的封装结构,其特征在于,该本体与该至少一延伸部较该平面部靠近该封装结构的一下表面。
15.一种封装结构,其特征在于,包含:
一导线架,包含:
一芯片座;及
多个引脚,设置于该芯片座的四周,且各该引脚包含:
一本体;
至少一延伸部,连接该本体,且该本体与该至少一延伸部为一体成型;及
多个电镀面,设置于该本体与该至少一延伸部;
一半导体芯片,设置于该导线架的该芯片座上;以及
一塑胶封装材料,设置于该导线架上;
其中,各该引脚的该本体贴齐该塑胶封装材料的外缘,且各该引脚的该至少一延伸部突出于该塑胶封装材料的外缘。
16.如权利要求15所述的封装结构,其特征在于,各该引脚更包含一平面部,该平面部连接该本体,该本体、该至少一延伸部及该平面部为一体成型,且所述电镀面设置于该平面部。
17.如权利要求15所述的封装结构,其特征在于,该封装结构的一长度为L,该封装结构的一宽度为W,各该引脚的一最大突出长度为Lmax,其满足下列条件:
W≤L;
0.01W≤Lmax;以及
Lmax≤0.5L。
CN202220232527.7U 2022-01-27 2022-01-27 封装结构 Active CN216902923U (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202220232527.7U CN216902923U (zh) 2022-01-27 2022-01-27 封装结构

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202220232527.7U CN216902923U (zh) 2022-01-27 2022-01-27 封装结构

Publications (1)

Publication Number Publication Date
CN216902923U true CN216902923U (zh) 2022-07-05

Family

ID=82182210

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202220232527.7U Active CN216902923U (zh) 2022-01-27 2022-01-27 封装结构

Country Status (1)

Country Link
CN (1) CN216902923U (zh)

Similar Documents

Publication Publication Date Title
US11342252B2 (en) Leadframe leads having fully plated end faces
US8102035B2 (en) Method of manufacturing a semiconductor device
JP2014007363A (ja) 半導体装置の製造方法および半導体装置
CN108206170B (zh) 具有引脚侧壁爬锡功能的半导体封装结构及其制造工艺
CN111863764A (zh) 一种预电镀引线框架及其制备方法
JP2013239740A (ja) 半導体装置
CN108198790B (zh) 具有引脚侧壁爬锡功能的堆叠封装结构及其制造工艺
US11495524B2 (en) QFN device having a mechanism that enables an inspectable solder joint when attached to a PWB and method of making same
CN216902923U (zh) 封装结构
JP2006147622A (ja) リードフレームの製造方法、リードフレーム
JP2008071927A (ja) 半導体装置の製造方法および半導体装置
US20120326305A1 (en) Semiconductor package and fabrication method thereof
US7619307B1 (en) Leadframe-based semiconductor package having arched bend in a supporting bar and leadframe for the package
CN108198804B (zh) 具有引脚侧壁爬锡功能的堆叠封装结构及其制造工艺
TWI825546B (zh) 封裝結構
CN116564918A (zh) 封装结构
US11004742B2 (en) Methods and apparatus for an improved integrated circuit package
KR101464605B1 (ko) 솔더 접합 능력을 향상하는 큐. 에프. 엔 반도체 패키지 및 그의 제조방법
CN110164831A (zh) 利于焊接的大电流半导体功率器件及其制造方法
TWI736409B (zh) 封裝結構
TWM627739U (zh) 封裝結構
CN221885104U (zh) 一种无引脚半导体引线框架
EP4040470A1 (en) A semiconductor device and a method of manufacturing a semiconductor device
CN221812093U (zh) 一种无引脚半导体封装器件
JP2017108191A (ja) 半導体装置

Legal Events

Date Code Title Description
GR01 Patent grant
GR01 Patent grant