CN112885804A - 贴片式光伏旁路模块及其封装工艺 - Google Patents

贴片式光伏旁路模块及其封装工艺 Download PDF

Info

Publication number
CN112885804A
CN112885804A CN202110250762.7A CN202110250762A CN112885804A CN 112885804 A CN112885804 A CN 112885804A CN 202110250762 A CN202110250762 A CN 202110250762A CN 112885804 A CN112885804 A CN 112885804A
Authority
CN
China
Prior art keywords
frame
chip
mosfet chip
bypass module
photovoltaic bypass
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN202110250762.7A
Other languages
English (en)
Other versions
CN112885804B (zh
Inventor
夏大权
马红强
徐向涛
周玉凤
王兴龙
李述洲
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Chongqing Pingwei Enterprise Co Ltd
Original Assignee
Chongqing Pingwei Enterprise Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Chongqing Pingwei Enterprise Co Ltd filed Critical Chongqing Pingwei Enterprise Co Ltd
Priority to CN202110250762.7A priority Critical patent/CN112885804B/zh
Publication of CN112885804A publication Critical patent/CN112885804A/zh
Application granted granted Critical
Publication of CN112885804B publication Critical patent/CN112885804B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49517—Additional leads
    • H01L23/49524—Additional leads the additional leads being a tape carrier or flat leads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/367—Cooling facilitated by shape of device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49568—Lead-frames or other flat leads specifically adapted to facilitate heat dissipation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49575—Assemblies of semiconductor devices on lead frames
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/84—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a strap connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/16—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different main groups of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. forming hybrid circuits
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02S—GENERATION OF ELECTRIC POWER BY CONVERSION OF INFRARED RADIATION, VISIBLE LIGHT OR ULTRAVIOLET LIGHT, e.g. USING PHOTOVOLTAIC [PV] MODULES
    • H02S40/00—Components or accessories in combination with PV modules, not provided for in groups H02S10/00 - H02S30/00
    • H02S40/30—Electrical components
    • H02S40/34—Electrical components comprising specially adapted electrical connection means to be structurally associated with the PV module, e.g. junction boxes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • H01L2224/39—Structure, shape, material or disposition of the strap connectors after the connecting process
    • H01L2224/40—Structure, shape, material or disposition of the strap connectors after the connecting process of an individual strap connector
    • H01L2224/401—Disposition
    • H01L2224/40151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/40221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/40245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02E—REDUCTION OF GREENHOUSE GAS [GHG] EMISSIONS, RELATED TO ENERGY GENERATION, TRANSMISSION OR DISTRIBUTION
    • Y02E10/00—Energy generation through renewable energy sources
    • Y02E10/50—Photovoltaic [PV] energy

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Photovoltaic Devices (AREA)

Abstract

本发明提供了一种贴片式光伏旁路模块及其封装工艺，在本发明提供的贴片式光伏旁路模块中，相较于传统的铝丝、金丝等丝线的电气连接，基于较宽的导电条带的电气连接，降低了MOSFET芯片的漏源导通电阻，减少了导通损耗，并提高了MOSFET芯片的抗浪涌电流冲击能力，同时还降低了整个光伏旁路模块的热阻，提高了其导热能力；对应的引线框架为薄片状结构设计，适合目前小型化、扁平化的封装；基于引线框架的结构设计和塑封工艺，封装后的贴片式光伏旁路模块的背部散热面积大，主要的冷却路径是通过MOSFET裸露的金属焊盘到第一框架，提高了封装后的散热能力；且选用的塑封料为低应力、低翘曲、低吸水率的环保型塑封料，完全满足光伏旁路模块的高可靠性要求。

Description

贴片式光伏旁路模块及其封装工艺
技术领域
本发明涉及半导体封装技术领域，尤其是涉及一种贴片式光伏旁路模块及其封装工艺。
背景技术
随着社会的进步和经济的发展，人们对新能源提出越来越高的要求，寻找新能源是当前人类迫切需要解决的实际问题。新能源要同时符合两个条件：一是蕴藏丰富不会枯竭；二是安全、干净，不会威胁人类和破坏环境。经过多年的开发，太阳能这种最原始的新能源已经得到了广泛的推广与应用。
目前，太阳能发电包括光生物发电、光感应发电、光伏发电和光化学发电，而光伏发电是当今最主流的发电方式之一。光伏发电系统是光伏电池、蓄电池、控制器和逆变器组成，其中光伏电池是光伏发电系统的关键部分，光伏旁路模块与光伏电池串并联采用，其作用是防止热斑效应，保护光伏电池组件。
光伏电池组件正常工作时，光伏旁路模块处于反向截止状态，这时存在的反向电流(IR)会减小光伏电池组件产生的电流；光伏电池组件出现遮挡时光伏旁路模块正向导通，这时存在的正向压降(VF)导致光伏旁路模块发热并消耗光伏电池组件的功率。因此理想的光伏旁路模块应该是无损的，在工作的温度范围内应有极低的IR和极小的VF。
随着光伏电池技术的不断发展，对光伏旁路模块的要求也越来越高，传统的SBD和TMBS已经无法满足可靠性要求，MOSFET光伏旁路模块的出现有效地解决了二极管反偏击穿失效等问题，提升了光伏组件可靠性。
目前，采用常规封装工艺来制造MOSFET光伏旁路模块，至少具有如下缺点：
1)常规封装后MOSFET的RDS(on)被提高10％～20％，增加了导通损耗；
2)常规封装后MOSFET的抗浪涌电流冲击能力较弱；
3)常规封装后光伏旁路模块的热阻增加20％～30％，降低了导热性能。
因此，目前亟需一种能降低MOSFET的RDS(on)、提高MOSFET的抗浪涌电流冲击能力的MOSFET光伏旁路模块的封装技术方案。
发明内容
鉴于以上所述现有技术的缺点，本发明的目的在于提供一种光伏旁路模块的封装技术，用于解决上述技术问题。
为实现上述目的及其他相关目的，本发明提供一种贴片式光伏旁路模块，包括：
引线框架，包括相互独立的第一框架和第二框架；
MOSFET芯片，设置在所述第一框架上，且其漏极与所述第一框架电气连接，其源极通过导电条带与所述第二框架电气连接；
电容，设置在所述第一框架上；
IC芯片，设置在所述第一框架上，分别与所述MOSFET芯片和所述电容电气连接。
可选地，所述第一框架和所述第二框架包括：片状结构。
此外，为实现上述目的及其他相关目的，本发明还提供一种贴片式光伏旁路模块的封装工艺，包括步骤：
提供引线框架、MOSFET芯片、IC芯片及电容，所述引线框架包括相互独立的第一框架和第二框架；
将所述MOSFET芯片固定在所述第一框架上，且所述MOSFET芯片的漏极与所述第一框架电气连接；
将所述IC芯片和所述电容固定在所述第一框架上；
对固定有所述MOSFET芯片、所述IC芯片和所述电容的所述第一框架进行清洗；
利用导电条带将所述MOSFET芯片的源极与所述第二框架电气连接；
将所述IC芯片分别与所述MOSFET芯片和所述电容电气连接；
进行塑封，对所述MOSFET芯片、所述IC芯片、所述电容以及电气连接的连接部分进行密封保护，只露出所述第一框架的部分和所述第二框架的部分。
可选地，将所述MOSFET芯片固定在所述第一框架上，且所述MOSFET芯片的漏极与所述第一框架电气连接的步骤包括：
采用软焊料工艺，沿着所述MOSFET芯片的漏极一面将所述MOSFET芯片固定在所述第一框架上，其焊料层厚度为25～75μm。
可选地，将所述IC芯片和所述电容固定在所述第一框架上的步骤包括：
采用点胶工艺将所述IC芯片和所述电容固定在所述第一框架上，点胶厚度为20～40μm；然后进行氮气烘烤固化，烘烤温度为150～180℃，烘烤时间为60～90min。
可选地，采用等离子体机，对固定有所述MOSFET芯片、所述IC芯片和所述电容的所述第一框架，以及所述第二框架，进行清洗。
可选地，所述导电条带至少包括铝带和铜片。
可选地，利用所述铝带将所述MOSFET芯片的源极与所述第二框架电气连接的步骤包括：
采用超声波焊接工艺，将所述铝带的一端与所述MOSFET芯片的源极键合，将所述铝带的另一端与所述第二框架键合。
可选地，利用所述铜片将所述MOSFET芯片的源极与所述第二框架电气连接的步骤包括：
在所述MOSFET芯片的源极上印刷焊膏，在所述第二框架的连接处印刷焊膏；
将所述铜片的一端置于所述MOSFET芯片源极处的焊膏上，将所述铜片的另一端置于所述第二框架连接处的焊膏上；
采用回流焊接工艺，利用所述铜片将所述MOSFET芯片的源极与所述第二框架电气连接。
可选地，将所述IC芯片分别与所述MOSFET芯片和所述电容电气连接的步骤包括：
采用超声波金线焊接工艺，将所述IC芯片分别与所述MOSFET芯片和所述电容电气连接；其中，所述电容的表面形成有镀金层。
可选地，进行塑封的步骤包括：
采用塑封料进行塑封，然后烘烤固化，烘烤温度为175℃，烘烤时间为8h。
可选地，所述贴片式光伏旁路模块的封装工艺还包括步骤：
采用回流焊工艺进行质量筛选；
对所述第一框架裸露在外的引脚和所述第二框架裸露在外的引脚进行电镀上锡。
可选地，多个所述引线框架呈阵列分布地设置在框架模块中，所述框架模块中的多个所述引线框架同时进行封装；在封装时，一个所述引线框架对应一个所述MOSFET芯片、一个所述IC芯片及一个所述电容，形成一个所述贴片式光伏旁路模块。
可选地，所述贴片式光伏旁路模块的封装工艺还包括步骤：
执行切筋工艺，将所述框架模块上连在一起的多个所述贴片式光伏旁路模块分离为独立器件；
执行测试及印字工艺，对多个相互独立的所述贴片式光伏旁路模块进行性能测试，确认其是否达到设计时规定的参数标准，测试合格的，利用激光在其塑封体上标识产品品牌、型号及生产日期；
对所述贴片式光伏旁路模块进行包装出货。
如上所述，本发明的贴片式光伏旁路模块及其封装工艺至少具有以下有益效果：
通过“MOSFET芯片的漏极与第一框架电气连接，源极通过导电条带与第二框架电气连接”的结构设计，相较于传统的铝丝、金丝等丝线的电气连接，基于较宽的导电条带的电气连接，降低了MOSFET芯片的漏源导通电阻，减少了导通损耗；同时，基于较宽的导电条带的电气连接，提高了MOSFET芯片的抗浪涌电流冲击能力；此外，基于较宽的导电条带的电气连接，还降低了整个光伏旁路模块的热阻，提高了其导热能力。
附图说明
图1-图8显示为本发明实施例中贴片式光伏旁路模块封装工艺的工艺流程图。
附图标号说明
1—引线框架，11—第一框架，12—第二框架，2—MOSFET芯片，3—电容，4—IC芯片，5—塑封体，A—铝带，B—铜片。
具体实施方式
发明人研究发现：目前，采用常规封装工艺来制造MOSFET光伏旁路模块时，封装后MOSFET的漏源导通电阻被提高了，增加了其导通损耗，封装后MOSFET的抗浪涌电流冲击能力较弱，且封装后光伏旁路模块的热阻增加，降低了其导热性能。
基于此，本发明提出一种贴片式MOSFET光伏旁路模块的封装工艺：在MOSFET芯片漏极与引线框架一部分直接电气连接的基础上，用导电条带进行MOSFET芯片源极与引线框架另一部分的电气连接。
以下通过特定的具体实例说明本发明的实施方式，本领域技术人员可由本说明书所揭露的内容轻易地了解本发明的其他优点与功效。本发明还可以通过另外不同的具体实施方式加以实施或应用，本说明书中的各项细节也可以基于不同观点与应用，在没有背离本发明的精神下进行各种修饰或改变。
请参阅图1至图8。需要说明的是，本实施例中所提供的图示仅以示意方式说明本发明的基本构想，遂图式中仅显示与本发明中有关的组件而非按照实际实施时的组件数目、形状及尺寸绘制，其实际实施时各组件的型态、数量及比例可为一种随意的改变，且其组件布局型态也可能更为复杂。本说明书所附图式所绘示的结构、比例、大小等，均仅用以配合说明书所揭示的内容，以供熟悉此技术的人士了解与阅读，并非用以限定本发明可实施的限定条件，故不具技术上的实质意义，任何结构的修饰、比例关系的改变或大小的调整，在不影响本发明所能产生的功效及所能达成的目的下，均应仍落在本发明所揭示的技术内容得能涵盖的范围内。同时，本说明书中所引用的如“上”、“第一”及“第二”等的用语，亦仅为便于叙述的明了，而非用以限定本发明可实施的范围，其相对关系的改变或调整，在无实质变更技术内容下，当亦视为本发明可实施的范畴。
如图1-图8所示，本发明提供一种贴片式光伏旁路模块，其包括：
引线框架1，包括相互独立的第一框架11和第二框架12；
MOSFET芯片2，设置在第一框架11上，且其漏极与第一框架11电气连接，其源极通过导电条带与第二框架12电气连接；
电容3，设置在第一框架11上；
IC芯片4，设置在第一框架11上，分别与MOSFET芯片2和电容3电气连接。
详细地，如图1-图3所示，第一框架11和第二框架12包括：片状结构。第一框架11和第二框架12均为薄片状结构，为整个光伏旁路模块提供结构支撑和对外电气连接的引脚，适合目前小型化、扁平化的封装。
其中，第一框架11和第二框架12均为裸铜结构，第一框架11上设有载体区域，载体区域中设计有精压沟槽，将载体区域划分为四个子区域(图中未示出)，其中三个子区域裸铜粗化，分别用于MOSFET芯片2、电容3及IC芯片4的固定设置，另外一个子区域为局部镀银。
此外，如图7-图8所示，所述贴片式光伏旁路模块还包括塑封体5，塑封体5包覆住MOSFET芯片2、电容3、IC芯片4以及电气连接的连接部分，对其进行密封保护。
同时，如图4-图8所示，本发明还提供一种贴片式光伏旁路模块的封装工艺，包括步骤：
S1、提供引线框架1、MOSFET芯片2、电容3及IC芯片4，引线框架1包括相互独立的第一框架11和第二框架12；
S2、将MOSFET芯片2固定在第一框架11上，且MOSFET芯片2的漏极与第一框架11电气连接；
S3、将电容3和IC芯片4固定在第一框架11上；
S4、对固定有MOSFET芯片2、电容3和IC芯片4的第一框架11进行清洗；
S5、利用导电条带将MOSFET芯片2的源极与第二框架12电气连接；
S6、将IC芯片4分别与MOSFET芯片2和电容3电气连接；
S7、进行塑封，对MOSFET芯片2、电容3、IC芯片4以及电气连接的连接部分进行密封保护，只露出第一框架11的部分和第二框架12的部分。
首先，执行步骤S1，提供引线框架1、MOSFET芯片2、电容3及IC芯片4，准备封装。其中，多个引线框架1呈阵列分布地设置在框架模块中，连在一起成为一个整体；框架模块中的多个引线框架1同时进行封装，在封装时，一个引线框架1对应一个MOSFET芯片2、一个电容3及一个IC芯片4，形成一个贴片式光伏旁路模块。
此外，多个MOSFET芯片2与多个IC芯片4同样呈阵列分布地形成设置在晶圆中，要想得到多个独立的MOSFET芯片2与多个独立的IC芯片4，需要执行划片工艺，使用蓝膜将晶圆从背部固定住，然后使用金刚石刀片将芯片从晶圆上沿着划片道分离开，得到一个个独立的MOSFET芯片2与IC芯片4。
其次，执行步骤S2-S3，进行上芯工艺，在要求的温度、焊接压力及焊接时间作用下，将MOSFET芯片2、将电容3和IC芯片4固定在第一框架11上，且将MOSFET芯片2的漏极与第一框架11电气连接，如图4-图6所示。
详细地，将MOSFET芯片2固定在第一框架11上的步骤S2进一步包括：
采用软焊料工艺，沿着MOSFET芯片2的漏极一面将MOSFET芯片2固定在第一框架11上，软焊料可采用高铅焊料(PbSn2Ag2.5)或者无铅焊料(SnAg25Sb10)，上芯后其焊料层厚度必须在25～75μm之间，焊锡空洞要求整体小于等于5％芯片面积，单个小于等于2％芯片面积，且MOSFET芯片2的剪切力必须大于最低要求。
在本发明的一可选实施例中，使用软焊料PbSn2Ag2.5将单个MOSFET芯片2固定在第一框架11上，其焊料层厚度为30μm。
详细地，将电容3和IC芯片4固定在第一框架11上的步骤S3进一步包括：
S31、采用点胶工艺将电容3和IC芯片4固定在第一框架11上，绝缘胶可采用汉高84-3J或蔼司蒂EN-4900GCN4，点胶厚度为20～40μm；
S32、进行氮气烘烤固化，使得电容3和IC芯片4分别与第一框架11紧密结合，烘烤温度为150～180℃，烘烤时间为60～90min。
在本发明的一可选实施例中，采用绝缘胶蔼司蒂EN-4900GCN4将电容3和IC芯片4固定在第一框架11上，点胶厚度为20μm，然后将粘片后的第一框架11置于氮气烤箱中进行烘烤，烘烤温度为170℃，烘烤时间为90min。
再次，执行步骤S4，进行清洗工艺，采用等离子体机，对固定有MOSFET芯片2、电容3和IC芯片4的第一框架11，以及第二框架12，进行清洗，利用等离子体中活性粒子的“活化作用”达到去除物体表面污渍的目的。
从次，执行步骤S5-S6，进行键合工艺，利用超声波焊接技术将MOSFET芯片2与第二框架12电气连接，完成MOSFET芯片2源极的电引出，并将IC芯片4分别与MOSFET芯片2和电容3电气连接，完成控制电路的连接，如图4-图6所示。
其中，如图4-图6所示，导电条带至少包括铝带A和铜片B。采用铝带A或者铜片B进行MOSFET芯片2的源极与第二框架12之间的电气连接时，还能充分利用较宽的铝带A或者铜片B进行热传导，使得第一框架11的正面和第二框架12的正面也能导热散热。
在本发明的一可选实施例中，利用铝带A将MOSFET芯片2的源极与第二框架12电气连接的步骤S5进一步包括：
采用超声波焊接工艺，将(宽度为40～60mil)铝带A的一端与MOSFET芯片2的源极另一极键合，将铝带A的另一端与第二框架12键合。
在本发明的一可选实施例中，利用铜片B将MOSFET芯片2的源极与第二框架12电气连接的步骤S5进一步包括：
S51、在MOSFET芯片2的源极上印刷焊膏，在第二框架12的连接处印刷焊膏；
S52、将铜片B的一端置于MOSFET芯片2源极处的焊膏上，将铜片B的另一端置于第二框架12连接处的焊膏上；
S53、采用回流焊接工艺，利用铜片B将MOSFET芯片2的源极与第二框架12电气连接。
其中，基于导电条带的连接方式，可以提高散热性能和电性能(漏源导通电阻RDS(on)降低、电流能力增强)。实际生产证明，相较于传统的铝丝、金丝等丝线的电气连接，采用铝带A或铜片B带进行键合连接，将MOSFET芯片2的导通电阻降低了20％～30％，减少了导通损耗；将MOSFET芯片2的抗浪涌电流冲击能力提高了4～6倍，同时在热性能方面，将热阻降低了10％～15％，大大提高了导热能力。
详细地，将IC芯片4分别与MOSFET芯片2和电容3电气连接的步骤S6包括：
采用超声波金线焊接工艺，将IC芯片4分别与MOSFET芯片2和电容3电气连接，IC芯片4与电容3(MOSFET芯片2)之间主要是采用1～2mil金线(图中未示出)进行电气连接，金线连接时，芯片焊盘与键合球键合后无损伤，无弹坑，推拉力强度必须大于最低要求，该连接方式可以提高其电性能及可靠性。其中，电容3的表面形成有镀金层，方便金线键合。
最后，执行步骤S7，进行塑封工艺，利用塑封料将压焊后的半成品封装起来，防止外部环境破坏，如图7-图8所示。
详细地，进行塑封的步骤S7进一步包括：
S71、采用塑封料进行塑封；
S72、塑封成型后还需要做烘烤固化处理，使塑封料内部在高温环境下得到完全反应，烘烤温度为175℃，烘烤时间为8h。
其中，此次新型光伏旁路模块为贴片式器件，塑封料更加着重考虑的参数为应力和吸水率；本次选择住友7XXX系列、蔼司蒂9XXX等同等规格系列的塑封料，该系列塑封料是一种高可靠性、低应力、低翘曲、低吸水率的环保型塑封料。
更详细地，如图7-图8所示，塑封得到的塑封体5将MOSFET芯片2、电容3、IC芯片4以及电气连接的连接部分完全包覆住，以便于进行密封保护，只露出第一框架11的部分和第二框架12的部分，且塑封体5仅包覆住了第一框架11正面的一部分和第二框架12正面的一部分，第一框架11的背面和第二框架12的背面还是完全暴露的，便于散热。
如此，单个贴片式光伏旁路模块的封装工艺基本完成，MOSFET芯片2的漏极和源极分别通过第一框架11裸露在外的部分(引脚)和第二框架12裸露在外的部分(引脚)对外电引出，得到附图7-图8所示的贴片式光伏旁路模块，此器件为表面贴装器件，高度为1mm，且此器件背部散热面积大，主要的冷却路径是通过MOSFET芯片2裸露的金属焊盘到第一框架11，封装后的散热能力较强。
此外，所述贴片式光伏旁路模块的完整封装工艺还包括筛选工艺、上锡工艺、切筋工艺、测试及印字工艺和包装出货。
详细地，所述贴片式光伏旁路模块的封装工艺还包括步骤：
S8、采用回流焊工艺进行质量筛选，如采用客户实际生产过程中所用的260℃回流焊曲线，模拟1～3次回流焊，通过回流焊工艺将模块内部隐藏的失效问题提前暴露出来，防止隐藏式不良品流入到客户端，使良品率得到进一步的提升；
S9、对第一框架11裸露在外的引脚和第二框架12裸露在外的引脚进行电镀上锡，防止管脚在存储、运输过程中氧化，提高产品在客户端的焊接良率(过厚的氧化层会严重影响焊料与框架的润湿性)。
详细地，所述贴片式光伏旁路模块的封装工艺还包括步骤：
S10、执行切筋工艺，利用冲压剪切的方法将框架模块上连在一起的多个贴片式光伏旁路模块分离为独立器件；
S11、执行测试及印字工艺，对多个相互独立的贴片式光伏旁路模块进行性能测试，确认其是否达到设计时规定的参数标准，测试合格的，利用激光在其塑封体5上标识产品品牌、型号及生产日期；
S12、对多个相互独立的贴片式光伏旁路模块进行包装出货。
综上所述，本发明提供的贴片式光伏旁路模块及其封装工艺，相较于传统的铝丝、金丝等丝线的电气连接，基于较宽的导电条带的电气连接，降低了MOSFET芯片的漏源导通电阻，减少了导通损耗，并提高了MOSFET芯片的抗浪涌电流冲击能力，同时还降低了整个光伏旁路模块的热阻，提高了其导热能力；对应的引线框架为薄片状结构设计，适合目前小型化、扁平化的封装；基于引线框架的结构设计和塑封工艺，封装后的贴片式光伏旁路模块的背部散热面积大，主要的冷却路径是通过MOSFET裸露的金属焊盘到第一框架，提高了封装后的散热能力；且选用的塑封料为低应力、低翘曲、低吸水率的环保型塑封料，完全满足光伏旁路模块的高可靠性要求。
上述实施例仅例示性说明本发明的原理及其功效，而非用于限制本发明。任何熟悉此技术的人士皆可在不违背本发明的精神及范畴下，对上述实施例进行修饰或改变。因此，举凡所属技术领域中具有通常知识者在未脱离本发明所揭示的精神与技术思想下所完成的一切等效修饰或改变，仍应由本发明的权利要求所涵盖。

Claims (14)

1.一种贴片式光伏旁路模块，其特征在于，包括：
引线框架，包括相互独立的第一框架和第二框架；
MOSFET芯片，设置在所述第一框架上，且其漏极与所述第一框架电气连接，其源极通过导电条带与所述第二框架电气连接；
电容，设置在所述第一框架上；
IC芯片，设置在所述第一框架上，分别与所述MOSFET芯片和所述电容电气连接。
2.根据权利要求1所述的贴片式光伏旁路模块，其特征在于，所述第一框架和所述第二框架包括：片状结构。
3.一种贴片式光伏旁路模块的封装工艺，其特征在于，包括步骤：
提供引线框架、MOSFET芯片、IC芯片及电容，所述引线框架包括相互独立的第一框架和第二框架；
将所述MOSFET芯片固定在所述第一框架上，且所述MOSFET芯片的漏极与所述第一框架电气连接；
将所述IC芯片和所述电容固定在所述第一框架上；
对固定有所述MOSFET芯片、所述IC芯片和所述电容的所述第一框架进行清洗；
利用导电条带将所述MOSFET芯片的源极与所述第二框架电气连接；
将所述IC芯片分别与所述MOSFET芯片和所述电容电气连接；
进行塑封，对所述MOSFET芯片、所述IC芯片、所述电容以及电气连接的连接部分进行密封保护，只露出所述第一框架的部分和所述第二框架的部分。
4.根据权利要求3所述的贴片式光伏旁路模块的封装工艺，其特征在于，将所述MOSFET芯片固定在所述第一框架上，且所述MOSFET芯片的漏极与所述第一框架电气连接的步骤包括：
采用软焊料工艺，沿着所述MOSFET芯片的漏极一面将所述MOSFET芯片固定在所述第一框架上，其焊料层厚度为25～75μm。
5.根据权利要求3或4所述的贴片式光伏旁路模块的封装工艺，其特征在于，将所述IC芯片和所述电容固定在所述第一框架上的步骤包括：
采用点胶工艺将所述IC芯片和所述电容固定在所述第一框架上，点胶厚度为20～40μm；然后进行氮气烘烤固化，烘烤温度为150～180℃，烘烤时间为60～90min。
6.根据权利要求5所述的贴片式光伏旁路模块的封装工艺，其特征在于，采用等离子体机，对固定有所述MOSFET芯片、所述IC芯片和所述电容的所述第一框架，以及所述第二框架，进行清洗。
7.根据权利要求6所述的贴片式光伏旁路模块的封装工艺，其特征在于，所述导电条带至少包括铝带和铜片。
8.根据权利要求7所述的贴片式光伏旁路模块的封装工艺，其特征在于，利用所述铝带将所述MOSFET芯片的源极与所述第二框架电气连接的步骤包括：
采用超声波焊接工艺，将所述铝带的一端与所述MOSFET芯片的源极键合，将所述铝带的另一端与所述第二框架键合。
9.根据权利要求7所述的贴片式光伏旁路模块的封装工艺，其特征在于，利用所述铜片将所述MOSFET芯片的源极与所述第二框架电气连接的步骤包括：
在所述MOSFET芯片的源极上印刷焊膏，在所述第二框架的连接处印刷焊膏；
将所述铜片的一端置于所述MOSFET芯片源极处的焊膏上，将所述铜片的另一端置于所述第二框架连接处的焊膏上；
采用回流焊接工艺，利用所述铜片将所述MOSFET芯片的源极与所述第二框架电气连接。
10.根据权利要求7所述的贴片式光伏旁路模块的封装工艺，其特征在于，将所述IC芯片分别与所述MOSFET芯片和所述电容电气连接的步骤包括：
采用超声波金线焊接工艺，将所述IC芯片分别与所述MOSFET芯片和所述电容电气连接；其中，所述电容的表面形成有镀金层。
11.根据权利要求10所述的贴片式光伏旁路模块的封装工艺，其特征在于，进行塑封的步骤包括：
采用塑封料进行塑封，然后烘烤固化，烘烤温度为175℃，烘烤时间为8h。
12.根据权利要求11所述的贴片式光伏旁路模块的封装工艺，其特征在于，所述贴片式光伏旁路模块的封装工艺还包括步骤：
采用回流焊工艺进行质量筛选；
对所述第一框架裸露在外的引脚和所述第二框架裸露在外的引脚进行电镀上锡。
13.根据权利要求12所述的贴片式光伏旁路模块的封装工艺，其特征在于，多个所述引线框架呈阵列分布地设置在框架模块中，所述框架模块中的多个所述引线框架同时进行封装；在封装时，一个所述引线框架对应一个所述MOSFET芯片、一个所述IC芯片及一个所述电容，形成一个所述贴片式光伏旁路模块。
14.根据权利要求13所述的贴片式光伏旁路模块的封装工艺，其特征在于，所述贴片式光伏旁路模块的封装工艺还包括步骤：
执行切筋工艺，将所述框架模块上连在一起的多个所述贴片式光伏旁路模块分离为独立器件；
执行测试及印字工艺，对多个相互独立的所述贴片式光伏旁路模块进行性能测试，确认其是否达到设计时规定的参数标准，测试合格的，利用激光在其塑封体上标识产品品牌、型号及生产日期；
对所述贴片式光伏旁路模块进行包装出货。
CN202110250762.7A 2021-03-08 2021-03-08 贴片式光伏旁路模块及其封装工艺 Active CN112885804B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202110250762.7A CN112885804B (zh) 2021-03-08 2021-03-08 贴片式光伏旁路模块及其封装工艺

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202110250762.7A CN112885804B (zh) 2021-03-08 2021-03-08 贴片式光伏旁路模块及其封装工艺

Publications (2)

Publication Number Publication Date
CN112885804A true CN112885804A (zh) 2021-06-01
CN112885804B CN112885804B (zh) 2023-09-05

Family

ID=76055665

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202110250762.7A Active CN112885804B (zh) 2021-03-08 2021-03-08 贴片式光伏旁路模块及其封装工艺

Country Status (1)

Country Link
CN (1) CN112885804B (zh)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN113937009A (zh) * 2021-10-13 2022-01-14 重庆平伟伏特集成电路封测应用产业研究院有限公司 表贴式双面散热半导体功率器件的封装方法
CN116346025A (zh) * 2023-05-16 2023-06-27 苏州同泰新能源科技股份有限公司 一种微控制功率电路模块及其封装制造方法

Citations (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2009143532A2 (en) * 2008-05-23 2009-11-26 Interplex Industries, Inc. Lead frame thermoplastic solar cell receiver
WO2011137733A2 (zh) * 2011-04-29 2011-11-10 华为技术有限公司 电源模块及其封装集成方法
JP2012015203A (ja) * 2010-06-29 2012-01-19 On Semiconductor Trading Ltd 半導体装置およびその製造方法
WO2013052873A1 (en) * 2011-10-05 2013-04-11 Brightleaf Technologies, Inc. Concentrated photovoltaic solar cell packaging using laminated substrates and an open window overmolding process
CN103824834A (zh) * 2014-03-03 2014-05-28 无锡新洁能股份有限公司 一种具有改进型封装结构的半导体器件及其制造方法
CN104916737A (zh) * 2014-12-09 2015-09-16 重庆平伟实业股份有限公司 一种新型光伏旁路模块的封装工艺
US20160126214A1 (en) * 2009-09-21 2016-05-05 Xiaotian Zhang Semiconductor package with adhesive material pre-printed on the lead frame and chip, and its manufacturing method
CN210743964U (zh) * 2019-12-12 2020-06-12 重庆平伟实业股份有限公司 基于光伏模块的封装框架
CN111341736A (zh) * 2020-03-19 2020-06-26 常州星海电子股份有限公司 三分体二极管成品管的制备方法及三分体二极管
CN111510064A (zh) * 2020-04-27 2020-08-07 山东芯诺电子科技股份有限公司 用于太阳能领域的集成式旁路保护器件及其工艺方法
CN211350630U (zh) * 2020-04-08 2020-08-25 无锡电基集成科技有限公司 功率器件封装结构

Patent Citations (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2009143532A2 (en) * 2008-05-23 2009-11-26 Interplex Industries, Inc. Lead frame thermoplastic solar cell receiver
US20160126214A1 (en) * 2009-09-21 2016-05-05 Xiaotian Zhang Semiconductor package with adhesive material pre-printed on the lead frame and chip, and its manufacturing method
JP2012015203A (ja) * 2010-06-29 2012-01-19 On Semiconductor Trading Ltd 半導体装置およびその製造方法
WO2011137733A2 (zh) * 2011-04-29 2011-11-10 华为技术有限公司 电源模块及其封装集成方法
US20120273932A1 (en) * 2011-04-29 2012-11-01 Huawei Technologies Co., Ltd. Power supply module and packaging and integrating method thereof
WO2013052873A1 (en) * 2011-10-05 2013-04-11 Brightleaf Technologies, Inc. Concentrated photovoltaic solar cell packaging using laminated substrates and an open window overmolding process
CN103824834A (zh) * 2014-03-03 2014-05-28 无锡新洁能股份有限公司 一种具有改进型封装结构的半导体器件及其制造方法
CN104916737A (zh) * 2014-12-09 2015-09-16 重庆平伟实业股份有限公司 一种新型光伏旁路模块的封装工艺
CN210743964U (zh) * 2019-12-12 2020-06-12 重庆平伟实业股份有限公司 基于光伏模块的封装框架
CN111341736A (zh) * 2020-03-19 2020-06-26 常州星海电子股份有限公司 三分体二极管成品管的制备方法及三分体二极管
CN211350630U (zh) * 2020-04-08 2020-08-25 无锡电基集成科技有限公司 功率器件封装结构
CN111510064A (zh) * 2020-04-27 2020-08-07 山东芯诺电子科技股份有限公司 用于太阳能领域的集成式旁路保护器件及其工艺方法

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN113937009A (zh) * 2021-10-13 2022-01-14 重庆平伟伏特集成电路封测应用产业研究院有限公司 表贴式双面散热半导体功率器件的封装方法
CN116346025A (zh) * 2023-05-16 2023-06-27 苏州同泰新能源科技股份有限公司 一种微控制功率电路模块及其封装制造方法

Also Published As

Publication number Publication date
CN112885804B (zh) 2023-09-05

Similar Documents

Publication Publication Date Title
TWI450373B (zh) 雙側冷卻整合功率裝置封裝及模組，以及製造方法
US9029995B2 (en) Semiconductor device and method of manufacturing the same
US8710644B2 (en) Semiconductor unit having a power semiconductor and semiconductor apparatus using the same
KR20170086828A (ko) 메탈범프를 이용한 클립 본딩 반도체 칩 패키지
CN112885804B (zh) 贴片式光伏旁路模块及其封装工艺
CN113937009A (zh) 表贴式双面散热半导体功率器件的封装方法
CN209804635U (zh) 利于焊接的大电流半导体功率器件
KR101994727B1 (ko) 전력 모듈 패키지 및 그 제조방법
CN218730911U (zh) 一种内绝缘的双面散热封装结构
CN214203676U (zh) 贴片式光伏旁路模块的封装框架
CN213635958U (zh) 复合封装结构及复合封装结构模块
CN115425016A (zh) 功率模块及其制备方法、封装结构
CN114709185A (zh) 功率模块及其内部电气连接方法
CN209785910U (zh) 大电流半导体功率器件
CN114005761A (zh) 光伏旁路模块的封装方法
JP2003218306A (ja) 半導体装置およびその製造方法
JP2012238737A (ja) 半導体モジュール及びその製造方法
CN219017645U (zh) 一种应用于平面型功率器件的封装结构
CN214588813U (zh) 一种反折弯内绝缘产品的封装结构
CN218039187U (zh) 一种应用于平面型功率器件的封装结构
CN217691140U (zh) 一种提升散热性能的倒装氮化镓功率器件
KR102371636B1 (ko) 양면 기판 반도체 제조 방법
CN212625548U (zh) 一种散热型半导体封装件
CN109545697B (zh) 半导体封装方法及半导体封装结构
TWI413226B (zh) 一種用於功率半導體裝置的混合合金引線框架及其製作方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant