CN113937009A - 表贴式双面散热半导体功率器件的封装方法 - Google Patents

表贴式双面散热半导体功率器件的封装方法 Download PDF

Info

Publication number
CN113937009A
CN113937009A CN202111194004.4A CN202111194004A CN113937009A CN 113937009 A CN113937009 A CN 113937009A CN 202111194004 A CN202111194004 A CN 202111194004A CN 113937009 A CN113937009 A CN 113937009A
Authority
CN
China
Prior art keywords
packaging
copper sheet
chip
heat dissipation
power device
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202111194004.4A
Other languages
English (en)
Inventor
夏大权
马鹏
余镇
周玉凤
徐向涛
马红强
王兴龙
李述洲
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Chongqing Pingwei Fute Volt Integrated Circuit Fengce Application Industry Research Institute Co ltd
Original Assignee
Chongqing Pingwei Fute Volt Integrated Circuit Fengce Application Industry Research Institute Co ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Chongqing Pingwei Fute Volt Integrated Circuit Fengce Application Industry Research Institute Co ltd filed Critical Chongqing Pingwei Fute Volt Integrated Circuit Fengce Application Industry Research Institute Co ltd
Priority to CN202111194004.4A priority Critical patent/CN113937009A/zh
Publication of CN113937009A publication Critical patent/CN113937009A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/367—Cooling facilitated by shape of device
    • H01L23/3677—Wire-like or pin-like cooling fins or heat sinks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49517—Additional leads
    • H01L23/49524—Additional leads the additional leads being a tape carrier or flat leads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49541—Geometry of the lead-frame
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49541—Geometry of the lead-frame
    • H01L23/49548—Cross section geometry
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49541—Geometry of the lead-frame
    • H01L23/49562—Geometry of the lead-frame for devices being provided for in H01L29/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49568—Lead-frames or other flat leads specifically adapted to facilitate heat dissipation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/89—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using at least one connector not provided for in any of the groups H01L24/81 - H01L24/86
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/89—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using at least one connector not provided for in any of the groups H01L2224/81 - H01L2224/86

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Geometry (AREA)
  • Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)

Abstract

本发明提供一种表贴式双面散热半导体功率器件的封装方法，包括如下步骤：提供引线框架及芯片；焊锡膏上芯，通过焊锡膏将芯片焊接在各自对应的基岛上；键合，将芯片与管脚部通过铜片相连并压焊；清洗，对焊接有芯片和铜片的引线框架进行清洗；塑封，采用塑封料将压焊后的引线框架进行封装，形成塑封体，且仅露出管脚；研磨，将塑封体上表面进行研磨，露出顶部铜片作为散热片；上锡，对塑封体外部的管脚以及外露的铜片上锡；切筋、测试及印字、包装出货。本发明能更好的解决功率器件散热问题，提升功率器件性能。

Description

表贴式双面散热半导体功率器件的封装方法
技术领域
本发明属于半导体技术领域，特别是涉及一种表贴式双面散热半导体功率器件的封装方法。
背景技术
功率半导体器件主要应用于新能源汽车、服务器电源、BMS、开关电源、逆变器等领域，其具有很大的发展空间，同时碳化硅材料、氮化镓材料及先进封装技术也在蓬勃发展中。
目前功率半导体器件普遍采用薄外型封装(TO型封装)，如TO-220、TO-251、TO-263等封装，它们主要应用于中低压领域。在中高压应用领域中，TO-247封装占主导地位，其基岛与TO-220、TO-251、TO-263等封装相比，具有更大的基岛，能够封装更大面积和更大功率的芯片。
然而，TO-247管脚宽度较窄，塑封后的产品管脚与塑封料之间容易发生变形，导致产品的抗冲击能力降低；TO-247封装属于通孔插件封装，其散热需要单独增加散热片，其散热效果没有SMT封装器件效果好；TO-247封装出来的产品还存在较高的封装电感和封装电阻，会增加器件的开关损耗和导通损耗，影响产品的整体性能。常规TO封装多为单面散热，散热效率低，器件热阻大，影响器件的工作效率。
发明内容
鉴于以上所述现有技术的缺点，本发明的目的在于提供一种表贴式双面散热半导体功率器件的封装方法，用于解决现有技术中半导体器件封装散热效率低，影响功率器件性能的问题。
为实现上述目的及其他相关目的，本发明提供一种表贴式双面散热半导体功率器件的封装方法，所述表贴式双面散热半导体功率器件的引线框架包括框架本体和多个横向设置于框架本体上的框架单元，每个所述框架单元包括一个基岛及独立设置于基岛底端的管脚组件，所述管脚组件包括多个并排设置的管脚，每个管脚靠近基岛的一端设置有管脚部，其特征在于，所述封装方法包括如下步骤：
提供引线框架及芯片；
焊锡膏上芯，通过焊锡膏将芯片焊接在引线框架各自对应的基岛上；
键合，将芯片与管脚部通过铜片相连并压焊；
清洗，对焊接有芯片和铜片的引线框架进行清洗；
塑封，采用塑封料将压焊后的引线框架进行封装，形成塑封体，且仅露出管脚；
研磨，对所述塑封体上表面进行研磨，露出顶部铜片作为散热片；
上锡，对所述塑封体外部的管脚以及外露的铜片进行电镀上锡；
切筋、测试及印字、包装出货。
可选地，每个所述框架单元中的管脚数量为4个，各个所述管脚沿横向均匀分布，且各个所述管脚的宽度和厚度尺寸相同。
可选地，每个所述框架单元中各个管脚部之间相互独立、或者两个相邻管脚部连接、或者三个相邻管脚部连接。
可选地，所述铜片键合步骤中，所述铜片的一端与芯片在第一焊接位焊接，另一端与管脚部在第二焊接位焊接，所述铜片的上表面为平面，且在焊接位置处向下凸出，所述铜片的底部与芯片在第三焊接位焊接，所述第三焊接位设置于第一焊接位和第二焊接位之间，且所述铜片在第三焊接位和第一焊接位处的凸出高度相等。
可选地，所述清洗步骤中，采用等离子清洗机对引线框架进行清洗。
可选地，所述塑封步骤中，所述塑封料采用环氧塑封料。
可选地，所述塑封步骤中，还包括塑封后的固化处理，固化温度为175℃，固化时间为8h。
可选地，所述研磨步骤之后和上锡步骤之前，还包括筛选步骤，所述筛选步骤通过回流焊进行筛选。
可选地，所述上锡步骤之后和切筋步骤之前，还包括冷热冲击试验步骤，所述冷热冲击试验步骤通过冷热冲击试验箱进行冷热冲击测试。
可选地，所述封装方法适用于封装二极管芯片、MOSFET芯片及IGBT芯片。
如上所述，本发明具有以下有益效果：
(1)采用铜片键合连接，降低了芯片20％～30％的导通电阻，减少了导通损耗；同时在热性
能方面，该工艺降低热阻20％～30％，大大提高其导热能力；该工艺还提高了4～6倍抗浪涌电流冲击能力；
(2)芯片依靠正面的铜片以及背面的基岛散热，其正面与背部散热面积大，主要的冷却路径
是通过裸露的基岛焊盘到电路板，以及顶部露出的铜片作为散热片，起到双面散热的效果，提高封装的散热能力；
(3)选用的塑封料为低应力、低翘曲、低吸水率的环保型塑封料，完全满足封装的高可靠性
要求。
(4)采用四个同等宽度的管脚，且管脚均匀分布，受力均匀，不仅能减少外界应力对器件的
影响，也能让器件更好的与电路板贴合,并且方便器件的焊接与返修。
附图说明
图1为本发明实施例的引线框架结构示意图；
图2为本发明一实施例中框架单元结构示意图；
图3为本发明另一实施例中框架单元结构示意图；
图4为本发明又一实施例中框架单元结构示意图；
图5为本发明一实施例的键合状态示意图；
图6为本发明实施例的键合后结构示意图；
图7为本发明实施例的研磨后结构示意图。
零件标号说明
1-框架本体；11-第一分隔孔；12-第二分隔孔；
2-框架单元；21-基岛；211-基岛网格；22-管脚组件；221-管脚部；221a-管脚网格；222-管脚；222a-第一管脚；222b-第二管脚；222c-第三管脚；222d-第四管脚；223-管脚连接
筋；23-定位孔；
100-引线框架；200-芯片；300-铜片；301-铜线；400-焊锡膏；500-塑封料；601-第一焊接位；602-第二焊接位；603-第三焊接位。
具体实施方式
以下由特定的具体实施例说明本发明的实施方式，熟悉此技术的人士可由本说明书所揭露的内容轻易地了解本发明的其他优点及功效。
须知，本说明书所附图式所绘示的结构、比例、大小等，均仅用以配合说明书所揭示的内容，以供熟悉此技术的人士了解与阅读，并非用以限定本发明可实施的限定条件，故不具技术上的实质意义，任何结构的修饰、比例关系的改变或大小的调整，在不影响本发明所能产生的功效及所能达成的目的下，均应仍落在本发明所揭示的技术内容得能涵盖的范围内。同时，本说明书中所引用的如“上”、“下”、“左”、“右”、“中间”及“一”等的用语，亦仅为便于叙述的明了，而非用以限定本发明可实施的范围，其相对关系的改变或调整，在无实质变更技术内容下，当亦视为本发明可实施的范畴。
请结合图1所示，本发明提供一种表贴式双面散热半导体功率器件的封装方法，所述表贴式双面散热半导体功率器件的引线框架100包括框架本体1和多个横向设置于框架本体1上的框架单元2，每个所述框架单元2包括一个基岛21及独立设置于基岛21底端的管脚组件22，所述管脚组件22包括多个并排设置的管脚222，每个管脚222靠近基岛21的一端设置有管脚部221；所述表贴式双面散热半导体功率器件的封装方法包括如下步骤：
提供引线框架100及芯片200；
焊锡膏400上芯，通过焊锡膏400将芯片200焊接在引线框架100各自对应的基岛21上；
键合，将芯片200与管脚部221通过铜片300相连并压焊；
清洗，对焊接有芯片200和铜片300的引线框架100进行清洗；
塑封，采用塑封料500将压焊后的引线框架100进行封装，形成塑封体，且仅露出管脚222；
研磨，对所述塑封体上表面进行研磨，露出顶部铜片300作为散热片；
上锡，对所述塑封体外部的管脚222以及外露的铜片300进行电镀上锡；
切筋、测试及印字、包装出货。
具体的，多个框架单元2呈单排排列，且每个框架单元2包括一个基岛21和位于所述基岛21底端的管脚组件22，所述管脚组件22包括多个并排设置的管脚222，每个管脚222靠近基岛21的一端设置有管脚部221，相邻管脚222之间通过管脚连接筋223连接。所述基岛21上设置有基岛网格211，管脚部221上设置有管脚网格221a，基岛21顶端设置有位于框架本体1上的定位孔23，相邻框架单元2之间设置有第一分隔孔11和第二分隔孔12，第一分隔孔11位于相邻定位孔23之间，第二分隔孔12位于相邻管脚组件22之间。
其中，每个框架单元2的管脚组件22中管脚222数量为4个，各个所述管脚222沿横向均匀分布，且各个所述管脚222的宽度和厚度尺寸相同。此种结构，管脚222均匀分布，保证受力均匀，不仅能减少外界应力对器件的影响，能让器件更好的与电路板贴合，并且方便器件的焊接与返修。
其中，每个所述框架单元2中各个管脚部221之间相互独立、或者两个相邻管脚部221连接、或者三个相邻管脚部221连接。如图2至图4所示，图2中为G-KS-S-S型管脚222(全镀镍)框架单元2示意图，该框架单元2中各个管脚部221之间相互独立，即第一管脚222a、第二管脚222b、第三管脚222c及第四管脚222d各自对应的管脚部221均相互独立；图3中为G-KS-S型管脚222(全镀镍)框架单元2示意图，该框架单元2中第一管脚222a和第二管脚222b对应的管脚部221相互独立，第三管脚222c和第四管脚222d对应的管脚部221连接为一体；图4中为G-S型(全镀镍)框架单元2示意图，该框架单元2中第一管脚222a对应的管脚部221独立设置，第二管脚222b、第三管脚222c和第四管脚222d对应的管脚部221连接为一体。
所述表贴式双面散热半导体功率器件的封装方法适用于封装二极管芯片200、MOSFET芯片200及IGBT芯片200。
下面以图1所示的引线框架100，以封装MOSFET芯片200为例进行说明。
步骤S1：提供引线框架100及芯片200，准备封装。具体的，多个框架单元2沿横向设置于框架本体1扇给，连在一起组成一个引线框架100整体；引线框架100中的多个框架单元2同时进行封装，封装时，一个框架单元2对应一个MOSFET芯片200，形成一个光伏旁路模块。
要获取芯片200，需执行划片工艺。采用蓝膜将晶圆从背部固定，使用金刚石刀片将芯片200(如MOSFET)从晶圆上沿着划片道分离开，得到多个独立的芯片200(如MOSFET)；
步骤S2：焊锡膏400上芯，通过焊锡膏400将芯片200焊接在引线框架100各自对应的基岛21上。在引线框架100的基岛21上涂抹焊锡膏400，将单个芯片200(如MOSFET)固定在引线框架100的基岛21上；其中，沿着芯片200的漏极将芯片200固定在引线框架100的基岛21上，使芯片200的漏极与引线框架100的基岛21电连接。焊锡膏可采用高铅焊锡膏(PbSn2Ag2.5)或者无铅焊锡膏(SnAg25Sb10)。
步骤S3：键合，将芯片200与管脚部221通过铜片300相连并压焊。如图5所示，在引线框架100的管脚部221以及芯片200表面涂抹焊锡膏400，将铜片300的两端分别与芯片200和引线框架100的管脚部221进行连接，最后将器件经过真空焊接炉焊接完成。此方法通过芯片200与管脚222的连接采用铜片300连接方式，取代芯片200和管脚222间的标准引线键合方式，减少了导通损耗；同时，在热性能方面，降低热阻，大大提高其导热能力；并且，提高了抗浪涌电流冲击能力。管脚222焊接处无需镀银，可以充分节省镀银及镀银不良产生的成本费用。
具体的，所述键合步骤包括，将芯片200的栅极与其中一个管脚部221电连接，将芯片200的源极与其余管脚部221电连接。如图5所示，采用铜线301将芯片200的栅极与左侧的管脚部221电连接，采用铜片300将芯片200的源极与其余三个管脚部221电连接。
其中，所述键合步骤中，如图6所示，所述铜片300的一端与芯片200在第一焊接位601焊接，另一端与管脚部221在第二焊接位602焊接，具体的，采用焊接劈刀在芯片200上压出与铜条宽带一致的第一焊接位601，将铜片300的一端与芯片200焊接；再用焊接劈刀在管脚部221上压出与铜条宽带一致的第二焊接位602，将铜片300的另一端与管脚部221焊接；芯片200背面设置的引线框架100作为第一散热面，铜片300在芯片200正面形成第二散热面，二者共同构成双面散热结构，芯片200可依靠正面的铜片300以及背面的基岛21散热，起到双面散热的效果，提高封装的散热能力。对于尺寸规格较大的芯片200而言，可相应增加铜片300的尺寸。但应确保铜片300与芯片200接触的尺寸不超出芯片200的外轮廓，以避免短路。
并且，所述铜片300的上表面为平面，且在焊接位置处向下凸出，所述铜片300的底部与芯片200在第三焊接位603焊接，所述第三焊接位603设置于第一焊接位601和第二焊接位602之间，且所述铜片300在第三焊接位603和第一焊接位601处的凸出高度相等。具体的，焊接劈刀在芯片200上还可压出第三焊接位603，使得铜片300的一端与芯片200焊接，另一端与管脚部221焊接，且铜片300还可在第三焊接位603与芯片200焊接，从而形成两个等高的凸出部分，以保证铜片300焊接的可靠性和整体强度。
步骤S4：清洗。对焊接有芯片200和铜片300的引线框架100，通过等离子清洗机进行清洗，利用等离子体中活性粒子的“活化作用”达到去除物体表面污渍的目的。
步骤S5：塑封，采用塑封料500将压焊后的引线框架100进行封装，形成塑封体。此次封装为贴片式器件，所述塑封料500采用环氧塑封料500，塑封料500更加着重考虑的参数为应力和吸水率；选用住友7XXX系列、蔼司蒂9XXX等同等规格系列的塑封料500，该系列塑封料500是一种高可靠性、低应力、低翘曲、低吸水率的环保型塑封料500。
所述塑封步骤中，还包括塑封后的固化处理，使其塑封料500内部在高温环境下得到完全反应，固化温度为175℃，固化时间为8h。
塑封得到的塑封体将芯片200以及铜片300完全包覆住，以便于进行密封保护；且塑封体仅包覆住了框架单元2的正面部分，其背面还是完全裸露的，便于散热。
步骤S6：研磨。参阅图7，对塑封体的上表面进行研磨，使得键合步骤中的顶部铜片300露出，作为顶部散热片。通过使铜片300外露作为散热片，结合芯片200背侧基岛21的散热，二者起到双面散热的作用，提高散热效果。如此，得到光伏旁路封装模块，此器件为表面贴装器件，主要的冷却路径是通过芯片200背侧裸露的基岛21焊盘到电路板，以及顶部露出的铜片300作为散热片，起到双面散热的效果，提高封装的散热能力。
步骤S7：筛选。所述筛选步骤通过回流焊工艺进行筛选。通过回流焊工艺将塑封体内部隐藏的失效问题提前暴露出来，防止隐藏式不良品流入到客户端，使良品率得到进一步的提升；如采用客户实际生产过程中所用的回流曲线，本实施例中，采用260℃回流焊曲线对产品进行筛选，模拟1～3次回流焊。
步骤S8：上锡。对塑封体外部的管脚222以及外露的铜片300进行电镀上锡，防止管脚222以及作为散热片的铜片300在存储、运输过程中氧化，提高产品在客户端的焊接良率(过厚的氧化层会严重影响焊料与框架的润湿性)。
步骤S9：冷热冲击试验。所述冷热冲击试验步骤通过冷热冲击试验箱进行冷热冲击测试。将上锡完成后的产品放入冷热冲击试验箱进行冷热冲击测试，测试其在瞬时间内经极高温及极低温的连续环境下所能忍受的程度,在短时间内试验其因热胀冷缩所引起的化学变化或物理伤害，确认产品的品质，以便后续测试进行分选。本实施例中，将上锡完成后的产品放入冷热冲击试验箱进行5次冷热冲击测试循环。
步骤S10：切筋、测试及印字、包装出货。具体的：
S101：切筋。利用特定模具通过冲压剪切的方法将连在一起的器件分离为独立器件。
S102：测试及印字。测试独立的塑封体是否达到设计时规定的各种参数标准，测试合格的产品，利用激光在合格的塑封体上标识产品品牌、型号及生产日期。
S103：包装出货。对多个相互独立的封装后器件进行包装出货。
综上，在本发明实施例提供的表贴式双面散热半导体功率器件的封装方法中，采用铜片键合连接，降低了芯片20％～30％的导通电阻，减少了导通损耗；同时在热性能方面，该工艺降低热阻20％～30％，大大提高其导热能力；该工艺还提高了4～6倍抗浪涌电流冲击能力；芯片依靠正面的铜片以及背面的基岛散热，其正面与背部散热面积大，主要的冷却路径是通过裸露的基岛焊盘到电路板，以及顶部露出的铜片作为散热片，起到双面散热的效果，提高封装的散热能力；选用的塑封料为低应力、低翘曲、低吸水率的环保型塑封料，完全满足封装的高可靠性要求；采用四个同等宽度的管脚，且管脚均匀分布，受力均匀，不仅能减少外界应力对器件的影响，也能让器件更好的与电路板贴合，并且方便器件的焊接与返修。
上述实施例仅例示性说明本发明的原理及其功效，而非用于限制本发明。任何熟悉此技术的人士皆可在不违背本发明的精神及范畴下，对上述实施例进行修饰或改变。因此，举凡所属技术领域中具有通常知识者在未脱离本发明所揭示的精神与技术思想下所完成的一切等效修饰或改变，仍应由本发明的权利要求所涵盖。

Claims (10)

1.一种表贴式双面散热半导体功率器件的封装方法，所述表贴式双面散热半导体功率器件的引线框架包括框架本体和多个横向设置于框架本体上的框架单元，每个所述框架单元包括一个基岛及独立设置于基岛底端的管脚组件，所述管脚组件包括多个并排设置的管脚，每个管脚靠近基岛的一端设置有管脚部，其特征在于，所述封装方法包括如下步骤：
提供引线框架及芯片；
焊锡膏上芯，通过焊锡膏将芯片焊接在引线框架各自对应的基岛上；
键合，将芯片与管脚部通过铜片相连并压焊；
清洗，对焊接有芯片和铜片的引线框架进行清洗；
塑封，采用塑封料将压焊后的引线框架进行封装，形成塑封体，且仅露出管脚；
研磨，对所述塑封体上表面进行研磨，露出顶部铜片作为散热片；
上锡，对所述塑封体外部的管脚以及外露的铜片进行电镀上锡；
切筋、测试及印字、包装出货。
2.根据权利要求1所述的表贴式双面散热半导体功率器件的封装方法，其特征在于：每个所述框架单元中的管脚数量为4个，各个所述管脚沿横向均匀分布，且各个所述管脚的宽度和厚度尺寸相同。
3.根据权利要求2所述的表贴式双面散热半导体功率器件的封装方法，其特征在于：每个所述框架单元中各个管脚部之间相互独立、或者两个相邻管脚部连接、或者三个相邻管脚部连接。
4.根据权利要求1所述的表贴式双面散热半导体功率器件的封装方法，其特征在于：所述键合步骤中，所述铜片的一端与芯片在第一焊接位焊接，另一端与管脚部在第二焊接位焊接，所述铜片的上表面为平面，且在焊接位置处向下凸出，所述铜片的底部与芯片在第三焊接位焊接，所述第三焊接位设置于第一焊接位和第二焊接位之间，且所述铜片在第三焊接位和第一焊接位处的凸出高度相等。
5.根据权利要求1所述的表贴式双面散热半导体功率器件的封装方法，其特征在于：所述清洗步骤中，采用等离子清洗机对焊接有芯片和铜片的引线框架进行清洗。
6.根据权利要求1所述的表贴式双面散热半导体功率器件的封装方法，其特征在于：所述塑封步骤中，所述塑封料采用环氧塑封料。
7.根据权利要求1或6所述的表贴式双面散热半导体功率器件的封装方法，其特征在于：所述塑封步骤中，还包括塑封后的固化处理，固化温度为175℃，固化时间为8h。
8.根据权利要求1所述的表贴式双面散热半导体功率器件的封装方法，其特征在于：所述研磨步骤之后和上锡步骤之前，还包括筛选步骤，所述筛选步骤通过回流焊工艺进行筛选。
9.根据权利要求1所述的表贴式双面散热半导体功率器件的封装方法，其特征在于：所述上锡步骤之后和切筋步骤之前，还包括冷热冲击试验步骤，所述冷热冲击试验步骤通过冷热冲击试验箱进行冷热冲击测试。
10.根据权利要求1所述的表贴式双面散热半导体功率器件的封装方法，其特征在于：所述封装方法适用于封装二极管芯片、MOSFET芯片及IGBT芯片。
CN202111194004.4A 2021-10-13 2021-10-13 表贴式双面散热半导体功率器件的封装方法 Pending CN113937009A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202111194004.4A CN113937009A (zh) 2021-10-13 2021-10-13 表贴式双面散热半导体功率器件的封装方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202111194004.4A CN113937009A (zh) 2021-10-13 2021-10-13 表贴式双面散热半导体功率器件的封装方法

Publications (1)

Publication Number Publication Date
CN113937009A true CN113937009A (zh) 2022-01-14

Family

ID=79278778

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202111194004.4A Pending CN113937009A (zh) 2021-10-13 2021-10-13 表贴式双面散热半导体功率器件的封装方法

Country Status (1)

Country Link
CN (1) CN113937009A (zh)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN115995433A (zh) * 2023-03-23 2023-04-21 深圳平创半导体有限公司 功率半导体器件封装结构及其制备方法
CN116093045A (zh) * 2023-04-12 2023-05-09 上海陆芯电子科技有限公司 一种低热阻封装结构及其制备方法和应用

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103187383A (zh) * 2013-02-26 2013-07-03 山东迪一电子科技有限公司 一种肖特基二极管的封装结构
CN106098565A (zh) * 2016-07-04 2016-11-09 重庆平伟实业股份有限公司 双面散热带引脚薄型扁平封装功率半导体器件的生产方法
CN111987069A (zh) * 2020-08-28 2020-11-24 西安微电子技术研究所 一种锁胶阵列引线框架及其在芯片封装件中的应用
CN112701095A (zh) * 2020-12-15 2021-04-23 杰群电子科技（东莞）有限公司 一种功率芯片堆叠封装结构
CN112885804A (zh) * 2021-03-08 2021-06-01 重庆平伟实业股份有限公司 贴片式光伏旁路模块及其封装工艺

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103187383A (zh) * 2013-02-26 2013-07-03 山东迪一电子科技有限公司 一种肖特基二极管的封装结构
CN106098565A (zh) * 2016-07-04 2016-11-09 重庆平伟实业股份有限公司 双面散热带引脚薄型扁平封装功率半导体器件的生产方法
CN111987069A (zh) * 2020-08-28 2020-11-24 西安微电子技术研究所 一种锁胶阵列引线框架及其在芯片封装件中的应用
CN112701095A (zh) * 2020-12-15 2021-04-23 杰群电子科技（东莞）有限公司 一种功率芯片堆叠封装结构
CN112885804A (zh) * 2021-03-08 2021-06-01 重庆平伟实业股份有限公司 贴片式光伏旁路模块及其封装工艺

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN115995433A (zh) * 2023-03-23 2023-04-21 深圳平创半导体有限公司 功率半导体器件封装结构及其制备方法
CN115995433B (zh) * 2023-03-23 2023-06-23 深圳平创半导体有限公司 功率半导体器件封装结构及其制备方法
CN116093045A (zh) * 2023-04-12 2023-05-09 上海陆芯电子科技有限公司 一种低热阻封装结构及其制备方法和应用
CN116093045B (zh) * 2023-04-12 2023-12-19 上海陆芯电子科技有限公司 一种低热阻封装结构及其制备方法和应用

Similar Documents

Publication Publication Date Title
TWI450373B (zh) 雙側冷卻整合功率裝置封裝及模組，以及製造方法
US20090116197A1 (en) Method for power semiconductor module fabrication, its apparatus, power semiconductor module and its junction method
WO2016136457A1 (ja) パワーモジュール
GB1574970A (en) Integrated circuit assemblies or packages
CN113937009A (zh) 表贴式双面散热半导体功率器件的封装方法
CN109256337B (zh) 一种周长毫米级元件共晶焊接装置及焊接方法
WO2011040313A1 (ja) 半導体モジュールおよびその製造方法
WO2023221970A1 (zh) 功率模块、电源系统、车辆及光伏系统
CN109698179B (zh) 半导体装置及半导体装置的制造方法
JP7319295B2 (ja) 半導体装置
CN112885804B (zh) 贴片式光伏旁路模块及其封装工艺
CN216563091U (zh) 一种双面散热功率模块
US10541188B2 (en) Power module and manufacturing method thereof
JP2017092056A (ja) 電力半導体装置
CN115995433A (zh) 功率半导体器件封装结构及其制备方法
JP5987634B2 (ja) パワー半導体モジュール
CN114709185A (zh) 功率模块及其内部电气连接方法
CN114556550A (zh) 双面冷却功率封装结构
JP5971543B2 (ja) 半導体モジュール、及び半導体チップ実装方法
US20050086797A1 (en) Aluminum heat sink for a solid state relay having ultrasonically welded copper foil
CN110911365A (zh) 一种倒装焊封装散热结构及制造方法
CN219017645U (zh) 一种应用于平面型功率器件的封装结构
CN111146096B (zh) 一种双面散热半导体器件及其单次回流的焊接方法
CN218996705U (zh) 一种具有焊接铜排的环氧塑封半桥模块
CN220439609U (zh) 一种模块旁路二极管

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination