CN205542792U - 一种降低漏电流的GaN器件 - Google Patents
一种降低漏电流的GaN器件 Download PDFInfo
- Publication number
- CN205542792U CN205542792U CN201521094175.XU CN201521094175U CN205542792U CN 205542792 U CN205542792 U CN 205542792U CN 201521094175 U CN201521094175 U CN 201521094175U CN 205542792 U CN205542792 U CN 205542792U
- Authority
- CN
- China
- Prior art keywords
- gan device
- layer
- gan
- leakage current
- material layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Landscapes
- Junction Field-Effect Transistors (AREA)
Abstract
本实用新型公开了一种降低漏电流的GaN器件，涉及GaN功率半导体器件领域。该GaN器件自下而上依次包括衬底、AlN缓冲层、非掺杂GaN外延层、高掺杂AlGaN势垒层、高介电常数介质材料层和复合介质材料层；所述非掺杂GaN外延层和高介电常数介质材料层之间设有注入区，所述高介电常数介质材料层和复合介质材料层刻蚀并淀积有源漏电极，所述复合介质材料层刻蚀并淀积有栅电极。该GaN器件具有性能好、可靠性高等特性，进而使GaN器件可在高压大功率电力电子领域得到更广泛的应用。
Description
技术领域
本实用新型涉及GaN功率半导体器件领域。
背景技术
宽禁带半导体材料GaN具有禁带宽度宽、临界击穿电场强度大、饱和电子漂移速度高、介电常数小以及良好的温度特性和抗辐照能力良好等特点，特别是基于GaN 的AlGaN/GaN 结构具有更高的电子迁移率，使得GaN 器件具有低的导通电阻、高的工作频率，能满足下一代电力电子系统对功率器件更大功率、更高频率、更小体积和更高温工作的要求，在汽车电子、光伏逆变、白色家电等领域有广阔的应用前景。
传统GaN器件工艺制备中，由于是在欧姆接触等高温工艺完成后，采用二氧化硅或氮化硅材料直接在GaN材料表面进行钝化，因此在界面处存在较多缺陷，从而引入大量的界面电荷和界面态，这就成为了漏电的通道，从而产生了关态时漏源电极之间漏电流大和栅极漏电大等问题，降低了GaN器件的击穿电压，严重影响了器件性能和可靠性，限制了GaN器件在高压、大电流等电力电子领域的应用。
实用新型内容
本实用新型所要解决的技术问题是提供一种降低漏电流的GaN器件，该GaN器件通过生长一层高介电常数材料层，降低界面态，抑制表面漏电流，从而降低GaN器件源漏关态漏电流，进而使GaN器件可在高压大功率电力电子领域得到更广泛的应用。
为解决上述技术问题，本实用新型所采取的技术方案是：一种降低漏电流的GaN器件，该GaN器件自下而上依次包括衬底、AlN缓冲层、非掺杂GaN外延层、掺杂AlGaN势垒层、高介电常数介质材料层和复合介质材料层；所述非掺杂GaN外延层和高介电常数介质材料层之间设有注入区，所述高介电常数介质材料层和复合介质材料层刻蚀并淀积有源漏电极，所述复合介质材料层刻蚀并淀积有栅电极。
进一步优化的技术方案为衬底可以为蓝宝石、SiC或者Si，非掺杂GaN外延层厚度为1-3μm，掺杂AlGaN势垒层厚度为20nm，Al组分为20%，掺杂浓度2-3×1018cm-3。
进一步优化的技术方案为所述注入区注入的离子为Al+、He+。
进一步优化的技术方案为所述高介电常数介质材料层为氧化铝或者氧化铪，厚度范围为1-3nm；并采用原子层淀积的方法生长。
进一步优化的技术方案为所述复合介质材料层为二氧化硅和氮化硅，厚度范围为50-100nm，并采用低压化学气相淀积的方法生长。
进一步优化的技术方案为所述源漏电极的电极材料为Ti/Al/Ni/Au或Ti/W/Pt/Au。
进一步优化的技术方案为所述栅电极的电极材料为Ni/Au。
采用上述技术方案所产生的有益效果在于：本实用新型的GaN器件制备工艺简单，易实现，并且与现有GaN工艺兼容，不会增加额外的成本，GaN器件的制备过程中，在欧姆接触等高温工艺之前，通过生长一层超薄高介电常数材料并进行退火，可以降低界面态，抑制表面漏电流，从而降低GaN器件源漏关态漏电流，同时，这层超薄高介电常数还可以降低栅极漏电流；可提高器件的性能和可靠性，使GaN器件在高压大功率的电力电子领域得到更广泛的应用。
附图说明
图1是本实用新型GaN器件结构示意图；
图2是图1的GaN器件的击穿曲线图；
其中，1衬底，2 AlN缓冲层，3非掺杂GaN外延层，4掺杂AlGaN势垒层，5注入区，6高介电常数介质材料层，7复合介质材料层，8源漏电极，9栅电极。
具体实施方式
下面结合附图和具体实施方式对本实用新型作进一步详细的说明。在图中，为了方便说明，放大或缩小了层和区域的厚度，所示尺寸比例并不代表实际尺寸比例关系。尽管这些图并不能准确的反应器件的实际尺寸，但是它们还是完整反应了各个区域和结构之间的相互位置关系。
如图1所示，本实用新型是一种降低漏电流的GaN器件，该GaN器件自下而上依次包括衬底1、AlN缓冲层2、非掺杂GaN外延层3、掺杂AlGaN势垒层4、高介电常数介质材料层6和复合介质材料层7；所述非掺杂GaN外延层3和高介电常数介质材料层6之间设有注入区5，所述高介电常数介质材料层6和复合介质材料层7刻蚀并淀积有源漏电极8，所述复合介质材料层7刻蚀并淀积有栅电极9。
进一步优化的实施例为衬底1可以为蓝宝石、SiC或者Si，非掺杂GaN外延层3厚度为1-3μm，掺杂AlGaN势垒层4厚度为20nm，Al组分为20%，掺杂浓度2-3×1018cm-3。
进一步优化的实施例为所述注入区5注入的离子为Al+、He+，通过台面光刻，在掺杂AlGaN势垒层4上注入区5进行台面注入隔离，注入离子为Al+、He+。
进一步优化的实施例为所述高介电常数介质材料层6为氧化铝或者氧化铪，厚度范围为1-3nm；并采用原子层淀积的方法生长。
原子层淀积氧化铝时，选用三甲基铝（TMA）和水（H2O）作为金属源和氧源，反应温度为200-300℃，气压5-10托，单步反应时间100ms，总共反应15-20个周期。
原子层淀积氧化铪时，选用四乙基甲基氨基铪（TEMAH）和水（H2O）作为金属源和氧源，反应温度为200-300℃，气压5-10托，单步反应时间300ms，总共反应15-20个周期。
进一步优化的实施例为所述复合介质材料层7为二氧化硅和氮化硅，厚度范围为50-100nm，并采用低压化学气相淀积的方法生长。
其中二氧化硅采用低压化学气相淀积（LPCVD）的方法生长，反应气体为硅烷和氧气，生长温度为300-450℃，工作压力为0-1 托，生长厚度10-50nm。氮化硅同样采用LPCVD的方法生长，反应气体为二氯甲硅烷（SiH2Cl2）与氨气（NH3），生长温度为700-800℃，工作压力为0-1 托，生长厚度20-50nm。
进一步优化的实施例为所述源漏电极8的电极材料为Ti/Al/Ni/Au或Ti/W/Pt/Au。
刻蚀复合介质材料层7和高介电常数介质材料层6，刻蚀出源漏电极通孔，淀积金属形成源漏电极8；
采用干法刻蚀（SF6＋O2）工艺刻蚀复合介质材料层7和高介电常数材料层6，形成源漏电极通孔。在干法刻蚀工艺步骤中，需要调节反应气体的组分，以控制刻蚀速率和选择比。
源漏电极8可以为传统半导体器件欧姆接触电极材料，如钛、铝、铂、金等金属或者它们之间的合金。其制作工艺可以采用真空蒸发、磁控溅射、电子束蒸发等多种工艺。
进一步优化的实施例为所述栅电极9的电极材料为Ni/Au。光刻并刻蚀复合介质材料层7，刻蚀出栅极槽，淀积金属形成栅电极9；
采用干法刻蚀（SF6＋O2）工艺刻蚀复合介质材料层7，形成栅极槽；在干法刻蚀工艺步骤中，需要调节反应气体的组分，以控制刻蚀速率和选择比，同时要求精确控制刻蚀时间，避免过刻蚀。
栅电极9可以为传统半导体器件肖特基接触电极材料，如镍、铂、金等金属或者它们之间的合金。其制作工艺可以采用真空蒸发、磁控溅射、电子束蒸发等多种工艺。
对于原子层淀积：
与其他薄膜淀积方式相比，原子层淀积能够精确控制薄膜的厚度和组分。同时淀积薄膜与衬底有陡直的界面，能够在大面积上淀积厚度均匀、无晶粒晶界及保形性优良的超薄薄膜。此外原子层淀积技术所需的工艺温度远低于其他化学气相淀积方法，一般都在400℃以下，可以在相对低的工艺温度下生长高质量的薄膜，是一种非常有前景的薄膜制备方法。
原子层淀积是一种气-固相反应，每一步的生长都是自限制，最大特点是每个步骤仅生长一个单原子层。原子层淀积具有很好的三维保形性，100%台阶覆盖，良好的厚度均匀性，大面积淀积下薄膜无针孔，低缺陷密度，很好的粘附性，低应力，对衬底无损伤，生产效率高，低成本等优点，其薄膜质量远高于溅射，和电子束蒸发所获得的Al2O3。并且原子层淀积Al2O3能够与AlGaN形成高质量的Al2O3/AlGaN界面，可以作为良好的钝化介质。另外Al2O3还具有大禁带宽度（9eV），高介电常数（~9），高击穿电场（8MV/cm），很好的热稳定性（在1000℃高温下仍保持无定型），与AlGaN之间有很好的化学稳定性（相互之间无扩散）的优点。原子层淀积在控制薄膜的均匀性、厚度、以及介质质量等方面有较大优势，是目前生长高介电常数介质最好的方法之一。
图2是采用本实用新型GaN功率开关器件的电压击穿曲线，栅极施加负电压使器件关断，漏极施加高压，源极接地，测得的电流为器件的关态漏电流。从图2中可以看出，淀积超薄氧化铝介质层后，器件漏电流明显降低，同时击穿电压得到了提高。
对所公开的实施例的上述说明，使本领域专业技术人员能够实现或使用本实用新型。对这些实施例的多种修改对本领域的专业技术人员来说将是显而易见的，本文中所定义的一般原理可以在不脱离本实用新型的精神或范围的情况下，在其它实施例中实现。因此，本实用新型将不会被限制于本文所示的这些实施例，而是要符合与本文所公开的原理和新颖特点相一致的最宽的范围。
Claims (7)
1.一种降低漏电流的GaN器件，其特征在于：该GaN器件自下而上依次包括衬底（1）、AlN缓冲层（2）、非掺杂GaN外延层（3）、掺杂AlGaN势垒层（4）、高介电常数介质材料层（6）和复合介质材料层（7）；所述非掺杂GaN外延层（3）和高介电常数介质材料层（6）之间设有注入区（5），所述高介电常数介质材料层（6）和复合介质材料层（7）刻蚀并淀积有源漏电极（8），所述复合介质材料层（7）刻蚀并淀积有栅电极（9）。
2.根据权利要求1所述的一种降低漏电流的GaN器件，其特征在于：衬底（1）可以为蓝宝石、SiC或者Si，非掺杂GaN外延层（3）厚度为1-3μm，掺杂AlGaN势垒层（4）厚度为20nm。
3.根据权利要求1所述的一种降低漏电流的GaN器件，其特征在于：所述注入区（5）为P型注入区。
4.根据权利要求1所述的一种降低漏电流的GaN器件，其特征在于：所述高介电常数介质材料层（6）为氧化铝或者氧化铪，厚度范围为1-3nm。
5.根据权利要求1所述的一种降低漏电流的GaN器件，其特征在于：所述复合介质材料层（7）为二氧化硅和氮化硅，厚度范围为50-100nm。
6.根据权利要求1所述的一种降低漏电流的GaN器件，其特征在于：所述源漏电极（8）的电极材料为钛、铝、镍、金、钨或铂金属。
7.根据权利要求1所述的一种降低漏电流的GaN器件，其特征在于：所述栅电极（9）的电极材料为镍或金。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201521094175.XU CN205542792U (zh) | 2015-12-26 | 2015-12-26 | 一种降低漏电流的GaN器件 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201521094175.XU CN205542792U (zh) | 2015-12-26 | 2015-12-26 | 一种降低漏电流的GaN器件 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN205542792U true CN205542792U (zh) | 2016-08-31 |
Family
ID=56762895
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201521094175.XU Active CN205542792U (zh) | 2015-12-26 | 2015-12-26 | 一种降低漏电流的GaN器件 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN205542792U (zh) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN107170800A (zh) * | 2017-05-19 | 2017-09-15 | 北京华进创威电子有限公司 | 一种复合钝化层栅场板GaN HEMT元胞结构及器件 |
-
2015
- 2015-12-26 CN CN201521094175.XU patent/CN205542792U/zh active Active
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN107170800A (zh) * | 2017-05-19 | 2017-09-15 | 北京华进创威电子有限公司 | 一种复合钝化层栅场板GaN HEMT元胞结构及器件 |
| CN107170800B (zh) * | 2017-05-19 | 2023-09-05 | 北京华进创威电子有限公司 | 一种复合钝化层栅场板GaN HEMT元胞结构及器件 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP5636867B2 (ja) | 半導体装置及び半導体装置の製造方法 | |
| CN109004029A (zh) | 具有金属氧化物/二氧化硅叠栅的GaN基MOS-HEMT器件及其制备方法 | |
| CN105810728B (zh) | 增强型鳍式绝缘栅高电子迁移率晶体管 | |
| CN110648914B (zh) | 一种提升氮化镓晶体管击穿电压的方法 | |
| CN101414623B (zh) | 槽栅型源-漏复合场板异质结场效应晶体管及其制作方法 | |
| CN110581068A (zh) | 一种使用栅介质去实现低导通电阻的增强型氮化镓晶体管的方法 | |
| CN106876443A (zh) | 高击穿电压的氮化镓高电子迁移率晶体管及其形成方法 | |
| CN108054208A (zh) | 横向型氮化镓基场效应晶体管及其制作方法 | |
| CN101414622B (zh) | 基于源场板和漏场板的复合场板异质结场效应晶体管 | |
| TW201901750A (zh) | 半導體裝置之製造方法及半導體裝置 | |
| CN110957375A (zh) | 基于离子注入边缘终端的垂直AlN肖特基二极管及制作方法 | |
| CN105428235A (zh) | 一种降低GaN器件漏电流的方法 | |
| CN109659352A (zh) | 一种高电子迁移率晶体管及其制备方法 | |
| CN205542792U (zh) | 一种降低漏电流的GaN器件 | |
| CN114156339A (zh) | 基于复合沟道结构的双向阻断hemt及其制备方法 | |
| CN208368513U (zh) | 基于金属氧化物/二氧化硅叠栅的GaN基MOS-HEMT器件 | |
| CN105374869A (zh) | 具有原位栅介质的AlGaN/GaN异质结器件及其制作方法 | |
| CN117352543A (zh) | 一种石墨烯/GaN/AlGaN整流芯片及其制备方法 | |
| CN110890423A (zh) | 一种高压氮化镓功率器件结构及其制备方法 | |
| CN111063724A (zh) | 基于漂移区多层渐变掺杂的垂直AlN肖特基二极管及制作方法 | |
| CN110676172A (zh) | 一种实现低导通电阻的增强型氮化镓晶体管的方法 | |
| CN109786438A (zh) | 一种高电子迁移率晶体管及其制备方法 | |
| CN101414637B (zh) | 凹槽绝缘交叠栅异质结场效应晶体管 | |
| CN109285881A (zh) | 高电子迁移率晶体管 | |
| CN114597266A (zh) | 具有混合p型材料欧姆阴极的横向肖特基势垒二极管 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C14 | Grant of patent or utility model | ||
| GR01 | Patent grant |