WO2012057196A1 - 電荷注入特性が高い有機薄膜トランジスタ - Google Patents

電荷注入特性が高い有機薄膜トランジスタ Download PDF

Info

Publication number
WO2012057196A1
WO2012057196A1 PCT/JP2011/074659 JP2011074659W WO2012057196A1 WO 2012057196 A1 WO2012057196 A1 WO 2012057196A1 JP 2011074659 W JP2011074659 W JP 2011074659W WO 2012057196 A1 WO2012057196 A1 WO 2012057196A1
Authority
WO
WIPO (PCT)
Prior art keywords
conductive layer
film transistor
layer
organic thin
thin film
Prior art date
Application number
PCT/JP2011/074659
Other languages
English (en)
French (fr)
Inventor
智紀 松室
Original Assignee
住友化学株式会社
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 住友化学株式会社 filed Critical 住友化学株式会社
Publication of WO2012057196A1 publication Critical patent/WO2012057196A1/ja

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K10/00—Organic devices specially adapted for rectifying, amplifying, oscillating or switching; Organic capacitors or resistors having potential barriers
    • H10K10/80—Constructional details
    • H10K10/82—Electrodes
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K10/00—Organic devices specially adapted for rectifying, amplifying, oscillating or switching; Organic capacitors or resistors having potential barriers
    • H10K10/40—Organic transistors
    • H10K10/46—Field-effect transistors, e.g. organic thin-film transistors [OTFT]
    • H10K10/462—Insulated gate field-effect transistors [IGFETs]
    • H10K10/466—Lateral bottom-gate IGFETs comprising only a single gate

Definitions

  • the present invention relates to an organic thin film transistor, and more particularly to an organic thin film transistor having a bottom gate / bottom contact structure.
  • organic semiconductors oxide semiconductors, microcrystalline silicon semiconductors, low-temperature polysilicon semiconductors that can be applied with solutions, and the like are being actively studied as materials for next-generation thin film active devices.
  • an organic semiconductor has a high mechanical strength against bending and the like, and can be formed into a layer by a coating method at a low temperature, which is superior to other semiconductor materials in manufacturing an element using a flexible substrate.
  • FIG. 22 is a cross-sectional view showing a layer structure of an organic thin film transistor having a bottom gate / bottom contact structure using an organic semiconductor.
  • a substrate 1, a gate electrode 2 formed on the substrate 1, a gate insulating layer 3 formed on the gate electrode 2, and a channel portion on the gate insulating layer 3 are formed.
  • a source electrode 7 and a drain electrode 7, an organic semiconductor layer 8 formed on the source electrode 7 and the drain electrode 7, and an overcoat 10 covering the entire element are provided.
  • the source / drain electrodes and the channel forming portion of the organic semiconductor layer are arranged on the same plane, which is also called a coplanar type.
  • FIG. 23 is a cross-sectional view showing a layer structure of an organic thin film transistor having a bottom gate / top contact structure using an organic semiconductor.
  • the organic thin film transistor includes a substrate 1, a gate electrode 2 formed on the substrate 1, a gate insulating layer 3 formed on the gate electrode 2, an organic semiconductor layer 8 formed on the gate insulating layer 3, A source electrode 7 and a drain electrode 7 formed on the organic semiconductor layer 8 with a channel portion interposed therebetween, and an overcoat 10 covering the entire element are provided.
  • the source / drain electrodes and the channel forming portion of the organic semiconductor layer are arranged in different planes, and is also called a staggered type.
  • a top gate / bottom contact type structure in which the arrangement of layers is upside down from the structure of FIG. 23 is also used.
  • the staggered device carriers flow from the source electrode through the bulk of the organic semiconductor, then through the interface between the gate insulating layer where the channel formation portion exists and the organic semiconductor, and then flow through the bulk of the organic semiconductor to the drain. To the electrode. Therefore, when the short channel is used, a high resistance value of the organic semiconductor bulk becomes a factor for remarkably reducing the transistor characteristics.
  • the coplanar structure has an advantage that the resistance of the organic semiconductor bulk becomes 0, and the coplanar structure is widely used for fine elements.
  • the contact area between the source / drain electrodes and the channel formation part of the organic semiconductor is small compared to the staggered structure, and the contact resistance between them is a critical factor that determines the characteristics.
  • a metal material layer having excellent adhesion to an organic insulating material is formed on the surface of the gate insulating layer, and a metal material layer that forms ohmic contact with the organic semiconductor is formed on the lateral portion thereof.
  • Patent Document 1 an element formed by forming a source / drain electrode
  • the metal material layer is formed by a lift-off method, and there is a problem that the photolithography process and the total number of masks increase.
  • An object of the present invention is to provide an organic thin film transistor having a bottom-gate / bottom-contact structure which has excellent transistor characteristics and can be easily increased in area, and a method for manufacturing the same.
  • the present invention includes a gate electrode, a gate insulating layer covering the gate electrode on the gate electrode, a source electrode and a drain electrode on the gate insulating layer, and further on the gate insulating layer.
  • An organic thin film transistor having a bottom-gate / bottom-contact structure having an organic semiconductor layer covering a region sandwiched between the source electrode and the drain electrode and covering at least part of the source electrode and the drain electrode.
  • the source electrode and the drain electrode are composed of a first conductive layer on the gate insulating layer and a second conductive layer on the first conductive layer,
  • the first conductive layer includes at least one material selected from the group consisting of tungsten oxide, silver oxide, copper oxide, zinc oxide, silver salt, silver and copper, and is formed using a coating method.
  • the end of the first conductive layer provides an organic thin film transistor located inside the end of the second conductive layer.
  • interval from the edge part of the said 2nd conductive layer to the edge part of a 1st conductive layer is 1 nm or more and 500 nm or less.
  • the first conductive layer includes one or more materials selected from the group consisting of tungsten oxide, zinc oxide, and silver oxide
  • the second conductive layer includes a metal or an alloy.
  • the first conductive layer is a tungsten oxide layer formed from tungsten alkoxide by a sol-gel method, wherein the valence of tungsten is pentavalent or a combination of pentavalent and hexavalent.
  • the first conductive layer is made of only tungsten oxide
  • the second conductive layer is made of silver, copper, or an alloy of silver, copper and palladium.
  • the first conductive layer of the source electrode and the first conductive layer of the drain electrode are made of copper, and the second conductive layer of the source electrode and the second conductive layer of the drain electrode are made of gold.
  • the film thicknesses of the first conductive layer of the source electrode and the first conductive layer of the drain electrode are the same or different and are 1 to 100 nm.
  • the present invention provides a circuit including the organic thin film transistor described above.
  • the present invention also provides an active matrix display device in which circuits including any of the organic thin film transistors described above are arranged in a matrix.
  • the present invention also includes a step of forming a gate electrode and a gate insulating layer covering the gate electrode on the substrate;
  • a first conductive layer containing at least one material selected from the group consisting of tungsten oxide, silver oxide, copper oxide, zinc oxide, silver salt, silver, and copper is formed on the gate insulating layer using a coating method.
  • the organic thin film transistor of the bottom gate / bottom contact structure of the present invention is of a coplanar type but has an element structure close to a stagger type, whereby the contact resistance between the organic semiconductor layer and the electrode layer is reduced and the transistor characteristics are excellent.
  • the organic thin film transistor is suitable for forming the gate insulating layer with an organic material.
  • the organic thin film transistor can be manufactured by a method that can easily increase the area.
  • the organic thin film transistor of the present invention includes a substrate 1, a gate electrode 2 disposed on the substrate 1, a gate insulating layer 3 disposed on the gate electrode 2 and covering the gate electrode 2, A source electrode and a drain electrode disposed on the gate insulating layer 3; and covering a region sandwiched between the source electrode and the drain electrode of the gate insulating layer 3, and the source electrode and the drain electrode An organic thin film transistor having an organic semiconductor layer 8 covering the drain electrode and having a bottom gate / bottom contact structure, wherein the source electrode and the drain electrode are the first conductive layer 4 and the first conductive layer on the gate insulating layer 3.
  • this 1st conductive layer 4 is 1 or more types of materials chosen from the group which consists of tungsten oxide, silver oxide, copper oxide, zinc oxide, silver salt, silver, and copper
  • the See it is those formed by using a coating method, and the end portion of the first conductive layer 4 is characterized in that is located inside the end portion of the second conductive layer 5.
  • FIG. 1 is a cross-sectional view showing the structure of an organic thin film transistor according to an embodiment of the present invention.
  • This organic thin film transistor has a gate electrode 2 and a gate insulating layer 3 covering the gate electrode 2, and a source electrode and a drain electrode comprising a first conductive layer 4 and a second conductive layer 5 on the gate insulating layer 3. 7, an organic semiconductor layer 8 between the source / drain electrodes, and a protective layer 10 covering the organic semiconductor layer 8.
  • the gate electrode 2 As a material of the gate electrode 2, a highly conductive metal and its alloy are preferably used. For example, high melting point metal alloys, oxides, and nitrides having high electro-stress migration resistance. Further, in order to adjust the work function of the metal surface, the gate electrode 2 may have a laminated structure or a surface modification treatment as necessary.
  • the refractory metal refers to a metal having a melting point of 1000 ° C. or higher.
  • the gate electrode 2 may be formed on the whole or a part of its surface using a plate-like or sheet-like material as a substrate.
  • the gate electrode 2 is formed on a part of the surface of the substrate by patterning by a commonly used method such as a photolithography method or a printing method.
  • a flexible sheet-like material is used as the substrate 1.
  • flexible sheet materials include polyimide (PI), polyethylene terephthalate (PET), polycarbonate (PC), polyethylene naphthalate (PEN), aromatic polyethersulfone (PES), liquid crystal polymer (LCP), and the like, stainless steel Examples thereof include a metal foil such as steel, and a thin glass that can be bent by etching.
  • examples of the material used for the substrate 1 include glass and metal.
  • a protective layer may be provided between the substrate 1 and the gate electrode 2 as necessary.
  • the gate insulating layer 3 is formed from a material having a high dielectric constant.
  • examples of the inorganic material include a silicon thermal oxide film.
  • the gate insulating layer 3 includes an organic insulating material
  • examples of the organic insulating material include fluorine atoms such as PMMA (polymethyl methacrylate), polystyrene, polyethylene, polyimide, polyvinyl alcohol, polyester, polyvinyl chloride, polyvinyl phenol, and cyanoethyl pullulan. Resin such as “Cytop” (registered trademark) manufactured by Asahi Glass Co., and “TEFLON” (registered trademark) manufactured by Dupont. Moreover, you may use the copolymer which has a repeating unit contained in these resin, the composition containing this resin or this copolymer.
  • the copolymer preferably includes a repeating unit having no polarization such as a repeating unit derived from styrene, and the composition preferably includes a polymer compound having no polarization such as polystyrene.
  • the gate insulating layer 3 containing an organic insulating material is laminated on the gate electrode 2 by, for example, a method of applying and drying a solution containing an organic insulating material and a solvent.
  • a solution coating method include spin coating, dip coating, blade coating, capillary coating, slit coating, spray coating, and printing.
  • the organic insulating material is preferably crosslinked and cured by light or heat, and when the patterning is performed, it is more preferable that the organic insulating material has photosensitivity.
  • the organic insulating material a material having no polarization is preferable, and a material having a dielectric constant of 1.5 (F / m) or more is preferable.
  • the organic insulating material may be dried to form a film to ensure a high withstand voltage.
  • the organic insulating material is inactive and insoluble with respect to the solvent used in the production of the organic thin film transistor.
  • the source / drain electrode 7 has a laminated structure composed of the first conductive layer 4 and the second conductive layer 5.
  • each layer can have a different function.
  • a function of the first conductive layer 4 a function as an adhesion layer having an effect of improving the adhesion between the gate insulating layer 3 and the source / drain electrodes 7, and metal atoms of the second conductive layer 5 diffuse into the gate insulating layer 3. It is possible to provide a function as a barrier layer that prevents the occurrence of a failure, or to provide a function of a charge injection layer to the organic semiconductor layer in either the first conductive layer 4 or the second conductive layer 5. .
  • the first conductive layer 4 is formed on the organic insulating layer (that is, laminated as a continuous layer)
  • a coating method a printing method, an electroless plating method, or an atomic layer deposition method. It is more preferable to use By using these methods, process damage to the gate insulating layer 3, particularly the gate insulating layer 3 containing an organic insulating material is reduced.
  • the material In order to form the first conductive layer 4 by the coating method, the material needs to be ink. Furthermore, in order to obtain the effect of the present invention, it is preferable to use an inorganic conductive layer in which unnecessary portions can be easily removed from the ink state in a subsequent process.
  • Tungsten oxide, silver oxide, copper oxide, silver salt, silver and copper can be converted from an ink state to an inorganic conductive layer by firing at a relatively low temperature, and can be applied to a resin substrate such as a flexible substrate.
  • tungsten oxide can be easily formed into a sol-gel solution at a temperature of about 150 to 200 ° C. by the sol-gel method.
  • Silver oxide can be reduced by immersing it in an ethanol solution and subjecting it to ultrasonic treatment.
  • reaction occurs, and further, it is known that it is reduced to silver by performing a heat treatment at less than 200 ° C. using a highly reducing alcohol (for example, triethylene glycol) as a solvent. Yes. Further, the best material is tungsten oxide, and the etching selectivity can be obtained relatively easily with respect to the metal material used in the second conductive layer 5.
  • a highly reducing alcohol for example, triethylene glycol
  • process damage means that operations and processes for producing an organic thin film transistor damage its constituent members.
  • metal or the like is directly deposited on the gate insulating layer by physical vapor deposition (PVD)
  • PVD physical vapor deposition
  • the insulating material contained in the gate insulating layer is damaged by the energy of metal vapor.
  • damage is significant.
  • the first conductive layer 4 is preferably formed by applying a solution containing a conductive material and a solvent on the gate insulating layer 3 and drying it as shown in FIG.
  • the first conductive layer 4 includes, for example, polymetalloxane that can be formed from metal alkoxide by a sol-gel method.
  • metal alkoxide include titanium, aluminum, tungsten, niobium, zirconium, vanadium, and tantalum.
  • a preferred metal alkoxide is tungsten alkoxide.
  • the tungsten oxide layer can be easily etched with an alkaline solution that is an orthogonal solvent with respect to the gate insulating layer 3 and the second conductive layer 5, and the first conductive layer 4 that has become unnecessary can be easily removed from the surface of the gate insulating layer 3. can do.
  • tungsten alkoxide examples include tungsten (V) methoxide, tungsten (V) ethoxide, tungsten (V) isopropoxide, tungsten (V) butoxide, and the like.
  • the valence of tungsten in tungsten oxide obtained from these tungsten alkoxides is pentavalent.
  • Tungsten oxide obtained from tungsten alkoxide has the advantage that the etching time can be shortened because it dissolves very well in an alkaline solution. Furthermore, if the etching time is too short, the solubility can be changed by changing the valence of tungsten in tungsten oxide by applying ozone UV or O 2 plasma, etc., so it is easy to increase the etching time.
  • the WO 3 layer can be easily obtained by the coating method without using a reactive sputtering method or the like.
  • the firing temperature can be as low as 150 ° C., it can be applied to a flexible substrate or the like.
  • the tungsten valence in the tungsten oxide of the first conductive layer 4 obtained in this manner is hexavalent tungsten oxide in the vicinity of the end of the second conductive layer 5 where the influence of UV / O 3 due to ozone UV treatment is strong.
  • the first conductive layer 4 of tungsten oxide finally obtained is a combination of pentavalent and hexavalent.
  • the first conductive layer 4 is a tungsten oxide layer formed from tungsten alkoxide by a sol-gel method, wherein the tungsten valence is pentavalent or a combination of pentavalent and hexavalent. is there.
  • the solvent of the sol-gel solution used dissolves or disperses the metal alkoxide used and exhibits volatility at room temperature.
  • an orthogonal solvent orthogonal solvent
  • examples of such a solvent include propylene glycol monomethyl ether acetate (hereinafter sometimes referred to as “PGMEA”) and aromatic compounds having a fluorine atom.
  • PGMEA propylene glycol monomethyl ether acetate
  • aromatic compounds having a fluorine atom when the gate insulating layer 3 has a fluororesin, it is necessary to uniformly form a smooth film on the surface having a surface free energy of 30 mN / m or less.
  • An aromatic compound for example, 2,3,4,5,6-pentafluorotoluene (also known as perfluorotoluene)).
  • the sol-gel solution may contain a metal alkoxide stabilizer in order to improve the uniformity and surface smoothness of the formed layer.
  • Metal alkoxide stabilizers include, for example, ⁇ -hydroxyketone compounds, ⁇ -hydroxyketone derivatives, ethanolamine compounds, ⁇ -diketone compounds, ⁇ -diketone compound derivatives, ⁇ -hydroxycarboxylic acid compounds, and ⁇ -diketone compounds. It is preferably at least one compound selected from the group.
  • the material included in the first conductive layer 4 include metals, metal compounds, alloys containing metals, semiconductors, semiconductor compounds, and alloys containing semiconductors.
  • the metal compound includes silver salts such as the above metal oxides, oxide semiconductors, and silver chloride.
  • Examples of the metal include Ti, Ta, Cu, Mo, W, Au, and Ag.
  • Examples of the metal compound include TiN, TaN, TiO 2 , WO 3 , MoO 3 , AgCl, Ag 2 O, and CuO.
  • Examples of the metal-containing alloy include MoW, TiW, and MoCr.
  • Examples of the semiconductor include Si, Ge, and Ga.
  • Examples of the semiconductor compound include SiC, GaN, and GaAs.
  • Examples of the alloy containing a semiconductor include WSi, MoSi, TiSi and the like.
  • oxide semiconductor examples include indium tin oxide (ITO), indium zinc oxide (IZO), indium gallium zinc composite oxide (IGZO), zinc oxide (ZnO), zinc tin oxide (ZTO), CdSnO, GaSnO, TiSnO, CuAlO, SrCuO, LaCuOS, etc. are mentioned.
  • Ti, Mo, Cr, Ta, W, Ni, Pd, Cu, Ag, Au, Pt, Ir, Co, Fe, V, Zr, a compound of these metals, an alloy containing any of these metals, Si, B, Ge, a compound of these semiconductors, and an alloy containing any of these semiconductors are preferable, silver oxide, copper oxide, zinc oxide, silver salt, silver, and copper are more preferable, and silver oxide is more preferable.
  • the first conductive layer 4 contains an oxide or nitride of a metal selected from the group consisting of Ti, Al, W, Nb, Zr, V, and Ta.
  • the first conductive layer 4 includes one or more materials selected from the group consisting of tungsten oxide and silver oxide. In one preferred embodiment, the first conductive layer 4 is made of only tungsten oxide.
  • the material contained in the first conductive layer 4 is more preferably refractory metal fine particles, oxides and nitrides, and even more preferably metal fine particles, oxides and nitrides having a melting point of 1000 ° C. or higher.
  • the metal fine particles refer to metals having a particle diameter of 1 nm to 1000 nm. Nanoparticles having an average particle diameter of 3 to 100 nm are preferable, and nanoparticles having a particle diameter of 3 to 30 nm are more preferable.
  • the solution containing the conductive material and the solvent for forming the first conductive layer 4 is, for example, ITO, IZO, IGZO, tungsten oxide (W x O y ), titanium oxide other than the metal alkoxide shown above.
  • the solution is an electroless plating solution containing metal ions of these conductive materials.
  • the first conductive layer 4 uses a dispersion liquid or a sol-gel liquid containing a conductive material and a solvent, and spin coating, dip coating, blade coating, capillary coating, slit coating, spray coating, printing, etc. It is preferable to form a film by this coating method.
  • the first conductive layer 4 is formed by using an electroless plating solution containing metal ions of the conductive material, spin coating method, dip coating method, blade coating method, capillary coating method, slit coating method, spray coating method, By applying a plating catalyst or a plating catalyst precursor on the entire surface of the gate insulating layer by a printing method, and immersing the plating catalyst or the plating catalyst precursor in the electroless plating solution together with the gate insulating layer or the like to deposit metal or the like. It may be formed.
  • first conductive layer 4 and the second conductive layer 5 may be formed of metals.
  • copper is formed as the first conductive layer 4 by a coating method, and gold is formed thereon by sputtering. Thereafter, gold is patterned in the same shape as the source and drain electrodes, and then copper is patterned using gold as a mask. If gold and copper, silver, or a silver alloy, etching selectivity can be obtained.
  • the first conductive layer 4 of the source electrode and the first conductive layer 4 of the drain electrode are made of copper, and the second conductive layer 5 of the source electrode and the second conductive layer 5 of the drain electrode are made of gold.
  • the method for laminating the first conductive layer 4 may be a method other than those described above, and is not particularly limited as long as it does not damage the gate insulating film.
  • the layers may be grown by an atomic layer deposition (ALD) method or the like.
  • ALD atomic layer deposition
  • materials included in the first conductive layer 4 include Ti, Mo, Cr, Ta, W, Ni, Pd, Cu, Au, Pt, Ir, Co, Fe, V, Zr, and these And alloys containing any of these metals, oxides of these metals, or nitrides of these metals.
  • the Fermi level of the first conductive layer 4 is equal to or deeper than the energy of the highest occupied orbit (HOMO) of the organic semiconductor layer 8.
  • the layer thickness of the first conductive layer 4 is preferably 1 to 100 nm, and more preferably 10 to 50 nm. In one embodiment, the film thicknesses of the first conductive layer 4 of the source electrode and the first conductive layer 4 of the drain electrode are the same or different and are 1 to 100 nm.
  • the second conductive layer 5 is preferably formed by forming a conductive material on the first conductive layer 4 and then patterning it as shown in FIG.
  • the second conductive layer 5 can be formed by sputtering from an Ag alloy, for example. Even when the sputtering method is used, since the first conductive layer 4 before patterning functions as a barrier layer, process damage to the organic insulating material is reduced.
  • the Ag alloy include an Ag—Pd—Cu alloy (APC).
  • a metal having high conductivity, an alloy thereof, an oxide thereof, or a nitride thereof can be used in addition to the Ag alloy.
  • Ag, Al, Au, Cd, Co, Cr, Cu, Fe, Mg, Mo, Ni, Pb, Pd, Pt, Sn, Ta, Ti, V, W, Zn, Zr, or any of these metals Alloys containing are preferred.
  • These metals are very common metals and have high conductivity, and it is possible to obtain a sputtering target relatively easily. Furthermore, even when these metal alloys, oxides, and nitrides are formed, these materials can be easily obtained by reactive sputtering.
  • the material has low electrocost migration resistance at low cost. Examples of the material include Cu.
  • the second conductive layer 5 includes a metal or an alloy. Moreover, in one preferable aspect, the 2nd conductive layer 5 consists only of an alloy of silver, copper, or silver, copper, and palladium.
  • the material included in the second conductive layer 5 is specifically illustrated along with a non-limiting combination with the material included in the first conductive layer 4.
  • the conductivity of the second conductive layer 5 is preferably higher than the conductivity of the first conductive layer 4. Since the conductivity of the second conductive layer 5 is higher than the conductivity of the first electrode layer 4, it is possible to give the second conductive layer a function as a wiring layer such as a bus line that is indispensable for the element configuration. It is because it becomes.
  • the second conductive layer 5 may be laminated by a physical vapor deposition (PVD) method, a chemical vapor deposition (CVD) method, or an electroless plating method in addition to the sputtering method.
  • PVD physical vapor deposition
  • CVD chemical vapor deposition
  • electroless plating method in addition to the sputtering method.
  • the patterning of the second conductive layer 5 is preferably performed using a photolithography method.
  • a mask 9 is formed on the second conductive layer 5, and the portion of the second conductive layer 5 not covered with the mask is removed by etching.
  • a dispersion liquid or a sol-gel liquid containing a conductive material such as a metal nanoparticle dispersion solution and a solvent is applied to a necessary region on the first conductive layer 4 by a printing method.
  • the patterned second conductive layer 5 may be formed by direct application.
  • a plating catalyst or a plating catalyst precursor is directly printed on a necessary region on the first conductive layer 4 to perform patterning, and the plating catalyst or the plating catalyst together with the first conductive layer 4 and the like.
  • the patterned second conductive layer 5 may be formed by immersing the precursor in an electroless plating solution containing metal ions of the conductive material to deposit a metal or the like.
  • the second conductive layer 5 is formed at a desired position suitable for the bottom gate / bottom contact structure.
  • the layer thickness of the second conductive layer is preferably 10 to 1000 nm, more preferably 50 to 500 nm.
  • the first conductive layer 4 is patterned using the patterned second conductive layer 5 as a mask.
  • the first conductive layer 4 first, as shown in FIG. 6, the portion of the first conductive layer 4 not covered with the second conductive layer 5 is removed, and further, as shown in FIG. 7, This is done by removing the end portion of the first conductive layer 4.
  • the shape of the first conductive layer 4 is such that the end of the first conductive layer 4 is located on the inner side as compared with the end of the second conductive layer 5.
  • the fact that the end portion of the first conductive layer 4 is located on the inner side as compared with the end portion of the second conductive layer 5 means that a plane parallel to the bottom surface of the first conductive layer 4 is perpendicular to the plane.
  • the first projection drawn by projecting the first conductive layer 4 from the direction has a larger area than the second projection drawn by projecting the second conductive layer 5 from the direction perpendicular to the plane. Is small, and the first projection is included in the second projection.
  • the second conductive layer 5 can be in contact with the organic semiconductor even at the bottom surface portion.
  • the contact area increases.
  • the contact resistance between the organic semiconductor layer and the electrode layer is reduced, current easily enters and exits the source electrode and the drain electrode, and transistor characteristics are improved.
  • the transistor characteristics refer to characteristics such as mobility ⁇ , maximum current Id, threshold voltage Vth, Swing Factor (subthreshold swing (S value)), On / Off ratio, and the like.
  • the distance from the end of the second conductive layer 5 to the end of the first conductive layer 4 is preferably 1 nm to 500 nm, more preferably 50 nm to 300 nm. When this interval exceeds 500 nm, the second conductive layer 5 is significantly deformed, or the organic semiconductor material does not sufficiently flow into the region of the interval when the organic semiconductor layer is formed, and the cavity becomes large.
  • a wet etching method using an alkaline etchant having a high etching selectivity with respect to the second conductive layer 5 can be used.
  • the second conductive layer 5 has a thickness of 50 nm. Only etched.
  • an etching solution in which the second conductive layer is insoluble is used.
  • the portion of the first conductive layer 4 not covered with the second conductive layer 5 is exposed. Further, as shown in FIG. 6, the end portion of the first conductive layer 4 is not covered with the second conductive layer 5 and is exposed. Therefore, these portions can be eluted by coming into contact with the alkaline etching solution.
  • a dilute aqueous solution of potassium hydroxide (KOH) or a dilute aqueous solution of tetramethylammonium hydroxide (TMAH) may be used, and the concentration of the solution may be adjusted in any way for adjusting the etching rate. Although it can be changed, it is preferably 0.1 wt% or more.
  • KOH potassium hydroxide
  • TMAH tetramethylammonium hydroxide
  • a commercially available alkaline etching solution may be used, and specific examples include “Melstrip” (trade name) series manufactured by Meltex Co., Ltd. and the like.
  • a more preferred alkaline etching solution is a dilute aqueous solution of tetramethylammonium hydroxide aqueous solution (TMAH) free from metal ions.
  • the second conductive layer 5 is made of Al, Cd, Co, Cr, Fe, Mg, Mo, Ni, Pb, Pd, Pt, Sn, Ta, Ti, V, W other than those described above.
  • Zn, Zr, and the like may be used, but are not preferable from the viewpoint of process such as etching and the charge injection property to the semiconductor layer.
  • gold, silver, copper, or silver, copper, and palladium alloys are preferable, and these metals are obtained by performing a baking treatment on the organic semiconductor layer 8 that is formed by coating. High hole injection property to the organic semiconductor layer 8 can be obtained as compared with the case where baking is not performed.
  • the portion of the first conductive layer 4 that is not covered with the second conductive layer 5 and the end portion of the first conductive layer 4 can be similarly removed using the wet etching method.
  • the removal of both parts may be performed continuously or by a single etching operation.
  • Etching conditions for performing wet etching such as etching time are appropriately determined depending on the material and thickness of the first conductive layer 4.
  • the distance from the end of the second conductive layer 5 to the end of the first conductive layer 4 can be measured by observing the cross section of the source / drain electrode using, for example, a scanning electron microscope (SEM). .
  • the first conductive layer 4 is a pentavalent tungsten oxide layer having a thickness of about 30 nm and tungsten is a 2.38% aqueous solution of TMAH, it takes 5 seconds or more at room temperature.
  • etching the portion of the first conductive layer 4 not covered with the second conductive layer 5 and the end portion of the first conductive layer 4 are removed together, and the end portion of the second conductive layer 5 becomes the first conductive layer. It is not in contact with the layer 4 and becomes a cavity under the end of the second conductive layer 5.
  • the etching time is appropriately adjusted within a range of 5 to 120 seconds.
  • the removal of the portion of the first conductive layer 4 not covered with the second conductive layer 5 may be performed by stripping the first conductive layer 4 simultaneously with the resist stripping using an alkaline resist stripping solution or the like.
  • the first conductive layer 4 before patterning has a function as a protective layer that protects the gate insulating layer 3 from process damage when the second conductive layer 5 is formed.
  • the first conductive layer 4 has a function of improving the adhesion between the gate insulating layer 3 and the second conductive layer 5. Furthermore, the first conductive layer 4 also has a function as a barrier layer.
  • the function of the first conductive layer 4 as a protective layer refers to a function of protecting the constituent members from physical and chemical external factors generated during the manufacturing process of the organic thin film transistor. For example, in the case of an organic insulating layer, the contact angle and the surface roughness change when the surface is damaged, but these changes can be suppressed by providing a protective layer.
  • the function of improving the adhesion between the gate insulating layer 3 and the second conductive layer 5 of the first conductive layer 4 is defined in “JISG0202” as a quantitative evaluation by a scratch test method and a method for confirming more easily. This can be confirmed by a cross-cut test.
  • the function of the first conductive layer 4 as a barrier layer refers to a function of preventing diffusion of metal molecules into a peripheral film, a function of imparting electromigration and stress migration resistance.
  • the function can be confirmed by conducting a composition analysis in the layer thickness direction by XPS, AES, TOF-SIMS, etc., and confirming that metal atoms are not diffused in the organic insulating film.
  • electromigration and stress migration it can be determined that no problem has occurred if there is no significant change in the resistance value of the electrode and the organic thin film transistor is in a desired movement.
  • electromigration is caused by the movement of metal atoms in a metal wiring subjected to a large current stress, resulting in void formation or accumulation of atoms, causing failures such as an increase in wiring resistance, disconnection, and short between wirings.
  • stress migration refers to the stress that the metal wiring film receives from the protective layer (passivation film) or interlayer insulating film, causing atomic movement in the wiring due to high-temperature treatment or temperature cycle, resulting in fluctuations in resistance value or disconnection. Refers to the phenomenon.
  • the organic semiconductor layer 8 made of an organic semiconductor material is laminated on the gate insulating layer 3 between the source electrode and the drain electrode as shown in FIG.
  • the end of the second conductive layer 5 is preferably in contact with the organic semiconductor layer 8.
  • all of the end portions may be in contact with each other, or only a part of the end portions may be in contact with each other to form a cavity.
  • a coating method such as a spin coating method, a dip coating method, a blade coating method, a capillary coating method, a slit coating method, a spray coating method, or a printing method is preferable.
  • the organic semiconductor material is not particularly limited as long as it is a material that can be dissolved in a solvent and form the organic semiconductor layer 8 by a coating method.
  • the organic semiconductor material include 6,13-bis (triisopropylsilylethynyl) pentacene (6,13-bis (triisopropylsilylethynyl) pentacene (Tips-Pentacene)), 13,6-N-sulfinylacetamidopentacene (13,6- N-sulfinyl acetamidopentacene (NSFAAP)), 6,13-dihydro-6,13-methanopentacene-15-one (6,13-Dihydro-6,13-methanopentacene-15-one (DMP)), pentacene-N-sulfinyl-n -Pentacene-N-sulfinyl-n-butylcarbamate adduct, Pentacene
  • the protective layer 10 can be laminated by applying a solution containing an organic insulating material and a solvent on the organic semiconductor layer 8 by a spin coating method or the like. At this time, if necessary, the protective layer 10 may be subjected to patterning such as contact hole formation.
  • the organic insulating material contained in the protective layer 10 has photosensitivity.
  • the organic insulating material a material having no polarization is preferable, and a material having a dielectric constant of 1.5 (F / m) or more and 4.0 (F / m) or less is desirable.
  • Organic insulating materials include PMMA (polymethyl methacrylate), polystyrene, polyethylene, polyimide-free resin, such as “Cytop” (registered trademark) manufactured by Asahi Glass Co., “TEFLON” (registered trademark) manufactured by Dupont Trademark) and the like.
  • PMMA polymethyl methacrylate
  • polystyrene polystyrene
  • polyethylene polyethylene
  • polyimide-free resin such as “Cytop” (registered trademark) manufactured by Asahi Glass Co.
  • TEFLON registered trademark
  • the copolymer preferably includes a repeating unit having no polarization such as a repeating unit derived from styrene, and the composition preferably includes a polymer compound having no polarization such as polystyrene.
  • the organic thin film transistor of the present invention can be used for active matrix display devices and circuits.
  • the printing methods mentioned in the text are the slit coating method, the capillary coating method, the blade coating method, the spray coating method, the plateless printing method represented by the ink jet method, the flexographic printing, the gravure printing, and the offset printing. Plate printing methods represented by screen printing, microcontact printing, and nanoimprinting.
  • Synthesis example 1 (Synthesis of polymer compound 1) Styrene (made by Wako Pure Chemical Industries) 2.06 g, 2,3,4,5,6-pentafluorostyrene (made by Aldrich) 2.43 g, 2- [O- [1′-methylpropylideneamino] carboxyamino] ethyl -Methacrylate (made by Showa Denko, trade name “Karenz MOI-BM”) 1.00 g, 2,2′-azobis (2-methylpropionitrile) 0.06 g, 2-heptanone (made by Wako Pure Chemical Industries) 14.06 g Is put in a 50 ml pressure vessel (Ace), bubbled with nitrogen, sealed, and polymerized in an oil bath at 60 ° C. for 48 hours to give a viscous 2-heptanone solution in which the polymer compound 1 is dissolved.
  • the high molecular compound 1 has the following repeating unit. Here, the number in parentheses indicates the mole fraction of the repeating
  • Synthesis example 2 (Synthesis of polymer compound 2) 4-aminostyrene (manufactured by Aldrich) 3.50 g, 2,3,4,5,6-pentafluorostyrene (manufactured by Aldrich) 13.32 g, 2,2′-azobis (2-methylpropionitrile) 0.08 g 25-36 g of 2-heptanone (manufactured by Wako Pure Chemical Industries, Ltd.) was placed in a 125 ml pressure vessel (manufactured by Ace), bubbled with nitrogen, sealed, and polymerized in an oil bath at 60 ° C. for 48 hours to obtain a polymer compound. A viscous 2-heptanone solution in which 2 was dissolved was obtained.
  • the high molecular compound 2 has the following repeating unit. Here, the number in parentheses indicates the mole fraction of the repeating unit.
  • Synthesis example 3 (Synthesis of polymer compound 3) In toluene (80 mL) containing 6.40 g of 9,9-di-n-octylfluorene-2,7-di (ethylene boronate) and 4.00 g of 5,5′-dibromo-2,2′-bithiophene Under nitrogen, 0.18 g of tetrakis (triphenylphosphine) palladium, 1.0 g of methyltrioctylammonium chloride (manufactured by Aldrich, trade name “Aliquat 336” (registered trademark)), and 24 mL of 2M aqueous sodium carbonate solution were added. It was.
  • the mixture was stirred vigorously and heated to reflux for 24 hours.
  • the viscous reaction mixture was poured into 500 mL of acetone to precipitate a fibrous yellow polymer.
  • the polymer was collected by filtration, washed with acetone and dried in a vacuum oven at 60 ° C. overnight.
  • the resulting polymer is referred to as polymer compound 1.
  • the high molecular compound 3 has the following repeating unit. n indicates the number of repeating units.
  • Example 1 Manufacture of organic thin film transistor I
  • a manufacturing process of the organic thin film transistor of Example 1 of the present invention will be described with reference to FIGS.
  • a stacked body in which a highly doped Si layer and a Si thermal oxide film were formed on a Si substrate (hereinafter, sometimes referred to as “a highly doped p + Si substrate”) was prepared.
  • the highly doped p + Si substrate is a “Boron doped 6 inch p + Si substrate” obtained from Electronics End Materials Corporation, and has a resistivity of 0.1 ⁇ / cm or less.
  • a sol-gel of pentavalent tungsten oxide (W 2 O 5 ) is formed on the gate insulating layer 3 using the highly doped Si layer as the gate electrode 2 and the Si thermal oxide film as the gate insulating layer 3.
  • the liquid was applied by a spin coating method to form a coating layer.
  • the coating layer was dried in the air for about 5 minutes, and then subjected to a baking treatment at 200 ° C. for 30 minutes, whereby the first conductive layer 4 before patterning was obtained.
  • the layer thickness of the first conductive layer 4 before patterning was 30 nm.
  • the W 2 O 5 sol-gel solution used is a solution containing tungsten (V) ethoxide as tungsten alkoxide and acetylacetone as a ⁇ -diketone compound as a stabilizer.
  • tungsten (V) ethoxide as tungsten alkoxide
  • acetylacetone as a ⁇ -diketone compound as a stabilizer.
  • PMEA Propylene glycol monomethyl ether acetate
  • a copper (Cu) film having a thickness of 100 nm was formed on the first conductive layer 4 before patterning by a sputtering method, and the second conductive layer 5 before patterning shown in FIG. 3 was produced. Thereafter, the second conductive layer before patterning was patterned by the photolithography method into the shape of the second conductive layer 5 shown in FIG.
  • the photoresist is “TFR-H PL” manufactured by Tokyo Ohka Kogyo Co., Ltd.
  • the developer is “NPD-18” manufactured by Nagase ChemteX
  • the resist stripper is “106” manufactured by Tokyo Ohka Kogyo Co., Ltd.
  • As a Cu etching solution a mixed acid “Cu-03” manufactured by Kanto Chemical Co., Inc. was used.
  • Photolithography was performed according to the following process.
  • a film of photoresist “TFR-H PL” was formed on the Cu layer, and irradiated with 365 nm UV light through a photomask.
  • the photoresist was developed using a developer “NPD-18”.
  • the Cu sputtered film is removed using a Cu etching solution Cu-03, the remaining photoresist is stripped using a resist stripping solution “106”, and the second conductive layer 5 Patterning was performed.
  • TMAH aqueous solution concentration 2.386%
  • the part (exposed part) not covered with the two conductive layers 5 was etched, and the end part of the first conductive layer 4 was etched as shown in FIG. Both portions were continuously etched, and the etching time was 90 seconds in total.
  • the final baking is performed in a glove box in a nitrogen atmosphere. C. for 10 minutes.
  • FIG. 9 shows an SEM observation image of the structure shown in FIG. In this case, the distance from the end of the second conductive layer to the end of the first conductive layer is about 250 nm.
  • the polymer compound 3 is dissolved in a xylene solution at a concentration of 0.5 wt% and applied onto the gate insulating layer 3 and the source / drain electrodes 7 by spin coating in a glove box under a nitrogen atmosphere.
  • the organic semiconductor layer 8 was formed by performing a baking treatment at 200 ° C. for 10 minutes.
  • the film thickness of the organic semiconductor layer 8 was about 16 nm.
  • the organic thin film transistor I shown in FIG. 8 was manufactured by the above process.
  • the manufactured organic thin film transistor I was measured with a vacuum prober for transmission (Vg-Id) characteristics and output (Vd-Id) characteristics in the range of 20 to -40 V as transistor characteristics.
  • the vacuum degree of the vacuum prober at this time was about 5 ⁇ 10 ⁇ 3 Pa.
  • the transfer characteristics and output characteristics are shown in FIGS. 11 (a) and 11 (b). Further, mobility ⁇ , maximum current Id, threshold voltage Vth, Swing Factor (sub-threshold swing (S value)), and On / Off ratio were obtained from transmission (Vg-Id) characteristics.
  • the evaluation results are shown in Table 2.
  • Example 2 (Production of organic thin film transistor II and evaluation of transistor characteristics) An organic thin film transistor II was prepared in the same manner as in Example 1 except that the thickness of the second conductive layer 5 was 500 nm, and the transistor characteristics were evaluated. The transfer characteristics and output characteristics are shown in FIGS. The evaluation results are shown in Table 2.
  • Comparative Example 1 Manufacture of organic thin film transistor III and evaluation of transistor characteristics
  • An organic thin film transistor III is manufactured in the same manner as in Example 1 except that the Cu conductive film is directly formed on the gate insulating layer 3 of the highly doped p + Si substrate without forming the first conductive layer 4 by sputtering. Transistor characteristics were evaluated. The obtained transfer characteristics and output characteristics are shown in FIGS. The evaluation results are shown in Table 2.
  • Comparative Example 2 (Production of organic thin film transistor IV and evaluation of transistor characteristics) An organic thin film transistor IV was prepared in the same manner as in Comparative Example 1 except that the layer thickness of the Cu sputtered film was 500 nm, and the transistor characteristics were evaluated. The transfer characteristics and output characteristics are shown in FIGS. The evaluation results are shown in Table 2.
  • the organic thin film transistor I had improved mobility, maximum current, threshold voltage Vth, subthreshold swing (S value), and On / Off ratio compared to the organic thin film transistor III.
  • the organic thin film transistor II has improved mobility, maximum current, threshold voltage Vth, subthreshold swing (S value), and On / Off ratio compared to the organic thin film transistor IV.
  • 24 to 26 show the channel length dependence of the transistor characteristics of the organic thin film transistors II and IV. 24 to 26, L indicates a channel length.
  • Example 3 Manufacture of organic thin film transistor V
  • a manufacturing process of the organic thin film transistor of Example 3 of the present invention will be described with reference to FIGS.
  • a Mo (molybdenum) layer was formed on a cleaned glass substrate 1 by a sputtering method and patterned by a photolithography method to form a gate electrode 2.
  • the photoresist is “TFR-H PL” manufactured by Tokyo Ohka Kogyo Co., Ltd.
  • the developer is “NPD-18” manufactured by Nagase ChemteX
  • the resist stripper is “106” manufactured by Tokyo Ohka Kogyo Co., Ltd.
  • Mo etching solution “S-80520” manufactured by Kanto Chemical Co., Inc. was used.
  • Photolithography was performed according to the following process.
  • a film of a photoresist “TFR-H PL” was formed on the Mo layer, and irradiated with 365 nm UV light through a photomask.
  • the photoresist was developed using a developer “NPD-18”.
  • Mo is removed using Mo etching solution “S-80520”, the remaining photoresist is removed using resist stripping solution “106”, and patterning of gate electrode 2 is performed. went.
  • the substrate on which the gate electrode 2 is formed is wet-cleaned, and then the substrate is cleaned for 300 seconds with a UV ozone cleaner, and then a solution containing the polymer compound 1, polymer compound 2 and 2-heptanone is gated.
  • An organic film was formed on the electrode 2 by spin coating.
  • baking treatment was performed to obtain the gate insulating layer 3.
  • the baking treatment at this time was carried out at 220 ° C. for 25 minutes.
  • the layer thickness of the gate insulating layer was about 470 nm.
  • a sol-gel solution of pentavalent tungsten oxide (W 2 O 5 ) was applied onto the gate insulating layer 3 by a spin coating method to form a coating layer.
  • the coating layer was dried in the air for about 5 minutes, and then baked at 150 ° C. for 30 minutes to obtain the first conductive layer 4.
  • the W 2 O 5 sol-gel solution used was tungsten (V) ethoxide as tungsten alkoxide and acetylacetone, which is a ⁇ -diketone compound, as a stabilizer. 2,3,4,5,6-pentafluorotoluene was used as the solvent of the sol-gel solution.
  • a copper (Cu) film having a thickness of 100 nm was formed on the first conductive layer 4 by a sputtering method, and the second conductive layer 5 shown in FIG. 15 was produced. Thereafter, the second conductive layer was patterned by the photolithography method into the shape of the second conductive layer 5 shown in FIG.
  • the photoresist is “TFR-H PL” manufactured by Tokyo Ohka Kogyo Co., Ltd.
  • the developer is “NPD-18” manufactured by Nagase ChemteX
  • the resist stripper is “106” manufactured by Tokyo Ohka Kogyo Co., Ltd.
  • As a Cu etching solution a mixed acid “Cu-03” manufactured by Kanto Chemical Co., Inc. was used.
  • Photolithography was performed according to the following process.
  • a film of photoresist “TFR-H PL” was formed on the Cu layer, and irradiated with 365 nm UV light through a photomask.
  • the photoresist was developed using a developer “NPD-18”.
  • the developed photoresist as a mask, the Cu sputtered film is removed using a Cu etching solution “Cu-03”, and the remaining photoresist is removed using a resist stripping solution “106”. 5 patterning was performed.
  • a second conductive layer of the first conductive layer 4 is formed with a tetramethylammonium hydroxide aqueous solution (TMAH aqueous solution: concentration 2.38%) as shown in FIG.
  • TMAH aqueous solution concentration 2.386%
  • the portion not covered with 5 (exposed portion) was etched, and the end portion of the first conductive layer 4 was etched as shown in FIG.
  • Etching of both portions was performed continuously, and the etching time was 90 seconds in total because a cavity with a depth of about 250 nm was formed under the end of the second conductive layer 5.
  • the final firing is performed at 200 ° C. for 10 minutes in a glove box in a nitrogen atmosphere. did.
  • the polymer compound 3 is dissolved in a xylene solution at a concentration of 0.5 wt% and applied onto the gate insulating layer 3 and the source / drain electrodes 7 by spin coating in a glove box under a nitrogen atmosphere.
  • the organic semiconductor layer 8 was formed by performing a baking process at 150 ° C. for 10 minutes.
  • the organic thin film transistor V shown in FIG. 20 was manufactured by the above process.
  • the manufactured organic thin-film transistor V was measured with a vacuum prober for transmission (Vg-Id) characteristics and output (Vd-Id) characteristics in the range of 20 to -40 V as transistor characteristics.
  • the vacuum degree of the vacuum prober at this time was about 5 ⁇ 10 ⁇ 3 Pa.
  • the transfer characteristics and output characteristics are shown in FIGS. Further, mobility ⁇ , maximum current Id, threshold voltage Vth, Swing Factor (sub-threshold swing (S value)), and On / Off ratio were obtained from transmission (Vg-Id) characteristics.
  • the evaluation results are shown in Table 3.
  • Comparative Example 3 Manufacture of organic thin film transistor VI and evaluation of transistor characteristics
  • An organic thin film transistor VI was manufactured in the same manner as in Example 3 except that the first conductive layer 4 was not formed and a Cu sputtered film was directly formed on the gate insulating layer 3 by the sputtering method, and the transistor characteristics were evaluated. .
  • the obtained transfer characteristics and output characteristics are shown in FIGS.
  • the evaluation results are shown in Table 3.
  • the organic thin film transistor V has improved mobility, maximum current, threshold voltage Vth, subthreshold swing (S value), and On / Off ratio with respect to the organic thin film transistor VI.
  • the organic thin-film transistor of this invention As shown in FIG.1 and FIG.13, it is more preferable to form the protective film 10 last.
  • the organic thin film active element of the present invention can be used in an active matrix display device and a circuit.

Landscapes

  • Thin Film Transistor (AREA)
  • Liquid Crystal (AREA)

Abstract

発明の課題は、トランジスタ特性が優れ、しかも大面積化が容易なボトムゲート・ボトムコンタクト構造の有機薄膜トランジスタ、及びその製造方法を提供することである。課題の解決手段は、第１導電層及び第２導電層からなるソース・ドレイン電極を有するボトムゲート・ボトムコンタクト構造の有機薄膜トランジスタであって、該第１導電層は、塗布法を用いて形成されたものであり、該第１導電層の端部は該第２導電層の端部と比較して電極ブロックの内側に位置している有機薄膜トランジスタである。

Description

電荷注入特性が高い有機薄膜トランジスタ
　本発明は、有機薄膜トランジスタに関し、特にボトムゲート・ボトムコンタクト構造の有機薄膜トランジスタに関する。
　現在、次世代薄膜能動素子の材料として、有機半導体、酸化物半導体、マイクロクリスタルシリコン半導体、溶液塗布可能な低温ポリシリコン半導体等が盛んに研究されている。その中で、有機半導体は曲げ等に対する機械強度が強く、低温で塗布法にて層形成することができ、フレキシブル基板を用いた素子の製造において、他の半導体材料に比べ優れている。
　図２２は、有機半導体を使用したボトムゲート・ボトムコンタクト構造の有機薄膜トランジスタの層構成を示す断面図である。この有機薄膜トランジスタには、基板１と、基板１上に形成されたゲート電極２と、ゲート電極２上に形成されたゲート絶縁層３と、ゲート絶縁層３上にチャネル部を挟んで形成されたソース電極７及びドレイン電極７と、ソース電極７及びドレイン電極７上に形成された有機半導体層８と、素子全体を被覆するオーバーコート１０とが、備えられている。この構造は、ソース・ドレイン電極と有機半導体層のチャンネル形成部とが同一平面的に配置されており、コプラナー型とも呼ばれる。
　図２３は、有機半導体を使用したボトムゲート・トップコンタクト構造の有機薄膜トランジスタの層構成を示す断面図である。この有機薄膜トランジスタには、基板１と、基板１上に形成されたゲート電極２と、ゲート電極２上に形成されたゲート絶縁層３と、ゲート絶縁層３上に形成された有機半導体層８と、有機半導体層８上にチャネル部を挟んで形成されたソース電極７及びドレイン電極７と、素子全体を被覆するオーバーコート１０とが、備えられている。この構造は、ソース・ドレイン電極と有機半導体層のチャンネル形成部とが異平面的に配置されており、スタガ型とも呼ばれる。この他、有機半導体を使用したスタガ型の構造としては、図２３の構造とは層の配置が上下逆になった、トップゲート・ボトムコンタクト型の構造も使われている。
　スタガ型の素子では、キャリアはソース電極から有機半導体のバルク内を流れ、次いで、チャネル形成部が存在するゲート絶縁層と有機半導体との界面を流れ、次いで、有機半導体のバルク内を流れてドレイン電極に至る。そのため、短チャネルにすると高い有機半導体バルクの抵抗値が、トランジスタ特性を顕著に低下させる因子となる。一方、コプラナー型の構造には、有機半導体バルクの抵抗が０になる利点があり、微細な素子には、コプラナー型の構造が広く用いられている。
　コプラナー型の構造では、スタガ型と比較して、ソース・ドレイン電極と有機半導体のチャネル形成部との接触面積が小さく、両者間のコンタクト抵抗が特性を決めるクリティカルな因子となる。コンタクト抵抗の問題を解決する手法として、ゲート絶縁層の表面に、有機絶縁材料に対する密着性に優れた金属材料の層を形成し、その横部に有機半導体とオーミック接触を形成する金属材料の層を形成してソース・ドレイン電極とした素子が知られている（特許文献１）。しかしながら、該金属材料の層はリフトオフ法で形成されており、フォトリソグラフィ工程及びマスク総数が増加してしまうという課題がある。
特開2006-147613号公報
　本発明の目的は、トランジスタ特性が優れ、しかも大面積化が容易なボトムゲート・ボトムコンタクト構造の有機薄膜トランジスタ、及びその製造方法を提供することにある。
　即ち、本発明は、ゲート電極と、該ゲート電極上に該ゲート電極を被覆するゲート絶縁層と、該ゲート絶縁層上にソース電極及びドレイン電極とを有し、更に、該ゲート絶縁層上の該ソース電極と該ドレイン電極とに挟まれた領域を被覆し、かつ該ソース電極と該ドレイン電極の少なくとも一部とを被覆する有機半導体層を有する、ボトムゲート・ボトムコンタクト構造の有機薄膜トランジスタであって、
　該ソース電極及びドレイン電極は、該ゲート絶縁層上の第１導電層及び第１導電層上の第２導電層からなり、
　該第１導電層は、酸化タングステン、酸化銀、酸化銅、酸化亜鉛、銀塩、銀及び銅からなる群から選ばれる１種以上の材料を含み、塗布法を用いて形成されたものであり、
　該第１導電層の端部は該第２導電層の端部よりも内側に位置している有機薄膜トランジスタを提供する。
　ある一形態においては、前記第２導電層の端部から第１導電層の端部までの間隔が１ｎｍ以上５００ｎｍ以下である。
　ある一形態においては、該第１導電層は、酸化タングステン、酸化亜鉛及び酸化銀からなる群から選ばれる１種以上の材料を含み、該第２導電層は、金属又は合金を含む。
　ある一形態においては、前記第１導電層が、タングステンアルコキサイドからゾルゲル法により形成された、タングステンの価数が５価、又は５価と６価の組み合わせである酸化タングステン層である。
　ある一形態においては、前記第１導電層が酸化タングステンのみからなり、第２導電層が銀、銅又は銀と銅とパラジウムの合金のみからなる。
　ある一形態においては、ソース電極の第１導電層及びドレイン電極の第１導電層が銅からなり、ソース電極の第２導電層及びドレイン電極の第２導電層が、金からなる。
　ある一形態においては、ソース電極の第１導電層及びドレイン電極の第１導電層の膜厚が、同一又は相異なり、１～１００ｎｍである。
　また、本発明は、上記のいずれかに記載の有機薄膜トランジスタを含む回路を提供する。
　また、本発明は、上記のいずれかに記載の有機薄膜トランジスタを含む回路がマトリクス状に配置されたアクティブマトリクス型表示装置を提供する。
　また、本発明は、基板上に、ゲート電極、及び該ゲート電極を被覆するゲート絶縁層を形成する工程；
　該ゲート絶縁層上に塗布法を用いて、酸化タングステン、酸化銀、酸化銅、酸化亜鉛、銀塩、銀及び銅からなる群から選ばれる１種以上の材料を含む第１導電層を成膜する工程；
　該第１導電層上に第２導電層を成膜後、ソース電極及びドレイン電極に応じたパターンに形成する工程；
　該第２導電層で被覆されていない第１導電層の部分を除去する工程；
　更に第１導電層をその端の部分から除去することにより、第１導電層の端部を該第２導電層の端部よりも内側に位置させる工程；
　第１導電層が除去されて露出したゲート絶縁層とその両側のソース電極及びドレイン電極とが被覆されるように、有機半導体層を成膜する工程；
を含む有機薄膜トランジスタの製造方法を提供する。
　本発明のボトムゲート・ボトムコンタクト構造の有機薄膜トランジスタは、コプラナー型ではあるがスタガ型に近い素子構造にすることで有機半導体層と電極層とのコンタクト抵抗が低減され、トランジスタ特性が優れる。また、該有機薄膜トランジスタは製造過程でゲート絶縁層表面が損傷されないため、ゲート絶縁層を有機物質で構成するのに適する。更に、該有機薄膜トランジスタは大面積化が容易な方法で製造することが可能である。
本発明の一実施形態である有機薄膜トランジスタの構造を示す断面図である。 図１の有機薄膜トランジスタの製造過程で形成される積層体の構造を示す断面図である。 図１の有機薄膜トランジスタの製造過程で形成される積層体の構造を示す断面図である。 図１の有機薄膜トランジスタの製造過程で形成される積層体の構造を示す断面図である。 図１の有機薄膜トランジスタの製造過程で形成される積層体の構造を示す断面図である。 図１の有機薄膜トランジスタの製造過程で形成される積層体の構造を示す断面図である。 図１の有機薄膜トランジスタの製造過程で形成される積層体の構造を示す断面図である。 図１の有機薄膜トランジスタの製造過程で形成される積層体の構造を示す断面図である。 実施例１で形成されたソース・ドレイン電極のＳＥＭによる断面観察像を示す写真である。 実施例１で形成された有機薄膜トランジスタのＳＥＭによる断面観察像を示す写真である。 実施例で形成された有機薄膜トランジスタＩ及びＩＩＩの伝達特性及び出力特性を示すグラフである。 実施例で形成された有機薄膜トランジスタＩＩ及びＩＶの伝達特性及び出力特性を示すグラフである。 本発明の他の実施形態である有機薄膜トランジスタの構造を示す断面図である。 図１３の有機薄膜トランジスタの製造過程で形成される積層体の構造を示す断面図である。 図１３の有機薄膜トランジスタの製造過程で形成される積層体の構造を示す断面図である。 図１３の有機薄膜トランジスタの製造過程で形成される積層体の構造を示す断面図である。 図１３の有機薄膜トランジスタの製造過程で形成される積層体の構造を示す断面図である。 図１３の有機薄膜トランジスタの製造過程で形成される積層体の構造を示す断面図である。 図１３の有機薄膜トランジスタの製造過程で形成される積層体の構造を示す断面図である。 図１３の有機薄膜トランジスタの製造過程で形成される積層体の構造を示す断面図である。 実施例で形成された有機薄膜トランジスタＶ及びＶＩの伝達特性及び出力特性を示すグラフである。 ボトムゲート・ボトムコンタクト構造の有機薄膜トランジスタの層構成を示す断面図である。 ボトムゲート・トップコンタクト構造の有機薄膜トランジスタの層構成を示す断面図である。 実施例で形成された有機薄膜トランジスタＩＩ及びＩＶの特性のチャネル長依存性を示すグラフである。 実施例で形成された有機薄膜トランジスタＩＩ及びＩＶの特性のチャネル長依存性を示すグラフである。 実施例で形成された有機薄膜トランジスタＩＩ及びＩＶの特性のチャネル長依存性を示すグラフである。
　本発明の有機薄膜トランジスタは、基板１と、該基板１上に配置されているゲート電極２と、該ゲート電極２上に配置されており、該ゲート電極２を被覆するゲート絶縁層３と、該ゲート絶縁層３上に配置されているソース電極及びドレイン電極を有し、更に、該ゲート絶縁層３の該ソース電極と該ドレイン電極とに挟まれた領域を被覆し、かつ該ソース電極と該ドレイン電極とを被覆する有機半導体層８を有する、ボトムゲート・ボトムコンタクト構造の有機薄膜トランジスタであって、該ソース電極及びドレイン電極は、該ゲート絶縁層３上の第１導電層４及び第１導電層４上の第２導電層５からなること、該第１導電層４は、酸化タングステン、酸化銀、酸化銅、酸化亜鉛、銀塩、銀及び銅からなる群から選ばれる１種以上の材料を含み、塗布法を用いて形成されたものであること、及び該第１導電層４の端部は該第２導電層５の端部よりも内側に位置していることを特徴とする。
　図１は本発明の一実施形態である有機薄膜トランジスタの構造を示す断面図である。この有機薄膜トランジスタは、ゲート電極２及び該ゲート電極２を被覆するゲート絶縁層３を有し、該ゲート絶縁層３上に、第１導電層４及び第２導電層５からなるソース電極及びドレイン電極７を有し、該ソース・ドレイン電極の間に有機半導体層８を有し、該有機半導体層８を被覆する保護層１０を有する。
　ゲート電極２の材料としては、導電性の高い金属及びその合金が好ましく用いられる。
例えば、耐エレクトロ・ストレスマイグレーション性の高い高融点金属の合金、酸化物、窒化物である。また、金属表面の仕事関数を調整するため、必要に応じて、ゲート電極２を積層構造にしたり、表面改質の処理を実施してもよい。本発明において、高融点金属とは、融点が１０００℃以上の金属を指す。
　ゲート電極２は、板状又はシート状材料を基板として用いて、その表面の全部又は一部に形成されてもよい。ゲート電極２は、例えばフォトリソグラフィ法、印刷法等のような、通常使用される方法によってパターニングされて、基板の表面の一部に形成される。
　有機薄膜トランジスタが折り曲げることが可能なフレキシブル素子である場合、基板１としてフレキシブルなシート状材料が使用される。フレキシブルなシート状材料としては、ポリイミド（ＰＩ）、ポリエチレンテレフタレート（ＰＥＴ）、ポリカーボネート（ＰＣ）、ポリエチレンナフタレート（ＰＥＮ）、芳香族ポリエーテルスルホン（ＰＥＳ）、液晶ポリマー（ＬＣＰ）等の樹脂、ステンレススチール等の金属箔、エッチングにより曲げる事が可能な薄さにしたガラス等が挙げられる。
有機薄膜トランジスタが折り曲げることができない素子である場合、基板１に用いられる材料としては、ガラス、金属等が挙げられる。
　基板１に含まれる材料によるゲート電極２の変質を防止するため、必要に応じて該基板１とゲート電極２との間に保護層を設けてもよい。
　ゲート絶縁層３は誘電率が高い材料から形成する。ゲート絶縁層３が無機絶縁材料を含む場合、該無機材料としては、シリコンの熱酸化膜等が挙げられる。
　ゲート絶縁層３が有機絶縁材料を含む場合、該有機絶縁材料としては、ＰＭＭＡ(ポリメチルメタクリレート)、ポリスチレン、ポリエチレン、ポリイミド、ポリビニルアルコール、ポリエステル、ポリ塩化ビニル、ポリビニルフェノール、シアノエチルプルラン等のフッ素原子を有さない樹脂、旭硝子社製「Ｃｙｔｏｐ」（登録商標）、Ｄｕｐｏｎｔ社製の「ＴＥＦＬＯＮ」（登録商標）等のフッ素系樹脂等が挙げられる。また、これらの樹脂に含まれる繰り返し単位を有する共重合体や該樹脂又は該共重合体を含む組成物を用いてもよい。該共重合体はスチレンから誘導される繰り返し単位等の分極を有さない繰り返し単位を含むことが好ましく、該組成物は、ポリスチレン等の分極を有さない高分子化合物を含むことが好ましい。
　有機絶縁材料を含むゲート絶縁層３は、例えば有機絶縁材料と溶媒とを含む溶液を塗布し乾燥させる方法等によってゲート電極２上に積層される。溶液の塗布方法としては、スピンコート法、ディップコート法、ブレードコート法、キャピラリーコート法、スリットコート法、スプレーコート法、印刷法等が挙げられる。
　ゲート絶縁層３の積層時には、必要に応じて、ゲート絶縁層３にコンタクトホールを形成する等のパターニングを施してもよい。有機絶縁材料は光もしくは熱により架橋し硬化することが好ましく、上記パターニングを行う場合は、有機絶縁材料が感光性を有していることがより好ましい。有機絶縁材料としては、分極を有さない材料が好ましく、誘電率が１．５（Ｆ／ｍ）以上の材料が好ましい。また、架橋により硬化する以外にも、有機絶縁材料を乾燥してフィルムを形成し、高い絶縁耐圧を確保してもよい。
　有機薄膜トランジスタの特性の観点からは、有機絶縁材料が、有機薄膜トランジスタの製造に用いられる溶媒に対して不活性であり、かつ、不溶であることが好ましい。
　次に、ソース電極及びドレイン電極について説明する。本明細書では両者を総称してソース・ドレイン電極という。ソース・ドレイン電極７は第１導電層４及び第２導電層５からなる積層構造をとる。ソース・ドレイン電極７を積層構造とすることでそれぞれの層に違った機能を持たせることが可能となる。例えば、第１導電層４の機能として、ゲート絶縁層３とソース・ドレイン電極７の密着性を上げる効果を持つ密着層としての機能や第２導電層５の金属原子がゲート絶縁層３へ拡散するのを防ぐバリア層としての機能を持たせたり、第１導電層４もしくは第２導電層５のどちらかに有機半導体層への電荷注入層の機能を持たせたりする事ができる様になる。
　有機絶縁層上に第１導電層４を成膜する（即ち、連続層として積層する）際には、塗布法、印刷法、無電解めっき法又は原子層堆積法を用いることが好ましく、塗布法を用いることがより好ましい。これらの方法を用いることにより、ゲート絶縁層３、特に有機絶縁材料を含むゲート絶縁層３に対するプロセスダメージが少なくなる。
　塗布法で第１導電層４を成膜するには、材料がインクで有る必要が有る。更に、本発明の効果を出すには、インク状態から後工程で不要箇所の除去が容易な無機の導電層になるのが良い。酸化タングステン、酸化銀、酸化銅、銀塩、銀及び銅は、比較的低温焼成でインク状態から無機の導電層にする事ができ、フレキシブル基板等の樹脂基板への適用も可能となる。この中でも、酸化タングステンはゾルゲル液にしてゾルゲル法で１５０～２００℃程度で容易に膜を得る事が可能であり、酸化銀は成膜後、エタノール液に浸漬し超音波処理を行う事で還元反応が起きる事が知られており、更には、還元反応の強いアルコール（例えば、トリエチレングリコールなど）を溶媒として用い２００℃未満の熱処理を行う事で還元されて銀になる事が知られている。更に最良の材料は、酸化タングステンであり第２導電層５で用いられる金属材料に対して比較的容易にエッチング選択比を取る事が可能である。
　本明細書でいうプロセスダメージとは、有機薄膜トランジスタを製造するための操作や処理がその構成部材を損傷することをいう。例えば、ゲート絶縁層上に直接金属等を物理気相成長（ＰＶＤ）させると、ゲート絶縁層に含まれている絶縁材料は金属蒸気のエネルギーによって損傷される。特に、ＰＶＤ法に含まれるスパッタリング法を用いた場合、損傷が顕著である。
　中でも、第１導電層４は、好ましくは、図２に示す様に、導電性材料と溶媒とを含む溶液を該ゲート絶縁層３上に塗布し乾燥させて成膜される。
　第１導電層４は、例えば、金属アルコキサイドからゾルゲル法により形成することができるポリメタロキサンを含む。金属アルコキサイドの金属としては、チタン、アルミニウム、タングステン、ニオブ、ジルコニウム、バナジウム、タンタル等が挙げられる。
　好ましい金属アルコキサイドは、タングステンアルコキサイドである。タングステン酸化物の層はゲート絶縁層３や第２導電層５に対して直交溶媒であるアルカリ溶液でエッチングしやすく、不用になった第１導電層４は、ゲート絶縁層３表面から容易に除去することができる。
　タングステンアルコキサイドとしては、タングステン（Ｖ）メトキサイド、タングステン（Ｖ）エトキサイド、タングステン（Ｖ）イソプロポキサイド、タングステン（Ｖ）ブトキサイド等が挙げられる。また、これらのタングステンアルコキサイドから得られる酸化タングステンにおけるタングステンの価数は５価である。タングステンアルコキサイドから得られる酸化タングステンは、アルカリ溶液に非常に良く溶ける為、エッチング時間を短くできるという利点もある。更に、エッチング時間が短かすぎる場合は、オゾンＵＶもしくはＯ２プラズマ等を当てることで酸化タングステンにおけるタングステンの価数を変えて溶解性を変化させることができるため、エッチング時間を長くすることも容易である。更には、塗布法に簡単なオゾンＵＶ処理のみで価数を上げて６価にできるため、反応性スパッタリング法などを用いずとも塗布法でＷＯ３の層を簡単に得ることができる。また、焼成温度も１５０℃と低温で処理出来るためフレキシブル基板等への適用も可能である。この様にして得られる第１導電層４の酸化タングステンにおけるタングステンの価数は、オゾンＵＶ処理によるＵＶ／Ｏ３の影響が強い第２導電層５の端部付近は６価の酸化タングステンであるＷＯ３が多く、ＵＶ／Ｏ３の影響が殆ど無い電極下は５価の成分が多い。従って、最終的に得られる酸化タングステンの第１導電層４は、５価と６価の組合せとなる。
　従って、一つの好ましい態様において、前記第１導電層４は、タングステンアルコキサイドからゾルゲル法により形成された、タングステンの価数が５価、又は５価と６価の組み合わせである酸化タングステン層である。
　第１導電層４をゾルゲル法により形成する場合、用いられるゾルゲル液の溶媒は、使用する金属アルコキサイドを溶解又は分散し、室温で揮発性を示すものである。更には、下層であるゲート絶縁層３を溶かしたり膨潤させるなどのダメージを与えない直交溶媒（オルトゴナル溶媒）が好ましい。かかる溶媒には、例えば、プロピレングリコールモノメチルエーテルアセテート（以後、「ＰＧＭＥＡ」ということがある。）、フッ素原子を有する芳香族化合物が含まれる。また、ゲート絶縁層３がフッ素樹脂を有する場合、表面自由エネルギーが３０ｍＮ／ｍ以下の表面に均一に平滑膜を塗布形成する必要が有る為、最良の溶媒は、低表面張力でありフッ素原子を有する芳香族化合物（例えば、２，３，４，５，６－ペンタフルオロトルエン（別名：パーフルオロトルエン））である。
　また、ゾルゲル液には、形成される層の均一性及び表面平滑性を向上させるために金属アルコキシドの安定化剤を含有させてもよい。金属アルコキシドの安定化剤は、例えば、α－ヒドロキシケトン化合物、α－ヒドロキシケトン誘導体、エタノールアミン化合物、α－ジケトン化合物、α－ジケトン化合物誘導体、α－ヒドロキシカルボン酸化合物、β－ジケトン化合物からなる群より選ばれる少なくとも一種の化合物であることが好ましい。
　その他、第１導電層４に含まれる材料としては、金属、金属の化合物、金属を含む合金、半導体、半導体の化合物、半導体を含む合金が挙げられる。金属の化合物には、上記金属酸化物、酸化物半導体、塩化銀等の銀塩が含まれる。
　金属としては、Ｔｉ、Ｔａ、Ｃｕ、Ｍｏ、Ｗ、Ａｕ、Ａｇ等が挙げられる。金属の化合物としては、ＴｉＮ、ＴａＮ、ＴｉＯ２、ＷＯ３、ＭｏＯ３、ＡｇＣｌ、Ａｇ２Ｏ、ＣｕＯ等が挙げられる。金属を含む合金としては、ＭｏＷ、ＴｉＷ、ＭｏＣｒ等が挙げられる。半導体としては、Ｓｉ、Ｇｅ、Ｇａ等が挙げられる。半導体の化合物としては、ＳｉＣ、ＧａＮ、ＧａＡｓ等が挙げられる。半導体を含む合金としては、ＷＳｉ、ＭｏＳｉ、ＴｉＳｉ等が挙げられる。酸化物半導体としては、インジウムスズ酸化物（ＩＴＯ）、インジウム亜鉛酸化物（ＩＺＯ）、インジウムガリウム亜鉛複合酸化物（ＩＧＺＯ）、酸化亜鉛（ＺｎＯ）、亜鉛スズ酸化物（ＺＴＯ）、ＣｄＳｎＯ、ＧａＳｎＯ、ＴｉＳｎＯ、ＣｕＡｌＯ、ＳｒＣｕＯ、ＬａＣｕＯＳ等が挙げられる。
　中でも、Ｔｉ、Ｍｏ、Ｃｒ、Ｔａ、Ｗ、Ｎｉ、Ｐｄ、Ｃｕ、Ａｇ、Ａｕ、Ｐｔ、Ｉｒ、Ｃｏ、Ｆｅ、Ｖ、Ｚｒ、これらの金属の化合物、これらの金属のいずれかを含む合金、Ｓｉ、Ｂ、Ｇｅ、これらの半導体の化合物、これらの半導体のいずれかを含む合金が好ましく、酸化銀、酸化銅、酸化亜鉛、銀塩、銀、銅がより好ましく、酸化銀がさらに好ましい。
　例えば、第１導電層４は、Ｔｉ、Ａｌ、Ｗ、Ｎｂ、Ｚｒ、Ｖ及びＴａから成る群から選択される金属の酸化物又は窒化物を含有する。
　一つの態様において、該第１導電層４が、酸化タングステン及び酸化銀からなる群から選ばれる１種以上の材料を含む。一つの好ましい態様において、前記第１導電層４が酸化タングステンのみからなる。
　第１導電層４に含まれる材料としては、高融点金属の微粒子、酸化物、窒化物がより好ましく、融点が１０００℃以上である金属の微粒子、酸化物、窒化物がさらに好ましい。
ここで、金属の微粒子とは、粒径が１ｎｍ～１０００ｎｍの金属をいう。好ましくは、平均粒径が３～１００ｎｍのナノ粒子、更に好ましくは、３～３０ｎｍのナノ粒子である。
　第１導電層４を形成するための導電性材料と溶媒とを含む溶液は、先に示した金属アルコキサイド以外では、例えば、ＩＴＯ、ＩＺＯ、ＩＧＺＯ、タングステン酸化物（ＷｘＯｙ）、チタン酸化物（ＴｉｘＯｙ）、チタンニオブ酸化物（ＴｉｘＮｂｙＯｚ）、酸化銀、酸化銅、酸化亜鉛、銀、銅のナノ粒子分散溶液又は銀塩である（式中、添え字のｘ、ｙ及びｚは０よりも大きい数である。）。又は、上記溶液は、これらの導電性材料の金属イオンを含有する無電解めっき液である。
　第１導電層４は、導電性材料と溶媒とを含む分散液又はゾルゲル液を用い、スピンコート法、ディップコート法、ブレードコート法、キャピラリーコート法、スリットコート法、スプレーコート法、印刷法等の塗布手法により成膜することが好ましい。
　又は、第１導電層４は、上記導電性材料の金属イオンを含有する無電解めっき液を用い、スピンコート法、ディップコート法、ブレードコート法、キャピラリーコート法、スリットコート法、スプレーコート法、印刷法でめっき触媒又はめっき触媒前駆体をゲート絶縁層上全面に塗布し、ゲート絶縁層等と共に該めっき触媒又はめっき触媒前駆体を上記無電解めっき液に浸漬して金属等を堆積させることにより形成してもよい。
　更には、第１導電層４と第２導電層５が金属同士で形成されていても良い。例えば、第１導電層４として塗布法で銅を形成し、その上に、金をスパッタリングで形成する。この後、金をソース電極およびドレイン電極と同じ形にパターニングし、その後、銅を金をマスクとしてパターニングする。金と銅や銀、銀合金ならばエッチング選択比が取れる。
　一つの好ましい態様において、ソース電極の第１導電層４及びドレイン電極の第１導電層４は銅からなり、ソース電極の第２導電層５及びドレイン電極の第２導電層５は金からなる。
　第１導電層４の積層方法は上記以外の方法であってもよく、ゲート絶縁膜へダメージを与えない方法ならば特に制限はない。また、原子層堆積（ＡＬＤ）法等により成長させて積層してもよい。ＡＬＤ法で積層する場合、第１導電層４に含まれる材料としては、Ｔｉ、Ｍｏ、Ｃｒ、Ｔａ、Ｗ、Ｎｉ、Ｐｄ、Ｃｕ、Ａｕ、Ｐｔ、Ｉｒ、Ｃｏ、Ｆｅ、Ｖ、Ｚｒ、これらの金属のいずれかを含む合金、これらの金属の酸化物又はこれらの金属の窒化物等が挙げられる。また、ＡＬＤ法に使用する金属化合物前駆体としては、窒化チタン（ＴｉＮ）の前駆体であるビス（ジエチルアミド）ビス（ジメチルアミド）チタニウム（ＩＶ）（Bis(diethylamido)bis(dimethylamido)titanium（ＩＶ））、窒化タンタル（ＴａＮ）の前駆体であるトリス（エミルメチルアミド）（ｔｅｒｔ－ブチルアミド）チタニウム（Tris(ethylmethylamido)(tert-butylimido)tantalum）等が挙げられる。
　さらに、第１導電層４のフェルミレベルは、有機半導体層８の最高被占有軌道（ＨＯＭＯ）のエネルギーと同等かそれよりも深いことが好ましい。
　第１導電層４の層厚は、１～１００ｎｍが好ましく、１０～５０ｎｍがより好ましい。一つの態様において、ソース電極の第１導電層４及びドレイン電極の第１導電層４の膜厚が、同一又は相異なり、１～１００ｎｍである。
　第２導電層５は、好ましくは、図３に示す様に、導電性材料を第１導電層４上に成膜し、その後パターニングして形成する。
　第２導電層５は、例えば、Ａｇ合金からスパッタリング法により成膜することができる。スパッタリング法を使用しても、パターニング前の第１導電層４がバリア層として機能するため、有機絶縁材料に対するプロセスダメージが小さくなる。Ａｇ合金としては、例えば、Ａｇ－Ｐｄ－Ｃｕ合金（ＡＰＣ）等が挙げられる。
　第２導電層５に含まれる材料は、Ａｇ合金以外にも、導電性が高い金属、その合金、その酸化物、その窒化物を用いることができる。中でも、Ａｇ、Ａｌ、Ａｕ、Ｃｄ、Ｃｏ、Ｃｒ、Ｃｕ、Ｆｅ、Ｍｇ、Ｍｏ、Ｎｉ、Ｐｂ、Ｐｄ、Ｐｔ、Ｓｎ、Ｔａ、Ｔｉ、Ｖ、Ｗ、Ｚｎ、Ｚｒ又はこれらの金属のいずれかを含む合金が好ましい。これらの金属は非常に一般的な金属であり、導電性が高く比較的容易にスパッタリングターゲットを入手する事が可能である。さらに、これらの金属の合金、酸化物、窒化物を成膜する場合にも、反応性スパッタにより容易にこれらの物を得る事が可能である。有機薄膜トランジスタの第１の実施形態においては、該材料が低コストで高いエレクトロ・ストレスマイグレーション耐性を有することが好ましい。該材料としては、Ｃｕ等が挙げられる。
　一つの態様において、第２導電層５は、金属又は合金を含む。また、一つの好ましい態様において、第２導電層５が銀、銅又は銀と銅とパラジウムの合金のみからなる。
　第２導電層５に含まれる材料を、第１導電層４に含まれる材料との非限定的な組み合わせと共に、具体的に例示する。第２導電層５の導電性は第１導電層４の導電性よりも高くなることが好ましい。第２導電層５の導電性が第１電極層４の導電性よりも高くなることにより、第２導電層に、素子構成上不可欠なバスライン等、配線層としての機能を持たせることが可能となるためである。
Figure JPOXMLDOC01-appb-T000001
　第２導電層５は、スパッタリング法以外に、物理気相成長（ＰＶＤ）法、化学気相成長（ＣＶＤ）法、無電解めっき法により積層してもよい。
　微細なパターンを形成する観点から好ましくは、第２導電層５のパターニングは、フォトリソグラフィ法を用いて行う。その場合、図４に示す様に、第２導電層５の上にマスク９を形成し、マスクに被覆されていない第２導電層５の部分はエッチングして除去する。
　また、パターニングを簡便に行うためには、例えば、金属ナノ粒子分散溶液のような導電性材料と溶媒とを含む分散液又はゾルゲル液を、印刷法により第１導電層４上の必要な領域に直接塗布して、パターン化された第２導電層５を形成してもよい。又は、無電解めっき法を用いて、第１導電層４上の必要な領域に直接めっき触媒又はめっき触媒前駆体を印刷してパターニングを行い、第１導電層４等と共に該めっき触媒又はめっき触媒前駆体を上記導電性材料の金属イオンを含有する無電解めっき液に浸漬して金属等を堆積し、パターン化された第２導電層５を形成してもよい。
　これらのパターニングにより、図５に示す様に、ボトムゲート・ボトムコンタクト構造に適した所望の位置に第２導電層５を形成する。
　第２導電層の層厚は、１０～１０００ｎｍであることが好ましく、５０ｎｍ～５００ｎｍがより好ましい。
　次に、パターニングされた第２導電層５をマスクとして、第１導電層４のパターニングを行う。第１導電層４のパターニングは、まず、図６に示されるように、第２導電層５で被覆されていない第１導電層４の部分を除去し、更に、図７に示されるように、第１導電層４の端の部分を除去することにより行う。その結果、第１導電層４の形状は、第１導電層４の端部が第２導電層５の端部と比較して内側に位置するようなものになる。
　ここで、第１導電層４の端部が第２導電層５の端部と比較して内側に位置するとは、第１導電層４の底面と平行な平面に、該平面に対して垂直な方向から第１導電層４を投影して描かれた第１の投影図が、該平面に対して垂直な方向から第２導電層５を投影して描かれた第２の投影図よりも面積が小さく、該第１の投影図が該第２の投影図に内包されることをいう。
　このように、第２導電層５の端部から第１導電層４の端部までに間隔を設けると、第２導電層５は底面部においても有機半導体に接することができ、有機半導体との接触面積が増大する。その結果、有機半導体層と電極層のコンタクト抵抗が低減されてソース電極及びドレイン電極には電流が出入りし易くなり、トランジスタ特性が向上する。
　本明細書において、トランジスタ特性とは、移動度μ、最大電流Ｉｄ、スレッショルド電圧Ｖｔｈ、Ｓｗｉｎｇ　Ｆａｃｔｏｒ（サブスレッショルドスイング（Ｓ値））、Ｏｎ／Ｏｆｆ比等の特性をいう。
　第２導電層５の端部から第１導電層４の端部までの間隔は１ｎｍ以上５００ｎｍ以下にすることが好ましく、より好ましくは５０ｎｍ～３００ｎｍである。この間隔が５００ｎｍを超えると、第２導電層５が著しく変形したり、有機半導体層形成時に有機半導体材料が該間隔の領域に十分に流れ込まず、空洞が大きくなる。
　第１導電層４を除去する方法としては、第２導電層５に対するエッチング選択比が高いアルカリエッチング液を用いた湿式エッチング法を用いることができる。例えば、エッチング液のエッチング選択比が、第１導電層４：第２導電層５＝１０：１の場合、第１導電層４が５００ｎｍエッチングされる場合には、第２導電層５は、５０ｎｍしかエッチングされない。この場合、より好ましくは、第２導電層が不溶であるエッチング液を用いる。
　図５に示されるように、第２導電層５で被覆されていない第１導電層４の部分は露出している。また、図６に示されるように、第１導電層４の端の部分は第２導電層５に被覆されておらず露出している。そのため、これらの部分はアルカリエッチング液に接触して溶出しうる。
　アルカリエッチング液としては、水酸化カリウム（ＫＯＨ）の希釈水溶液、水酸化テトラメチルアンモニウム水溶液（ＴＭＡＨ）の希釈水溶液を用いてもよく、該溶液の濃度は、エッチングレートの調整のため如何ようにも変更が可能であるが０．１ｗｔ％以上であることが好ましい。また、市販のアルカリエッチング液を使用してもよく、具体例としては、メルテックス株式会社製「メルストリップ」（商品名）シリーズ等が挙げられる。より好ましいアルカリエッチング液は、金属イオンが無い水酸化テトラメチルアンモニウム水溶液（ＴＭＡＨ）の希釈水溶液である。
　所望のエッチング選択比を得る材料の組合せとしては、第１導電層４に酸化タングステンを用いた場合、第２導電層５には、金、銀、銅、又は銀と銅とパラジウム合金を用いる事がより好ましい。第１導電層４の酸化タングステンはＴＭＡＨに可溶であるが、金、銀、銅、又は銀と銅とパラジウム合金は不溶である。従って、非常に高い選択比を取る事が出来る。また、エッチング選択比を取るだけならば第２導電層５は前記以外のＡｌ、Ｃｄ、Ｃｏ、Ｃｒ、Ｆｅ、Ｍｇ、Ｍｏ、Ｎｉ、Ｐｂ、Ｐｄ、Ｐｔ、Ｓｎ、Ｔａ、Ｔｉ、Ｖ、Ｗ、Ｚｎ、Ｚｒ等でも良いがエッチングなどのプロセス的な側面や半導体層に対する電荷注入性の観点から好ましく無い。特に有機半導体への電荷注入性という測面では、金、銀、銅、又は銀と銅とパラジウム合金が好ましく、これらの金属は、塗布形成された有機半導体層８に焼成処理を行うことで、焼成を行わない場合と比べて有機半導体層８に対する高いホール注入性を得ることが出来る。
　つまり、第２導電層５で被覆されていない第１導電層４の部分及び第１導電層４の端部は、湿式エッチング法を用いて、同様にして除去することができる。両部分の除去は連続的に又は１回のエッチング操作によって行われてもよい。
　エッチング時間等の湿式エッチングを行う際のエッチング条件は、第１導電層４の材質及び厚さに依存して適宜決定される。また、第２導電層５の端部から第１導電層４の端部までの間隔は、例えば、走査型電子顕微鏡（ＳＥＭ）等を用いてソース・ドレイン電極の断面を観察することにより測定できる。
　例えば、第１導電層４が厚さ約３０ｎｍのタングステンが５価の酸化タングステン層であり、アルカリエッチング液がＴＭＡＨの２．３８％水溶液である場合、室温にて５秒以上の時間をかけてエッチングすることにより、第２導電層５で被覆されていない第１導電層４の部分及び第１導電層４の端部が一緒に除去されて、第２導電層５の端部が第１導電層４と接触せず、第２導電層５の端部の下が空洞になる。第２導電層５の端部から第１導電層４の端部までの間隔を上記適当な範囲にするためには、例えば、エッチング時間を５～１２０秒の範囲で適宜調節する。
　第２導電層５で被覆されていない第１導電層４の部分の除去は、アルカリ性のレジスト剥離液等を用い、レジスト剥離と同時に第１導電層４を剥離することにより行ってもよい。
　パターニング前の第１導電層４は、第２導電層５を形成する際のプロセスダメージからゲート絶縁層３を保護する保護層としての機能を有している。また、第１導電層４は、ゲート絶縁層３と第２導電層５との密着性を高める機能を有している。更に、第１導電層４は、バリア層としての機能をも有している。
　第１導電層４の保護層としての機能とは、有機薄膜トランジスタの製造プロセス中で発生する物理的及び化学的な外的因子から、構成部材を保護する機能をいう。例えば、有機絶縁層の場合、表面にダメージを受けると接触角や表面ラフネスが変化するが、保護層を設ける事によりこれらの変化を抑制する事が出来る。
　第１導電層４のゲート絶縁層３と第２導電層５との密着性を高める機能は、スクラッチ試験法による定量的な評価や、より簡単に確認する手法として「JISG0202」に定められている碁盤目試験により確認することができる。
　第１導電層４のバリア層としての機能とは、金属分子の周辺膜中への拡散防止層としての機能、エレクトロマイグレーション、ストレスマイグレーション耐性を付与する機能をいう。該機能は、ＸＰＳ、ＡＥＳ、ＴＯＦ－ＳＩＭＳ等により層厚方向に対する組成分析を実施し、有機絶縁膜中に金属原子が拡散してないかで確認できる。また、エレクトロマイグレーション及び、ストレスマイグレーションについては、電極の抵抗値に大きな変化が無く、有機薄膜トランジスタが所望の動きをしていれば問題が発生してないと判断できる。
　ここで、エレクトロマイグレーションとは、大電流ストレスを受けた金属配線中の金属原子の移動が原因でボイド形成又は原子の蓄積が生じ、配線の抵抗値増加、断線及び配線間ショート等の故障を引き起こす現象をいう。また、ストレスマイグレーションとは、金属配線膜が保護層（パッシベーション膜）又は層間絶縁膜から受ける応力に起因して、高温処理又は温度サイクルによって配線内の原子移動が起こり、抵抗値が変動したり断線する現象をいう。
　有機半導体材料からなる有機半導体層８は、図８に示す様に、ソース電極とドレイン電極との間のゲート絶縁層３上に積層される。第２導電層５の端部は、有機半導体層８と接触していることが好ましい。第２導電層５の端部の有機半導体層との接触は、これらの端部全てが接触していても、端部の一部のみが接触し、空洞が生じていてもよい。
　有機半導体層８の積層方法としては、スピンコート法、ディップコート法、ブレードコート法、キャピラリーコート法、スリットコート法、スプレーコート法、印刷法等の塗布手法が好ましい。
　また、有機半導体材料としては、溶媒に溶解し、有機半導体層８を塗布法で形成できる材料であれば特に制限は無い。該有機半導体材料としては、６，１３－ビス（トリイソプロピルシリルエチニル）ペンタセン（6,13-bis(triisopropylsilylethynyl) pentacene(Tips-Pentacene))、１３，６－Ｎ－スルフィニルアセトアミドペンタセン（13,6-N-sulfinyl
acetamidopentacene(NSFAAP)）、６，１３－ジヒドロ－６，１３－メタノペンタセン－１５－オン（6,13-Dihydro-6,13-methanopentacene-15-one(DMP)）、ペンタセン－Ｎ－スルフィニル－ｎ－ブチルカルバマート付加物（Pentacene-N -sulfinyl-n -butylcarbamate adduct）、ペンタセン－Ｎ－スルフィニル－ｔｅｒｔ－ブチルカルバマート（Pentacene-
N -sulfinyl-tert -butylcarbamate）等のペンタセン前駆体、[１]ベンゾチエノ[３，２－ｂ]ベンゾチオフェン（[1]Benzothieno[3,2-b]benzothiophene (BTBT)）、ポルフィリン、可溶性基としてアルキル基等を有するオリゴチオフェン等の低分子化合物、ポリ(3－ヘキシルチオフェン)(P3HT)等のポリチオフェン、フルオレンコポリマー(例えば、フルオレンジイル基とチオフェンジイル基とを有する共重合体)等の高分子化合物等が挙げられる。
　保護層１０は、図１に示す様に、有機半導体層８上に有機絶縁材料と溶媒とを含む溶液をスピンコート法等により塗布して積層することができる。この時、必要に応じて、保護層１０にコンタクトホール形成等のパターニングを施してもよい。パターン形成を行う場合は、保護層１０に含まれる有機絶縁材料が感光性を有していることが好ましい。有機絶縁材料としては、分極を有さない材料が好ましく、誘電率が１．５（Ｆ／ｍ）以上４．０（Ｆ／ｍ）以下の材料が望ましい。また、架橋で硬化させてもよく、有機絶縁材料を乾燥してフィルムを形成し、高い絶縁耐圧を確保してもよい。
　有機絶縁材料としては、ＰＭＭＡ(ポリメチルメタクリレート)、ポリスチレン、ポリエチレン、ポリイミド等のフッ素原子を有さない樹脂、例えば、旭硝子社製「Ｃｙｔｏｐ」（登録商標）、Ｄｕｐｏｎｔ社製の「ＴＥＦＬＯＮ」（登録商標）等のフッ素系樹脂等が挙げられる。また、これらの樹脂に含まれる繰り返し単位を有する共重合体や該樹脂又は該共重合体を含む組成物を用いてもよい。該共重合体はスチレンから誘導される繰り返し単位等の分極を有さない繰り返し単位を含むことが好ましく、該組成物は、ポリスチレン等の分極を有さない高分子化合物を含むことが好ましい。
　本発明の有機薄膜トランジスタは、アクティブマトリックス表示装置、回路に用いることができる。尚、文中で挙げた印刷法とは、パターン塗布可能なスリットコート法、キャピラリーコート法、ブレードコート法、スプレーコート法、インクジェット法に代表される無版印刷法とフレキソ印刷、グラビア印刷、オフセット印刷、スクリーン印刷、マイクロコンタクト印刷、ナノインプリントに代表される有版印刷法である。
　合成例１
（高分子化合物１の合成）
　スチレン（和光純薬製）２．０６ｇ、２，３，４，５，６－ペンタフルオロスチレン（アルドリッチ製）２．４３ｇ、２－〔Ｏ－［１’－メチルプロピリデンアミノ］カルボキシアミノ〕エチル－メタクリレート（昭和電工製、商品名「カレンズＭＯＩ－ＢＭ」）１．００ｇ、２，２’－アゾビス（２－メチルプロピオニトリル）０．０６ｇ、２－ヘプタノン（和光純薬製）１４．０６ｇを、５０ｍｌ耐圧容器（エース製）に入れ、窒素をバブリングした後、密栓し、６０℃のオイルバス中で４８時間重合させて、高分子化合物１が溶解している粘稠な２－ヘプタノン溶液を得た。高分子化合物１は下記繰り返し単位を有している。ここで、（　）の添え数字は繰り返し単位のモル分率を示している。
Figure JPOXMLDOC01-appb-C000002
 　　高分子化合物１
　得られた高分子化合物１の標準ポリスチレンから求めた重量平均分子量は、３２８００であった（島津製ＧＰＣ、「Ｔｓｋｇｅｌ　ｓｕｐｅｒ　ＨＭ－Ｈ」１本＋「Ｔｓｋｇｅｌ　ｓｕｐｅｒ　Ｈ２０００」１本、移動相＝ＴＨＦ）。
　合成例２
（高分子化合物２の合成）
　４－アミノスチレン（アルドリッチ製）３．５０ｇ、２，３，４，５，６－ペンタフルオロスチレン（アルドリッチ製）１３．３２ｇ、２，２’－アゾビス（２－メチルプロピオニトリル）０．０８ｇ、２－ヘプタノン（和光純薬製）２５．３６ｇを、１２５ｍｌ耐圧容器（エース製）に入れ、窒素をバブリングした後、密栓し、６０℃のオイルバス中で４８時間重合させて、高分子化合物２が溶解している粘稠な２－ヘプタノン溶液を得た。
高分子化合物２は下記繰り返し単位を有している。ここで、（　）の添え数字は繰り返し単位のモル分率を示している。
Figure JPOXMLDOC01-appb-C000003
 高分子化合物２
　得られた高分子化合物２の標準ポリスチレンから求めた重量平均分子量は、１３２０００であった（島津製ＧＰＣ、「Ｔｓｋｇｅｌ　ｓｕｐｅｒ　ＨＭ－Ｈ」１本＋「Ｔｓｋｇｅｌ　ｓｕｐｅｒ　Ｈ２０００」１本、移動相＝ＴＨＦ）。
　合成例３
（高分子化合物３の合成）
　９，９－ジ－ｎ－オクチルフルオレン－２，７－ジ（エチレンボロネート）６．４０ｇ、及び５，５’－ジブロモ－２，２’－バイチオフェン４．００ｇを含むトルエン（８０ｍＬ）中に、窒素下において、テトラキス（トリフェニルホスフィン）パラジウム０．１８ｇ、メチルトリオクチルアンモニウムクロライド（Ａｌｄｒｉｃｈ製、商品名「Ａｌｉｑｕａｔ　３３６」（登録商標））１．０ｇ、及び２Ｍの炭酸ナトリウム水溶液２４ｍＬを加えた。この混合物を激しく攪拌し、加熱して２４時間還流した。粘稠な反応混合物をアセトン５００ｍＬに注ぎ、繊維状の黄色のポリマーを沈澱させた。このポリマーを濾過によって集め、アセトンで洗浄し、真空オーブンにおいて６０℃で一晩乾燥させた。得られたポリマーを高分子化合物１とよぶ。高分子化合物３は、下記繰り返し単位を有している。ｎは繰り返し単位の数を示している。高分子化合物３の標準ポリスチレンから求めた重量平均分子量は、６１０００であった（島津製ＧＰＣ、「Ｔｓｋｇｅｌ　ｓｕｐｅｒ　ＨＭ－Ｈ」１本＋「Ｔｓｋｇｅｌ　ｓｕｐｅｒ　Ｈ２０００」１本、移動相＝ＴＨＦ）。
Figure JPOXMLDOC01-appb-C000004
 　　　　　高分子化合物３
　実施例１
（有機薄膜トランジスタＩの製造）
　本発明の実施例１の有機薄膜トランジスタの製造過程を、図２から図１１を用いて説明する。
　まず、Ｓｉ基板上に、高ドープＳｉ層及びＳｉ熱酸化膜が形成された積層体（以下、「高ドープｐ＋Ｓｉ基板」と称する場合がある。）を準備した。高ドープｐ＋Ｓｉ基板は、株式会社エレクトロニクスエンドマテリアルズコーポレーションより入手した、「Ｂｏｒｏｎドープ６ｉｎｃｈ　ｐ＋Ｓｉ基板」であり、抵抗率が０．１Ω／ｃｍ以下である。
　図２に示す通り、上記高ドープＳｉ層をゲート電極２及びＳｉ熱酸化膜をゲート絶縁層３として用いて、このゲート絶縁層３上に、５価の酸化タングステン（Ｗ２Ｏ５）のゾルゲル液をスピンコート法により塗布し、塗布層を形成した。この塗布層を５分程度大気中で乾燥させた後、２００℃で３０分の焼成処理を行い、パターニング前の第１導電層４を得た。このパターニング前の第１導電層４の層厚は、３０ｎｍであった。
　使用したＷ２Ｏ５のゾルゲル液は、タングステンアルコキサイドとしてタングステン（Ｖ）エトキサイド（tungsten(V)ethoxide）を、安定化剤としてβ－ジケトン化合物であるアセチルアセトンを含む溶液である。ゾルゲル液の溶媒としては、プロピレングリコールモノメチルエーテルアセテート（ＰＧＭＥＡ）を使用した。
　次に、パターニング前の第１導電層４上に、スパッタリング法により銅（Ｃｕ）膜を１００ｎｍの膜厚で成膜し、図３に示すパターニング前の第２導電層５を作製した。この後、パターニング前の第２導電層をフォトリソグラフィ法により、図４の形態を経て、図５に示す第２導電層５の形状へパターニングした。フォトリソグラフィにおいて、フォトレジストは、東京応化工業社製「ＴＦＲ－Ｈ　ＰＬ」を、現像液は、ナガセケムテックス社製「ＮＰＤ－１８」を、レジスト剥離液は、東京応化工業社製「１０６」を、Ｃｕエッチング液は、関東化学社製の混酸「Ｃｕ－０３」を使用した。
　フォトリソグラフィは、以下の工程により行った。Ｃｕ層上にフォトレジスト「ＴＦＲ－Ｈ　ＰＬ」の膜を形成し、フォトマスクを介して３６５ｎｍ　ＵＶ光を照射した。次いで、現像液「ＮＰＤ－１８」を用いてフォトレジストの現像を行った。次いで、現像したフォトレジストをマスクとしてＣｕスパッタ膜を、Ｃｕエッチング液Ｃｕ－０３を用いて除去し、レジスト剥離液「１０６」を用いて残りのフォトレジストを剥離して、第２導電層５のパターニングを行った。
　次いで、パターニングされた第２導電層５をマスクとして、水酸化テトラメチルアンモニウム水溶液（ＴＭＡＨ水溶液：濃度２．３８％）で、図６に示されるように、パターニング前の第１導電層４の第２導電層５に覆われていない部分（露出している部分）をエッチングし、図７に示されるように、第１導電層４の端の部分をエッチングした。両部分のエッチングは連続して行い、エッチング時間は、合計９０秒とした。最後に、ゲート絶縁膜３と第１電極層４、第２電極層５の密着性を向上させると共に、プロセス中に付着した水分を除去するために、最終焼成を窒素雰囲気のグローブボックス中で２００℃１０分実施した。
　図７に示す構造体を走査型電子顕微鏡（ＳＥＭ）で断面観察したところ、第１導電層４がサイドエッチングされており、第２導電層５の下に奥行き約２５０ｎｍの空洞を観察した。図９に図７に示す構造体のＳＥＭ観察像を示す。この場合、第２導電層の端部から第１導電層の端部までの間隔は約２５０ｎｍである。
　次に、キシレン溶液に０．５ｗｔ％の濃度で高分子化合物３を溶かし、窒素雰囲気下のグローブボックス内でスピンコート法によりゲート絶縁層３、ソース・ドレイン電極７上へ塗布し、塗布後直ぐに２００℃１０分の焼成処理を行い、有機半導体層８を形成した。
有機半導体層８の膜厚は約１６ｎｍであった。上記の工程により、図８に示す有機薄膜トランジスタＩを製造した。
　なお、ゲート絶縁層３の表面処理、第２導電層５の表面処理は行わなかった。
（有機薄膜トランジスタＩのトランジスタ特性の評価）
　製造した有機薄膜トランジスタＩを、真空プローバーで、トランジスタ特性として２０～－４０Ｖの範囲の伝達（Ｖｇ－Ｉｄ）特性と出力（Ｖｄ－Ｉｄ）特性を測定した。この時の真空プローバーの真空度は、約５×１０－３Ｐａであった。伝達特性及び出力特性を図１１（ａ）、（ｂ）に示す。また、移動度μ、最大電流Ｉｄ、スレッショルド電圧Ｖｔｈ、Ｓｗｉｎｇ　Ｆａｃｔｏｒ（サブスレッショルドスイング（Ｓ値））、Ｏｎ／Ｏｆｆ比は、伝達（Ｖｇ－Ｉｄ）特性から求めた。評価結果を表２に示す。
（有機薄膜トランジスタＩのＳＥＭ観察）
　トランジスタ特性測定後に、有機薄膜トランジスタＩの断面２箇所を走査型電子顕微鏡（ＳＥＭ）で断面観察した。この時のＳＥＭ観察像を、図１０の（ａ）と（ｂ）に示す。２箇所とも第２導電層５の端部の下に高分子化合物３が入り込んでいることが確認できた。図１０の（ａ）に示す断面では、奥行き約２５０ｎｍの第２導電層５の端部が、全て有機半導体層と接触していた。一方、図１０の（ｂ）に示す断面では、奥行き約２５０ｎｍの第２導電層５の端部のうち、奥行き１５０ｎｍ～１８０ｎｍ程度は有機半導体層と接触していたが、残り２０ｎｍ～５０ｎｍ程度の空洞が残っていた。
　実施例２
（有機薄膜トランジスタIIの製造及びトランジスタ特性の評価）
　第２導電層５の層厚を５００ｎｍにすること以外は実施例１と同様にして有機薄膜トランジスタIIを作製し、トランジスタ特性を評価した。伝達特性及び出力特性を図１２（ｃ）、（ｄ）に示す。評価結果を表２に示す。
　比較例１
（有機薄膜トランジスタIIIの製造及びトランジスタ特性の評価）
　第１導電層４を形成せず、高ドープｐ＋Ｓｉ基板のゲート絶縁層３上に、スパッタ法によりＣｕスパッタ膜を直接形成すること以外は実施例１と同様にして、有機薄膜トランジスタIIIを製造し、トランジスタ特性を評価した。得られた伝達特性及び出力特性を図１１（ａ）、（ｂ）に示す。また、評価結果を表２に示す。
　比較例２
（有機薄膜トランジスタIVの製造及びトランジスタ特性の評価）
　Ｃｕスパッタ膜の層厚を５００ｎｍにすること以外は比較例１と同様にして有機薄膜トランジスタIVを作製し、トランジスタ特性を評価した。伝達特性及び出力特性を図１２（ｃ）、（ｄ）に示す。評価結果を表２に示す。
Figure JPOXMLDOC01-appb-T000005
　表２からわかるように、有機薄膜トランジスタIIIに対して有機薄膜トランジスタＩは、移動度、最大電流、スレッショルド電圧Ｖｔｈ、サブスレッショルドスイング（Ｓ値）、Ｏｎ／Ｏｆｆ比が向上していた。また、有機薄膜トランジスタIVに対して有機薄膜トランジスタIIは、移動度、最大電流、スレッショルド電圧Ｖｔｈ、サブスレッショルドスイング（Ｓ値）、Ｏｎ／Ｏｆｆ比が向上していた。
　図１１（ｂ）及び図１２（ｄ）において、Ｖｄ＝－５［Ｖ］以下の領域に、実施例の有機薄膜トランジスタと比較例の有機薄膜トランジスタとでは、大きな違いがあった。有機薄膜トランジスタIII、IVは、非線形特性のコンタクト抵抗特性を示したが、本発明の機薄膜トランジスタＩ、IIは、線形特性を示した。
　図２４～２６に、有機薄膜トランジスタＩＩ及びＩＶのトランジスタ特性のチャネル長依存性を示す。図２４～２６中、Ｌはチャネル長を示す。
　実施例３
（有機薄膜トランジスタＶの製造）
　本発明の実施例３の有機薄膜トランジスタの製造過程を、図１４から図２０を用いて説明する。
　まず、図１４を参照して、洗浄済のガラス基板１上に、スパッタリング法でＭｏ（モリブデン）層を形成し、フォトリソグラフィ法によりパターニングして、ゲート電極２を形成した。フォトリソグラフィにおいて、フォトレジストは、東京応化工業社製「ＴＦＲ－Ｈ　ＰＬ」を、現像液は、ナガセケムテックス社製「ＮＰＤ－１８」を、レジスト剥離液は、東京応化工業社製「１０６」を、Ｍｏエッチング液は、関東化学社製の「Ｓ－８０５２０」を使用した。
　フォトリソグラフィは、以下の工程により行った。Ｍｏ層上にフォトレジスト「ＴＦＲ－Ｈ　ＰＬ」の膜を形成し、フォトマスクを介して３６５ｎｍ　ＵＶ光を照射した。次いで、現像液「ＮＰＤ－１８」を用いてフォトレジストの現像を行った。次いで、現像したフォトレジストをマスクとしてＭｏを、Ｍｏエッチング液「Ｓ－８０５２０」を用いて除去し、レジスト剥離液「１０６」を用いて残りのフォトレジストを剥離して、ゲート電極２のパターニングを行った。
　次に、ゲート電極２を形成した基板をウエット洗浄し、その後、ＵＶオゾン洗浄機にて３００秒基板を洗浄し、その後、高分子化合物１、高分子化合物２及び２－ヘプタノンを含む溶液をゲート電極２上にスピンコート法により塗布して有機膜を成膜した。直ぐに、焼成処理を行い、ゲート絶縁層３を得た。この時の焼成処理は、２２０℃で２５分焼成した。ゲート絶縁層の層厚は、約４７０ｎｍであった。
　該ゲート絶縁層３上に、５価の酸化タングステン（Ｗ２Ｏ５）のゾルゲル液をスピンコート法により塗布し、塗布層を形成した。この塗布層を５分程度大気中で乾燥させた後、１５０℃で３０分の焼成処理を行い、第１導電層４を得た。
　使用したＷ２Ｏ５のゾルゲル液は、タングステンアルコキサイドとしてタングステン（Ｖ）エトキサイド（tungsten(V)ethoxide）を使用し、安定化剤としてβ－ジケトン化合物であるアセチルアセトンを使用した。ゾルゲル液の溶媒は、２，３，４，５，６-ペンタフルオロトルエンを使用した。
　次に、第１導電層４上に、スパッタリング法により銅（Ｃｕ）膜を１００ｎｍの膜厚で成膜し、図１５に示す第２導電層５を作製した。この後、第２導電層をフォトリソグラフィ法により、図１６の形態を経て、図１７に示す第２導電層５の形状へパターニングした。フォトリソグラフィにおいて、フォトレジストは、東京応化工業社製「ＴＦＲ－Ｈ　ＰＬ」を、現像液は、ナガセケムテックス社製「ＮＰＤ－１８」を、レジスト剥離液は、東京応化工業社製「１０６」を、Ｃｕエッチング液は、関東化学社製の混酸「Ｃｕ－０３」を使用した。
　フォトリソグラフィは、以下の工程により行った。Ｃｕ層上にフォトレジスト「ＴＦＲ－Ｈ　ＰＬ」の膜を形成し、フォトマスクを介して３６５ｎｍ　ＵＶ光を照射した。次いで、現像液「ＮＰＤ－１８」を用いてフォトレジストの現像を行った。次いで、現像したフォトレジストをマスクとしてＣｕスパッタ膜を、Ｃｕエッチング液「Ｃｕ－０３」を用いて除去し、レジスト剥離液「１０６」を用いて残りのフォトレジストを剥離して、第２導電層５のパターニングを行った。
　次いで、パターニングされた第２導電層５をマスクとして、水酸化テトラメチルアンモニウム水溶液（ＴＭＡＨ水溶液：濃度２．３８％）で、図１８に示されるように、第１導電層４の第２導電層５に覆われていない部分（露出している部分）をエッチングし、図１９に示されるように、第１導電層４の端の部分をエッチングした。両部分のエッチングは連続して行い、エッチング時間は、第２導電層５の端部の下に奥行き約２５０ｎｍの空洞を形成するため、合計９０秒とした。最後に、ゲート絶縁膜３と第１電極層４、第２電極層５の密着性を向上とプロセス中に付着した水分を飛ばすため、最終焼成を窒素雰囲気のグローブボックス中で２００℃１０分実施した。
　次に、キシレン溶液に０．５ｗｔ％の濃度で高分子化合物３を溶かし、窒素雰囲気下のグローブボックス内でスピンコート法によりゲート絶縁層３、ソース・ドレイン電極７上へ塗布し、塗布後直ぐに１５０℃１０分の焼成処理を行い、有機半導体層８を形成した。
上記の工程により、図２０に示す有機薄膜トランジスタＶを製造した。
（有機薄膜トランジスタＶのトランジスタ特性の評価）
　製造した有機薄膜トランジスタＶを、真空プローバーで、トランジスタ特性として２０～－４０Ｖの範囲の伝達（Ｖｇ－Ｉｄ）特性と出力（Ｖｄ－Ｉｄ）特性を測定した。この時の真空プローバーの真空度は、約５×１０－３Ｐａであった。伝達特性及び出力特性を図２１（ａ）、（ｂ）に示す。また、移動度μ、最大電流Ｉｄ、スレッショルド電圧Ｖｔｈ、Ｓｗｉｎｇ　Ｆａｃｔｏｒ（サブスレッショルドスイング（Ｓ値））、Ｏｎ／Ｏｆｆ比は、伝達（Ｖｇ－Ｉｄ）特性から求めた。評価結果を表３に示す。
　比較例３
（有機薄膜トランジスタVIの製造及びトランジスタ特性の評価）
　第１導電層４を形成せず、ゲート絶縁層３上に、スパッタ法によりＣｕスパッタ膜を直接形成すること以外は実施例３と同様にして、有機薄膜トランジスタVIを製造し、トランジスタ特性を評価した。得られた伝達特性及び出力特性を図２１（ａ）、（ｂ）に示す。
また、評価結果を表３に示す。
Figure JPOXMLDOC01-appb-T000006
　表３からわかるように、有機薄膜トランジスタVIに対して有機薄膜トランジスタＶは、移動度、最大電流、スレッショルド電圧Ｖｔｈ、サブスレッショルドスイング（Ｓ値）、Ｏｎ／Ｏｆｆ比が向上していた。
　本発明の有機薄膜トランジスタは、図１及び図１３に示す通り、保護膜１０を最後に成膜するのがより好ましい。
　また、本発明の有機薄膜能動素子は、アクティブマトリックス表示装置、回路に用いることができる。
　１…基板、
　２…ゲート電極、
　３…ゲート絶縁層、
　４…第１導電層、
　５…第２導電層、
　７…ソース・ドレイン電極、
　８…有機半導体層、
　９…マスク、
　１０…保護層。

Claims (10)

  1. 　ゲート電極と、該ゲート電極上に該ゲート電極を被覆するゲート絶縁層と、該ゲート絶縁層上にソース電極及びドレイン電極とを有し、更に、該ゲート絶縁層上の該ソース電極と該ドレイン電極とに挟まれた領域を被覆し、かつ該ソース電極と該ドレイン電極の少なくとも一部とを被覆する有機半導体層を有する、ボトムゲート・ボトムコンタクト構造の有機薄膜トランジスタであって、
    　該ソース電極及びドレイン電極は、該ゲート絶縁層上の第１導電層及び第１導電層上の第２導電層からなり、
    　該第１導電層は、酸化タングステン、酸化銀、酸化銅、酸化亜鉛、銀塩、銀及び銅からなる群から選ばれる１種以上の材料を含み、塗布法を用いて形成されたものであり、
    　該第１導電層の端部は該第２導電層の端部よりも内側に位置している有機薄膜トランジスタ。
  2. 　前記第２導電層の端部から第１導電層の端部までの間隔が１ｎｍ以上５００ｎｍ以下である請求項１に記載の有機薄膜トランジスタ。
  3. 　該第１導電層が、酸化タングステン、酸化亜鉛及び酸化銀からなる群から選ばれる１種以上の材料を含み、該第２導電層が、金属又は合金を含む請求項１又は２に記載の有機薄膜トランジスタ。
  4. 　前記第１導電層が、タングステンアルコキサイドからゾルゲル法により形成された、タングステンの価数が５価、又は５価と６価の組み合わせである酸化タングステン層である請求項３に記載の有機薄膜トランジスタ。
  5. 　前記第１導電層が酸化タングステンのみからなり、第２導電層が銀、銅又は銀と銅とパラジウムの合金のみからなる請求項１～４のいずれか一項に記載の有機薄膜トランジスタ。
  6. 　ソース電極の第１導電層及びドレイン電極の第１導電層が銅からなり、ソース電極の第２導電層及びドレイン電極の第２導電層が、金からなる請求項１又は２に記載の有機薄膜トランジスタ。
  7. 　ソース電極の第１導電層及びドレイン電極の第１導電層の膜厚が、同一又は相異なり、１～１００ｎｍである請求項１～６のいずれか一項に記載の有機薄膜トランジスタ。
  8. 　請求項１～７のいずれか一項に記載の有機薄膜トランジスタを含む回路。
  9. 　請求項８に記載の回路がマトリクス状に配置されたアクティブマトリクス型表示装置。
  10. 　基板上に、ゲート電極、及び該ゲート電極を被覆するゲート絶縁層を形成する工程；
    　該ゲート絶縁層上に塗布法を用いて、酸化タングステン、酸化銀、酸化銅、酸化亜鉛、銀塩、銀及び銅からなる群から選ばれる１種以上の材料を含む第１導電層を成膜する工程；
    　該第１導電層上に第２導電層を成膜後、ソース電極及びドレイン電極に応じたパターンに形成する工程；
    　該第２導電層で被覆されていない第１導電層の部分を除去する工程；
    　更に第１導電層をその端の部分から除去することにより、第１導電層の端部を該第２導電層の端部よりも内側に位置させる工程；
    　第１導電層が除去されて露出したゲート絶縁層とその両側のソース電極及びドレイン電極とが被覆されるように、有機半導体層を成膜する工程；
    を含む有機薄膜トランジスタの製造方法。
PCT/JP2011/074659 2010-10-27 2011-10-26 電荷注入特性が高い有機薄膜トランジスタ WO2012057196A1 (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2010-240290 2010-10-27
JP2010240290 2010-10-27

Publications (1)

Publication Number Publication Date
WO2012057196A1 true WO2012057196A1 (ja) 2012-05-03

Family

ID=45993902

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/JP2011/074659 WO2012057196A1 (ja) 2010-10-27 2011-10-26 電荷注入特性が高い有機薄膜トランジスタ

Country Status (3)

Country Link
JP (1) JP5988565B2 (ja)
TW (1) TW201234577A (ja)
WO (1) WO2012057196A1 (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11417773B2 (en) 2018-05-25 2022-08-16 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing semiconductor device
WO2023223337A1 (en) * 2022-05-20 2023-11-23 INDIAN INSTITUTE OF TECHNOLOGY MADRAS (IIT Madras) Pmma gate dielectric based patterned bottom-gate bottom contact type organic thin film transistor

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6650136B2 (ja) * 2015-09-02 2020-02-19 学校法人神奈川大学 フレキシブル熱電変換部材の作製方法

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007013108A (ja) * 2005-05-31 2007-01-18 Semiconductor Energy Lab Co Ltd 半導体装置の作製方法及び半導体装置
JP2009076854A (ja) * 2007-08-31 2009-04-09 Sony Corp 半導体装置およびその製造方法
JP2010003747A (ja) * 2008-06-18 2010-01-07 Idemitsu Kosan Co Ltd 有機薄膜トランジスタ
WO2011052058A1 (ja) * 2009-10-29 2011-05-05 パイオニア株式会社 有機薄膜トランジスタ

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4826074B2 (ja) * 2004-08-18 2011-11-30 ソニー株式会社 電界効果型トランジスタ
JP2010040897A (ja) * 2008-08-07 2010-02-18 Sony Corp 有機薄膜トランジスタ、有機薄膜トランジスタの製造方法、および電子機器

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007013108A (ja) * 2005-05-31 2007-01-18 Semiconductor Energy Lab Co Ltd 半導体装置の作製方法及び半導体装置
JP2009076854A (ja) * 2007-08-31 2009-04-09 Sony Corp 半導体装置およびその製造方法
JP2010003747A (ja) * 2008-06-18 2010-01-07 Idemitsu Kosan Co Ltd 有機薄膜トランジスタ
WO2011052058A1 (ja) * 2009-10-29 2011-05-05 パイオニア株式会社 有機薄膜トランジスタ

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11417773B2 (en) 2018-05-25 2022-08-16 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing semiconductor device
WO2023223337A1 (en) * 2022-05-20 2023-11-23 INDIAN INSTITUTE OF TECHNOLOGY MADRAS (IIT Madras) Pmma gate dielectric based patterned bottom-gate bottom contact type organic thin film transistor

Also Published As

Publication number Publication date
JP5988565B2 (ja) 2016-09-07
TW201234577A (en) 2012-08-16
JP2012109562A (ja) 2012-06-07

Similar Documents

Publication Publication Date Title
EP2589085B1 (en) Thin film transistors
JP5988564B2 (ja) 有機薄膜トランジスタの製造方法及び該方法で製造された有機薄膜トランジスタ
JP5512144B2 (ja) 薄膜トランジスタ及びその製造方法
JP2010062276A (ja) 酸化物薄膜トランジスタ、及びその製造方法
JP6887806B2 (ja) 薄膜トランジスタおよびその製造方法
WO2009150886A1 (ja) 酸化物薄膜トランジスタ、及びその製造方法
TWI677104B (zh) 薄膜電晶體、薄膜電晶體之製造方法及使用薄膜電晶體之影像顯示裝置
WO2012057195A1 (ja) 積層構造のソース・ドレイン電極を有する有機薄膜トランジスタ
JP5988565B2 (ja) 電荷注入特性が高い有機薄膜トランジスタ
JP5807374B2 (ja) 薄膜トランジスタ基板の製造方法およびトップゲート構造薄膜トランジスタ基板
WO2017031109A1 (en) Method of manufacturing an image sensor device
JP2022141883A (ja) 薄膜トランジスタ、および、薄膜トランジスタの製造方法
JP2011216605A (ja) 薄膜トランジスタおよびその製造方法
JP4984458B2 (ja) 半導体装置
WO2011052618A1 (ja) 有機表面保護層組成物及び有機表面保護方法
JP2011066269A (ja) 酸化物薄膜トランジスタ、その製造方法、及び酸化物薄膜トランジスタを用いたディスプレイ
CN114496764B (zh) 一种半导体器件及其制备方法
JP7206887B2 (ja) 有機薄膜トランジスタおよび電子装置
WO2023153509A1 (ja) 薄膜トランジスタ、および薄膜トランジスタの製造方法
JP2011003753A (ja) 電界効果トランジスタ
US8895398B2 (en) Method for manufacturing double-gate structures
JP2011258777A (ja) 半導体素子の製造方法
JP2020161523A (ja) 有機半導体薄膜トランジスタ素子
JP2020031100A (ja) 有機薄膜トランジスタとその製造方法および電子装置

Legal Events

Date Code Title Description
121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 11836329

Country of ref document: EP

Kind code of ref document: A1

NENP Non-entry into the national phase

Ref country code: DE

122 Ep: pct application non-entry in european phase

Ref document number: 11836329

Country of ref document: EP

Kind code of ref document: A1